JPH02265259A - 予備リンクを有する可溶性リンクの製作方法 - Google Patents
予備リンクを有する可溶性リンクの製作方法Info
- Publication number
- JPH02265259A JPH02265259A JP2002650A JP265090A JPH02265259A JP H02265259 A JPH02265259 A JP H02265259A JP 2002650 A JP2002650 A JP 2002650A JP 265090 A JP265090 A JP 265090A JP H02265259 A JPH02265259 A JP H02265259A
- Authority
- JP
- Japan
- Prior art keywords
- link
- soluble
- fusible
- forming
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 125000006850 spacer group Chemical group 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 2
- 239000002195 soluble material Substances 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 5
- 230000002950 deficient Effects 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 230000001052 transient effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 26
- 238000005516 engineering process Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、−船釣に半導体素子に関し、さらに詳しくは
、集積回路素子上に可溶性リンクを設ける方法に関する
。
、集積回路素子上に可溶性リンクを設ける方法に関する
。
（従来技術）
メモリエレメントは、現場でプログラム可能な製品を製
作するためにプログラマブル・アレイ・ロジック装置（
ＰＡＬ）、プログラマブル・ロジック・アレイ装ｆｆ１
（ＰＬＡ）、またはプログラマブル・読み出し専用メモ
リ（ＰＲＯＭ＞等の集積回路メモリ装置内で使用される
。メモリエレメントは、水平で金属性の可溶性リンク二
十分な逆電流を加えたときに短絡されるトランジスタ：
またはゲートに電荷を与えたり取り除くことによってオ
ンおよびオフできる浮動ゲート・トランジスタなどで実
現される。
作するためにプログラマブル・アレイ・ロジック装置（
ＰＡＬ）、プログラマブル・ロジック・アレイ装ｆｆ１
（ＰＬＡ）、またはプログラマブル・読み出し専用メモ
リ（ＰＲＯＭ＞等の集積回路メモリ装置内で使用される
。メモリエレメントは、水平で金属性の可溶性リンク二
十分な逆電流を加えたときに短絡されるトランジスタ：
またはゲートに電荷を与えたり取り除くことによってオ
ンおよびオフできる浮動ゲート・トランジスタなどで実
現される。
金属の可溶性リンクは一般に、バイポーラ／ＢＩＣＭＯ
３技術を用いた高性能の用途で使用される。メモリ・ア
レイにおいて、トランジスタが十分な電流を供給して可
溶性リンクを切断し、選択した１対のビット線とワード
線との間を開回路とする。可溶性リンクは、切断されな
いままの状態で−の論理状態を表し、溶断によって開放
されて他の論理状態を表わす。可溶性リンクを溶かし開
放するのに必要なエネルギー量は、主として可溶性リン
クの可溶性部分の断面積によって決定される。溶融させ
るのに必要なエネルギー量に影響を与える他のパラメー
タは、可溶性リンクの材料の抵抗値、熱伝導度、および
溶融温度である。
３技術を用いた高性能の用途で使用される。メモリ・ア
レイにおいて、トランジスタが十分な電流を供給して可
溶性リンクを切断し、選択した１対のビット線とワード
線との間を開回路とする。可溶性リンクは、切断されな
いままの状態で−の論理状態を表し、溶断によって開放
されて他の論理状態を表わす。可溶性リンクを溶かし開
放するのに必要なエネルギー量は、主として可溶性リン
クの可溶性部分の断面積によって決定される。溶融させ
るのに必要なエネルギー量に影響を与える他のパラメー
タは、可溶性リンクの材料の抵抗値、熱伝導度、および
溶融温度である。
従来、可溶性リンクは、ポリシリコン、ニッケル・クロ
ーム、プラチナ・ケイ化物、またはチタニウム・タング
ステンのいずれかの薄い、水平の導体膜または半導体膜
によって製作されてぎた。
ーム、プラチナ・ケイ化物、またはチタニウム・タング
ステンのいずれかの薄い、水平の導体膜または半導体膜
によって製作されてぎた。
この方法によって可溶性リンクを作る場合の欠点は、リ
ンクを溶断するために大きな溶断電力を必要とする点で
めった。これは、より大きい電流を取り扱うために、よ
り大きいトランジスタとダイオードを設けなければなら
ないことを意味する。
ンクを溶断するために大きな溶断電力を必要とする点で
めった。これは、より大きい電流を取り扱うために、よ
り大きいトランジスタとダイオードを設けなければなら
ないことを意味する。
しかし、可溶性リンクの断面積の減少には限度があるた
め、必要な溶断電力を大巾に減少させることかできなか
った。この可溶性リンク材料の厚みは、一般に、１００
０オングストロームのオーダでおる。一方このリンクの
幅は、２ミクロンのオーダで、フォトリソグラフィ上の
制約からこれ以上減らすことはできない。したがって、
上述の方法によって決定できる断面積よりも小さい断面
積を有する可溶性リンクの製作手段を提供することが望
まれていた。可溶性リンクの断面積を小さくできれば、
溶断に必要な電力をそれだけ少なくできる。したがって
、より小さいトランジスタとダイオードを使用すること
が可能となり、これによって、集積回路メモリ装置のダ
イの大きざを減少できる。
め、必要な溶断電力を大巾に減少させることかできなか
った。この可溶性リンク材料の厚みは、一般に、１００
０オングストロームのオーダでおる。一方このリンクの
幅は、２ミクロンのオーダで、フォトリソグラフィ上の
制約からこれ以上減らすことはできない。したがって、
上述の方法によって決定できる断面積よりも小さい断面
積を有する可溶性リンクの製作手段を提供することが望
まれていた。可溶性リンクの断面積を小さくできれば、
溶断に必要な電力をそれだけ少なくできる。したがって
、より小さいトランジスタとダイオードを使用すること
が可能となり、これによって、集積回路メモリ装置のダ
イの大きざを減少できる。
従来製作されている可溶性リンクの他の欠点は、可溶性
リンクの欠陥によってリンクが誤まって開回路になって
しまう可能性のあることである。したがって、内蔵型予
備リンクを有する可溶性リンクを提供することもまた望
まれている。内蔵型予備リンクは、１つの可溶性リンク
素子中に重複した２つの可溶部を設け、その結果、この
１つの可溶性リンク素子に欠陥部分があった場合でも、
完全なヒユーズの状態が形成される。
リンクの欠陥によってリンクが誤まって開回路になって
しまう可能性のあることである。したがって、内蔵型予
備リンクを有する可溶性リンクを提供することもまた望
まれている。内蔵型予備リンクは、１つの可溶性リンク
素子中に重複した２つの可溶部を設け、その結果、この
１つの可溶性リンク素子に欠陥部分があった場合でも、
完全なヒユーズの状態が形成される。
ここで、溶断電力がより少ない改良された可溶性リンク
と内蔵型予備リンクを提供することが利益あることを理
解すべきである。
と内蔵型予備リンクを提供することが利益あることを理
解すべきである。
したがって、本発明の目的は、小さい断面積を有するこ
とによってより少ない溶断電力しか必要としない可溶性
リンクの製作方法を提供することである。
とによってより少ない溶断電力しか必要としない可溶性
リンクの製作方法を提供することである。
本発明の他の目的は、現在のバイポーラおよびＢ Ｉ
０ＭＯ３のプロセスと互換性のある可溶性リンクの製作
方法を提供することである。
０ＭＯ３のプロセスと互換性のある可溶性リンクの製作
方法を提供することである。
本発明の他の目的は、可溶性リンクを２つの可溶部で構
成することによって、内臓型予備リンクを有する可溶性
リンクを提供することである。
成することによって、内臓型予備リンクを有する可溶性
リンクを提供することである。
ざらに本発明の他の目的は、集積回路の領域上での可溶
性リンクの充てん密度を高めることでおる。
性リンクの充てん密度を高めることでおる。
（発明の概要）
本発明によって、上述および他の目的、並びに利点が、
側壁スペーサ技術を用いて導体膜または半導体膜で作ら
れた可溶性リンクを設けることによって実現される。こ
の可溶性リンクは、小さな断面積を有するので、少ない
溶断電力しか必要としない。またこの可溶性リンクは、
１リンク当たり２つの可溶部を有するので、内蔵型予備
リンクを有することになる。このプロセスは、バイポー
ラおよびＢＩＣＭＯ３のプロセスのような高性能メモリ
装置を作るために使用する現在のプロセスと互換性があ
る。
側壁スペーサ技術を用いて導体膜または半導体膜で作ら
れた可溶性リンクを設けることによって実現される。こ
の可溶性リンクは、小さな断面積を有するので、少ない
溶断電力しか必要としない。またこの可溶性リンクは、
１リンク当たり２つの可溶部を有するので、内蔵型予備
リンクを有することになる。このプロセスは、バイポー
ラおよびＢＩＣＭＯ３のプロセスのような高性能メモリ
装置を作るために使用する現在のプロセスと互換性があ
る。
（実施例）
第１図ないし第３図は、種々の製作工程における本発明
の１実施例を示す。第１図は、その上に誘電体層１１を
堆積した半導体基板１０を示す。
の１実施例を示す。第１図は、その上に誘電体層１１を
堆積した半導体基板１０を示す。
基板１０には半導体装置が組み込まれているが、これら
の装置は、ここでは図示していない。第２の誘電体層１
２が層１１上に堆積され、次に遷移部分としての凸状領
域またはプラツトフオーム１２を残すためにパターン化
される。誘電体層１１および１２は、点線１６の箇所で
インタフェイスを有する２つの異なった誘電体によって
構成することができる。あるいは誘電体層１１および１
２は、プラットフォーム１２を形成するためにパターン
化された単一の誘電体層によっても構成可能である。好
適な実施例では、誘電体層１１および１２は、酸化物の
単一層であるが、これらの誘電体層１１および１２は酸
化物、窒化物等のいずれの組み合わせでも構わない。そ
の後、可溶性層１３が、誘電体層１１および１２上に形
成される。可溶性層１３は、不純物を添加したポリシリ
コン、ケイ化物ポリシリコン、金属性材料等のような導
体材料または半導体材料で作られる。誘電体層１１およ
び１２および可溶性層１３は、技術上周知の標準的プロ
セスによって堆積することができる。 第２図は、可溶
性側壁スペーサ１３を形成するために部分的にエツチン
グされた可溶性層１３を有する第１図と同様な構造を示
す。層１３は、誘電体側壁スペーサを形成するために使
用される方法と同じ方法でエツチングできる。好適な実
施例では、可溶性側壁スペーサ１３は、垂直方向のみに
エツチングを行う反応性イオン・エツチング（ＲＩＯ）
のような方向性エツチングを使用して形成される。ある
いは、可溶性側壁スペーサ１３が完全に取り除かれてし
まわない限り、垂直エツチングと水平エツチングとの組
み合わせを用いても良い。側壁スペーサ技術は、バイポ
ーラおよびＢ Ｉ ＣＭＯ３集積回路のプロセスで一般
的に行われているものである。−船釣に、側壁スペーサ
は、サブミクロンの距離で２つの電極を絶縁するために
使用される誘電体スペーサでおる。
の装置は、ここでは図示していない。第２の誘電体層１
２が層１１上に堆積され、次に遷移部分としての凸状領
域またはプラツトフオーム１２を残すためにパターン化
される。誘電体層１１および１２は、点線１６の箇所で
インタフェイスを有する２つの異なった誘電体によって
構成することができる。あるいは誘電体層１１および１
２は、プラットフォーム１２を形成するためにパターン
化された単一の誘電体層によっても構成可能である。好
適な実施例では、誘電体層１１および１２は、酸化物の
単一層であるが、これらの誘電体層１１および１２は酸
化物、窒化物等のいずれの組み合わせでも構わない。そ
の後、可溶性層１３が、誘電体層１１および１２上に形
成される。可溶性層１３は、不純物を添加したポリシリ
コン、ケイ化物ポリシリコン、金属性材料等のような導
体材料または半導体材料で作られる。誘電体層１１およ
び１２および可溶性層１３は、技術上周知の標準的プロ
セスによって堆積することができる。 第２図は、可溶
性側壁スペーサ１３を形成するために部分的にエツチン
グされた可溶性層１３を有する第１図と同様な構造を示
す。層１３は、誘電体側壁スペーサを形成するために使
用される方法と同じ方法でエツチングできる。好適な実
施例では、可溶性側壁スペーサ１３は、垂直方向のみに
エツチングを行う反応性イオン・エツチング（ＲＩＯ）
のような方向性エツチングを使用して形成される。ある
いは、可溶性側壁スペーサ１３が完全に取り除かれてし
まわない限り、垂直エツチングと水平エツチングとの組
み合わせを用いても良い。側壁スペーサ技術は、バイポ
ーラおよびＢ Ｉ ＣＭＯ３集積回路のプロセスで一般
的に行われているものである。−船釣に、側壁スペーサ
は、サブミクロンの距離で２つの電極を絶縁するために
使用される誘電体スペーサでおる。
本発明では、＠１３は誘電体層ではなく、可溶ｊ生の導
体層または半導体である。側壁スペーサ技術はバイポー
ラおよびＢ Ｉ ０ＭＯ３のプロセスに一般的に使用さ
れているので、ここに示すプロセスは、図示の構造に容
易に組み込むことができる。
体層または半導体である。側壁スペーサ技術はバイポー
ラおよびＢ Ｉ ０ＭＯ３のプロセスに一般的に使用さ
れているので、ここに示すプロセスは、図示の構造に容
易に組み込むことができる。
第２図から分かるように、可溶性側壁スペーサ１３の断
面積は極めて小ざい。側壁スペーサ技術は、従来技術の
場合のように可溶性側壁スペーサ１３の幅を制限しない
。本発明では、厚みと幅はいずれも約１０００オングス
トロームのオーダになる。断面積が小さいので、可溶性
側壁スペーサ１３によって作った可溶性リンクを、溶断
して開放するのに低い電力しか必要とせず、さらに材料
を適当に選択することによって、なお抵抗の低いヒユー
ズを製作することができる。本発明は、断面積を大巾に
減少できるので、より高い溶融温度を有する導体または
半導体層１３の選択に高い柔軟性を与える。
面積は極めて小ざい。側壁スペーサ技術は、従来技術の
場合のように可溶性側壁スペーサ１３の幅を制限しない
。本発明では、厚みと幅はいずれも約１０００オングス
トロームのオーダになる。断面積が小さいので、可溶性
側壁スペーサ１３によって作った可溶性リンクを、溶断
して開放するのに低い電力しか必要とせず、さらに材料
を適当に選択することによって、なお抵抗の低いヒユー
ズを製作することができる。本発明は、断面積を大巾に
減少できるので、より高い溶融温度を有する導体または
半導体層１３の選択に高い柔軟性を与える。
第３図は、第２図に示す構造を上部から示したものであ
る。この構造もまた、可溶性側壁スペーサ１３と電気的
接触を行う２つの電極１４および１５を有するものとし
て示される。第３図から分かるように、可溶性リンクは
、１リンク当たり２個の可溶性部を有するものとして形
成され、これによって、内蔵型予備リンクを設けている
。もし可溶性側壁スペーサ１３の１個に欠陥があっても
、もう１つの部分が動ぎ溶断じて開放するか、溶断しな
いままの状態でいることができる。もし欠陥がな【プれ
ば、必要に応じて両方の部分が溶融する。
る。この構造もまた、可溶性側壁スペーサ１３と電気的
接触を行う２つの電極１４および１５を有するものとし
て示される。第３図から分かるように、可溶性リンクは
、１リンク当たり２個の可溶性部を有するものとして形
成され、これによって、内蔵型予備リンクを設けている
。もし可溶性側壁スペーサ１３の１個に欠陥があっても
、もう１つの部分が動ぎ溶断じて開放するか、溶断しな
いままの状態でいることができる。もし欠陥がな【プれ
ば、必要に応じて両方の部分が溶融する。
可溶性リンクはまた、要望があれば、２つの電極１４と
１５との代わりに４つの電極を設け（図示せず）、それ
ぞれ１個の可溶性側壁スペーサ１３に接触させることに
よって、内蔵型予備リンクを有しない構成として製作す
ることもできる。このように、可溶性側壁スペーサ１３
の各側面を可溶性リンクとして用いることによって、最
高４つ迄の可溶性リンクを設けることができる。したが
って、所定の半導体装置の領域での可溶性リンクの組み
込み（充てん）密度を実質的に増加させることができる
。
１５との代わりに４つの電極を設け（図示せず）、それ
ぞれ１個の可溶性側壁スペーサ１３に接触させることに
よって、内蔵型予備リンクを有しない構成として製作す
ることもできる。このように、可溶性側壁スペーサ１３
の各側面を可溶性リンクとして用いることによって、最
高４つ迄の可溶性リンクを設けることができる。したが
って、所定の半導体装置の領域での可溶性リンクの組み
込み（充てん）密度を実質的に増加させることができる
。
第４図は、本発明の第２の実施例を示す。誘電体層１１
と１２は、基板１０上に堆積され、可溶性側壁スペーサ
１３は第１図および第２図に示すようにそのうえに組み
立てられる。第４図の実施例では、可溶性側壁スペーサ
１３か第１図のプラットフォーム上ではなくて誘電体層
１１および１２内の凹状領域としての井戸である遷移部
分の内側に形成されている。さらに、誘電体層１１およ
び１２は、点線１６でインターフェースを有する２つの
異なった誘電体層によって構成することが可能であり、
おるいは第１図で説明したように単一の誘電体層によっ
て構成することも可能である。
と１２は、基板１０上に堆積され、可溶性側壁スペーサ
１３は第１図および第２図に示すようにそのうえに組み
立てられる。第４図の実施例では、可溶性側壁スペーサ
１３か第１図のプラットフォーム上ではなくて誘電体層
１１および１２内の凹状領域としての井戸である遷移部
分の内側に形成されている。さらに、誘電体層１１およ
び１２は、点線１６でインターフェースを有する２つの
異なった誘電体層によって構成することが可能であり、
おるいは第１図で説明したように単一の誘電体層によっ
て構成することも可能である。
このように、現在のバイポーラおよびＢＩＣＭＯ８のプ
ロセスと互換性のある新規な可溶性リンク素子製作方法
が提供される。
ロセスと互換性のある新規な可溶性リンク素子製作方法
が提供される。
第１図および第２図は、本発明の一実施例の製作方法を
説明するための拡大断面図でおる。 第３図は、本発明を実施した構造を図示する拡大平面図
である。 第４図は、本発明の第２の実施例を示す拡大断面図であ
る。 （主要符号の説明） １０・・・半導体基板、１１・・・誘電体層、１２・・
・プラツトフオーム、 １３・・・可溶性層、 １６・・・誘電体層インタフェース
説明するための拡大断面図でおる。 第３図は、本発明を実施した構造を図示する拡大平面図
である。 第４図は、本発明の第２の実施例を示す拡大断面図であ
る。 （主要符号の説明） １０・・・半導体基板、１１・・・誘電体層、１２・・
・プラツトフオーム、 １３・・・可溶性層、 １６・・・誘電体層インタフェース
Claims (11)
- （１）半導体基板上に誘電体層を設ける段階；誘電体層
に遷移部分をパターン化して側壁スペーサを遷移部分に
沿って形成できるようにする段階；および 可溶性リンクとして機能する材料で側壁スペーサを形成
する段階； から構成されることを特徴とする、半導体基板上に可溶
性リンクを製作する方法。 - （２）前記遷移部分により凸状領域が形成されることを
特徴とする請求項１記載の方法。 - （３）前記遷移部分により凹状領域が形成されることを
特徴とする請求項１記載の方法。 - （４）前記側壁スペーサを形成する材料が金属材料であ
ることを特徴とする請求項１記載の方法。 - （５）前記側壁スペーサを形成する材料がポリシリコン
材料であることを特徴とする請求項１記載の方法。 - （６）半導体基板を設ける段階； 前記基板上に誘電体層を形成する段階； 前記誘電体層に４つの側部を有する遷移部分を形成する
段階； 前記誘電体層上に可溶性材料を形成する段階；および 前記可溶性材料を部分的に除去して前記誘電体層の前記
遷移部分に沿って可溶性の側壁スペーサを形成する段階
； から構成されることを特徴とする可溶性側壁スペーサの
製作方法。 - （７）さらに内蔵型予備リンクを有する可溶性リンクを
設けるため、前記可溶性側壁スペーサと接触する複数の
電極を設ける段階によってさらに構成されることを特徴
とする請求項６記載の方法。 - （８）少なくとも２つの可溶性リンクを設けるため、前
記可溶性側壁スペーサと接触する複数の電極を設ける段
階によつてさらに構成されることを特徴とする請求項６
記載の方法。 - （９）前記遷移部分の各側部に可溶性リンクを設けるた
め、前記可溶性側壁スペーサと接触する複数電極を設け
る段階によつてさらに構成されることを特徴とする請求
項６記載の方法。 - （１０）前記可溶性側壁スペーサを形成する材料が導体
材料であることを特徴とする請求項６記載の方法。 - （１１）前記可溶性側壁スペーサを形成する材料が半導
体材料であることを特徴とする請求項６記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US305,575 | 1989-02-03 | ||
| US07/305,575 US5011791A (en) | 1989-02-03 | 1989-02-03 | Fusible link with built-in redundancy |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02265259A true JPH02265259A (ja) | 1990-10-30 |
Family
ID=23181366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002650A Pending JPH02265259A (ja) | 1989-02-03 | 1990-01-11 | 予備リンクを有する可溶性リンクの製作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5011791A (ja) |
| EP (1) | EP0445317B1 (ja) |
| JP (1) | JPH02265259A (ja) |
| KR (1) | KR0146284B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100918161B1 (ko) * | 2001-09-28 | 2009-09-17 | 휴렛-팩커드 컴퍼니(델라웨어주법인) | 수직 방향 나노-회로 및 수직 방향 나노-회로 형성 방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0509631A1 (en) * | 1991-04-18 | 1992-10-21 | Actel Corporation | Antifuses having minimum areas |
| US5557136A (en) * | 1991-04-26 | 1996-09-17 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
| US5196724A (en) * | 1991-04-26 | 1993-03-23 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
| US5701027A (en) * | 1991-04-26 | 1997-12-23 | Quicklogic Corporation | Programmable interconnect structures and programmable integrated circuits |
| US5120679A (en) * | 1991-06-04 | 1992-06-09 | Vlsi Technology, Inc. | Anti-fuse structures and methods for making same |
| US5244836A (en) * | 1991-12-30 | 1993-09-14 | North American Philips Corporation | Method of manufacturing fusible links in semiconductor devices |
| US5472901A (en) * | 1994-12-02 | 1995-12-05 | Lsi Logic Corporation | Process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps |
| US5925920A (en) * | 1996-06-12 | 1999-07-20 | Quicklogic Corporation | Techniques and circuits for high yield improvements in programmable devices using redundant routing resources |
| US6175145B1 (en) * | 1997-07-26 | 2001-01-16 | Samsung Electronics Co., Ltd. | Method of making a fuse in a semiconductor device and a semiconductor device having a fuse |
| US6222244B1 (en) | 1998-06-08 | 2001-04-24 | International Business Machines Corporation | Electrically blowable fuse with reduced cross-sectional area |
| US6524941B2 (en) | 1998-06-08 | 2003-02-25 | International Business Machines Corporation | Sub-minimum wiring structure |
| US6580144B2 (en) * | 2001-09-28 | 2003-06-17 | Hewlett-Packard Development Company, L.P. | One time programmable fuse/anti-fuse combination based memory cell |
| AU2003286333A1 (en) | 2002-12-16 | 2004-07-09 | Koninklijke Philips Electronics N.V. | Poly-silicon stringer fuse |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4358340A (en) * | 1980-07-14 | 1982-11-09 | Texas Instruments Incorporated | Submicron patterning without using submicron lithographic technique |
| JPS59220952A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6044829B2 (ja) * | 1982-03-18 | 1985-10-05 | 富士通株式会社 | 半導体装置の製造方法 |
| US4542577A (en) * | 1982-12-30 | 1985-09-24 | International Business Machines Corporation | Submicron conductor manufacturing |
| JPS63237441A (ja) * | 1987-03-25 | 1988-10-03 | Mitsubishi Electric Corp | 半導体装置 |
-
1989
- 1989-02-03 US US07/305,575 patent/US5011791A/en not_active Expired - Lifetime
-
1990
- 1990-01-11 JP JP2002650A patent/JPH02265259A/ja active Pending
- 1990-02-02 KR KR1019900001231A patent/KR0146284B1/ko not_active IP Right Cessation
- 1990-03-05 EP EP90104219A patent/EP0445317B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100918161B1 (ko) * | 2001-09-28 | 2009-09-17 | 휴렛-팩커드 컴퍼니(델라웨어주법인) | 수직 방향 나노-회로 및 수직 방향 나노-회로 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0445317B1 (en) | 1997-03-05 |
| US5011791A (en) | 1991-04-30 |
| KR0146284B1 (ko) | 1998-11-02 |
| EP0445317A1 (en) | 1991-09-11 |
| KR900013605A (ko) | 1990-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3095811B2 (ja) | 電気的プログラム可能な非融解型素子、該素子を含む半導体デバイス、及び該素子の形成方法 | |
| JP4480649B2 (ja) | ヒューズ素子及びその切断方法 | |
| US5508220A (en) | Method of forming antifuses having minimum areas | |
| JP3170101B2 (ja) | 半導体装置及びその製造方法 | |
| KR100295061B1 (ko) | 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법 | |
| US7256471B2 (en) | Antifuse element and electrically redundant antifuse array for controlled rupture location | |
| US6432760B1 (en) | Method and structure to reduce the damage associated with programming electrical fuses | |
| US7911025B2 (en) | Fuse/anti-fuse structure and methods of making and programming same | |
| TWI399847B (zh) | 可調諧反熔絲元件及其製造方法 | |
| JPH02265259A (ja) | 予備リンクを有する可溶性リンクの製作方法 | |
| JPH0722513A (ja) | 半導体装置及びその製造方法 | |
| KR20030027859A (ko) | 메모리 셀 및 메모리 셀 형성 방법 | |
| JPH07307387A (ja) | 半導体装置 | |
| JP2002043432A (ja) | 半導体装置およびその製造方法 | |
| KR0159450B1 (ko) | 앤티퓨즈소자 | |
| JPH02153552A (ja) | 半導体素子及びその製造方法 | |
| JP2000040388A (ja) | 半導体メモリ装置とその作製方法 | |
| TWI453898B (zh) | 接觸插塞電熔絲結構、製造包含其之接觸插塞電熔絲裝置之方法、及製造包含其之唯讀記憶體之方法 | |
| KR950010873B1 (ko) | 반도체장치의 제조방법 | |
| JPH06163702A (ja) | プログラム可能コンタクト構成体及び方法 | |
| TWI441225B (zh) | 電熔絲結構 | |
| US9196527B2 (en) | Fuse structure for high integrated semiconductor device | |
| JPS6325978A (ja) | 半導体集積回路装置 | |
| CN110556380B (zh) | 熔丝单元、熔丝位单元结构及其制造方法 | |
| JPS60261154A (ja) | 半導体集積回路装置の製造方法 |