JPH0249450A - 集積回路を変更する方法 - Google Patents
集積回路を変更する方法Info
- Publication number
- JPH0249450A JPH0249450A JP1065834A JP6583489A JPH0249450A JP H0249450 A JPH0249450 A JP H0249450A JP 1065834 A JP1065834 A JP 1065834A JP 6583489 A JP6583489 A JP 6583489A JP H0249450 A JPH0249450 A JP H0249450A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- electrical conductor
- laser
- resistant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 26
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 7
- 239000000956 alloy Substances 0.000 claims abstract description 7
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 7
- 150000002739 metals Chemical class 0.000 claims abstract description 6
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 5
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 5
- 229910052737 gold Inorganic materials 0.000 claims abstract description 4
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 4
- 229910052802 copper Inorganic materials 0.000 claims abstract description 3
- 229910052709 silver Inorganic materials 0.000 claims abstract description 3
- 238000001465 metallisation Methods 0.000 claims description 40
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- -1 tungsten nitride Chemical class 0.000 claims description 2
- ZVWKZXLXHLZXLS-UHFFFAOYSA-N zirconium nitride Chemical compound [Zr]#N ZVWKZXLXHLZXLS-UHFFFAOYSA-N 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 2
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical group [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 claims 1
- 229910017052 cobalt Inorganic materials 0.000 claims 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical group [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims 1
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 13
- 238000005530 etching Methods 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 230000008020 evaporation Effects 0.000 description 9
- 238000001704 evaporation Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 8
- 238000002161 passivation Methods 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 239000003870 refractory metal Substances 0.000 description 5
- 229910000676 Si alloy Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- 229960000583 acetic acid Drugs 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000009835 boiling Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000013100 final test Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- 229910000531 Co alloy Inorganic materials 0.000 description 1
- 101100427547 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ULS1 gene Proteins 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 229910001093 Zr alloy Inorganic materials 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- PSNPEOOEWZZFPJ-UHFFFAOYSA-N alumane;yttrium Chemical compound [AlH3].[Y] PSNPEOOEWZZFPJ-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- 239000012362 glacial acetic acid Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004093 laser heating Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
- H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/94—Laser ablative material removal
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は集積された電子回路に関する。より特定的には
、本発明は複数レベルの金属の相互接続を有する小ジオ
メトリＶＬＳ Ｉ及びＵＬＳ１回路に関する。本発明は
特に複数の金属化層或はレベルを有する集積回路内のレ
ーザにより変更可能な金属化層に関する。
、本発明は複数レベルの金属の相互接続を有する小ジオ
メトリＶＬＳ Ｉ及びＵＬＳ１回路に関する。本発明は
特に複数の金属化層或はレベルを有する集積回路内のレ
ーザにより変更可能な金属化層に関する。
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）チッ
プ及びスタティックランダムアクセスメモリ（ＳＲＡＭ
）チップのような超大規模集積回路（ＶＬＳＩ）及び極
超大規模集積回路（ＵＬＳＩ）を製造する場合、受入れ
可能なチップの歩どまりを増加させるためにこれらの回
路内に冗長性を持たせることが望ましい。例えば、ＤＲ
ＡＭ或はＳＲＡＭチップは１或はそれ以上の冗長行或は
列を含むように設計することがある。チップの最終試験
中、もし障害が検出されれば、その欠陥を“ワイヤアラ
ウンド”して、そうしなければ欠陥チップとなるチップ
を救うことができるようにすることが望ましい。
プ及びスタティックランダムアクセスメモリ（ＳＲＡＭ
）チップのような超大規模集積回路（ＶＬＳＩ）及び極
超大規模集積回路（ＵＬＳＩ）を製造する場合、受入れ
可能なチップの歩どまりを増加させるためにこれらの回
路内に冗長性を持たせることが望ましい。例えば、ＤＲ
ＡＭ或はＳＲＡＭチップは１或はそれ以上の冗長行或は
列を含むように設計することがある。チップの最終試験
中、もし障害が検出されれば、その欠陥を“ワイヤアラ
ウンド”して、そうしなければ欠陥チップとなるチップ
を救うことができるようにすることが望ましい。
周知のように、欠陥を“ワイヤアラウンド”することを
回路内の１或はそれ以上の電気的相互接続を破ることに
よって達成するように回路を設計できることが多い。従
来技術においては、これは集積回路内のポリシリコン（
ｐ−３ｉ）レベル（第１図及び第２図の層３）において
行われ、最も一般的にはレーザを使用してポリシリコン
の選択された部分を蒸発させることによって達成されて
いた。この技術は、レーザによる蒸発段階に先行して中
間に介在する誘電体材料の層（第１図の層４及び６、及
び第２図の層４．６．８、■０及び１２）を除去する必
要がある。マスキングと、それに続く湿式化学的エツチ
ング或はプラズマエツチングが、重畳された二酸化シリ
コンの誘電体層（第１図の層４及び６、及び第２図の層
４．６．８．１０及び１２）を除去するために広く用い
られている。
回路内の１或はそれ以上の電気的相互接続を破ることに
よって達成するように回路を設計できることが多い。従
来技術においては、これは集積回路内のポリシリコン（
ｐ−３ｉ）レベル（第１図及び第２図の層３）において
行われ、最も一般的にはレーザを使用してポリシリコン
の選択された部分を蒸発させることによって達成されて
いた。この技術は、レーザによる蒸発段階に先行して中
間に介在する誘電体材料の層（第１図の層４及び６、及
び第２図の層４．６．８、■０及び１２）を除去する必
要がある。マスキングと、それに続く湿式化学的エツチ
ング或はプラズマエツチングが、重畳された二酸化シリ
コンの誘電体層（第１図の層４及び６、及び第２図の層
４．６．８．１０及び１２）を除去するために広く用い
られている。
しかし、従来技術の方法ではポリシリコン層まで信鎖で
きるエツチングを遂行し、ポリシリコン／二酸化シリコ
ン界面において正確にそのエツチングを停止させること
は不可能である。上を覆う誘電体層を実質的に完全に除
去することを保証するために、約１０乃至２０％までの
オーバーエツチングを行うことが一般的である。
きるエツチングを遂行し、ポリシリコン／二酸化シリコ
ン界面において正確にそのエツチングを停止させること
は不可能である。上を覆う誘電体層を実質的に完全に除
去することを保証するために、約１０乃至２０％までの
オーバーエツチングを行うことが一般的である。
複数の金属化相互接続層を有する集積回路（第２図に示
すような集積回路）においては、従来技術のエツチング
技術はシリコンサブストレートの完全性を損ねる。この
状態は、金属化層の数が増加するにつれてポリシリコン
層の上の誘電体層とポリシリコン層の下の誘電体層との
比が増加するために発生するのである。即ち、所与のオ
ーバーエツチングパーセンテージに対して、オーバーエ
ツチングの絶対深さが増加してしまう。これは、集積回
路が複数の金属化層からなる時、シリコンサブストレー
ト上を覆う酸化物層（第１図及び第２図の層２）が次第
に貫通エツチングされ易（なり始め、従ってその位置に
おいては酸化物層によって保護されている単結晶シリコ
ン（ｃ−３ｉ）が存在しなくなることを意味する。更に
、湿式化学的エツチングは典型的には等方性であるから
、ポリシリコン層まで到達するように貫通エツチングし
なければならない層の数が増す程、エツチングによって
作られる“窓”或は“穴”の断面積が大きくなる。回路
密度が増すにつれて、これは由々しき問題となる。
すような集積回路）においては、従来技術のエツチング
技術はシリコンサブストレートの完全性を損ねる。この
状態は、金属化層の数が増加するにつれてポリシリコン
層の上の誘電体層とポリシリコン層の下の誘電体層との
比が増加するために発生するのである。即ち、所与のオ
ーバーエツチングパーセンテージに対して、オーバーエ
ツチングの絶対深さが増加してしまう。これは、集積回
路が複数の金属化層からなる時、シリコンサブストレー
ト上を覆う酸化物層（第１図及び第２図の層２）が次第
に貫通エツチングされ易（なり始め、従ってその位置に
おいては酸化物層によって保護されている単結晶シリコ
ン（ｃ−３ｉ）が存在しなくなることを意味する。更に
、湿式化学的エツチングは典型的には等方性であるから
、ポリシリコン層まで到達するように貫通エツチングし
なければならない層の数が増す程、エツチングによって
作られる“窓”或は“穴”の断面積が大きくなる。回路
密度が増すにつれて、これは由々しき問題となる。
上述の理由から、及び−船釣な便宜のために、集積回路
を金属化の上部レベルにおいてレーザにより変更できる
ようにすることが望ましい。何故ならば、これは、特に
複数の金属化層を有する回路にとって、必要なエツチン
グの量を大巾に減少させることになるからである。更に
、最上部の金属化層は最も接近可能な相互接続層である
。過去において、集積回路をそれらの上部金属化層にお
いてレーザにより変更することが実現できなかった理由
は数々ある。
を金属化の上部レベルにおいてレーザにより変更できる
ようにすることが望ましい。何故ならば、これは、特に
複数の金属化層を有する回路にとって、必要なエツチン
グの量を大巾に減少させることになるからである。更に
、最上部の金属化層は最も接近可能な相互接続層である
。過去において、集積回路をそれらの上部金属化層にお
いてレーザにより変更することが実現できなかった理由
は数々ある。
金属化層をアルミニウムで構成することが最も一般的で
あるが、アルミニウムはレーザによる蒸発を使用するプ
ロセスに対して多くの問題を呈する。因みに、集積回路
の層を構成する上で最も屡使用され、従って回路をレー
ザによって変更する時に関与する機会の多い材料である
多結晶シリコンとアルミニウムの物理的特性を比較する
と面白い。多結晶シリコンが比較的高温で溶融する（シ
リコンの融点＝１４１０℃）のに対して、アルミニウム
は大巾に低い温度の約６６０℃で溶融する。
あるが、アルミニウムはレーザによる蒸発を使用するプ
ロセスに対して多くの問題を呈する。因みに、集積回路
の層を構成する上で最も屡使用され、従って回路をレー
ザによって変更する時に関与する機会の多い材料である
多結晶シリコンとアルミニウムの物理的特性を比較する
と面白い。多結晶シリコンが比較的高温で溶融する（シ
リコンの融点＝１４１０℃）のに対して、アルミニウム
は大巾に低い温度の約６６０℃で溶融する。
一方、これら２つの元素の沸点は殆んど同一である（２
３２７℃対２３５５℃）。更に、アルミニウムは高温に
おいても蒸発しない。アルミニウムはその比較的低い融
点から判断すれば蒸発させるのに多結晶シリコンよりも
少ないパワーしか必要としないように見えるが、アルミ
ニウムの高沸点及び耐蒸発性が適切なレーザが放出する
スペクトルの部分におけるその反射特性と相俟って、よ
り大きいパワーの使用を必要とする。大きいパワーレベ
ルが必要であること、及びアルミニウムの融点が比較的
低いことから、この金属はレーザによる蒸発時にばねを
生じて集積回路の周囲部分を潜在的に汚染し、レーザに
よる変更個所の近傍の他の金属化線を短絡させ易いこと
が考えられる。更に、金属化層（単数或は複数）内のア
ルミニウム相互接続線は、多結晶シリコンに比して比較
的巾広く且つ厚い。従ってもし変更が金属化層内におい
て遂行されるのであれば、プロセスの蒸発段階において
比較的多くの材料を除去しなければならない。
３２７℃対２３５５℃）。更に、アルミニウムは高温に
おいても蒸発しない。アルミニウムはその比較的低い融
点から判断すれば蒸発させるのに多結晶シリコンよりも
少ないパワーしか必要としないように見えるが、アルミ
ニウムの高沸点及び耐蒸発性が適切なレーザが放出する
スペクトルの部分におけるその反射特性と相俟って、よ
り大きいパワーの使用を必要とする。大きいパワーレベ
ルが必要であること、及びアルミニウムの融点が比較的
低いことから、この金属はレーザによる蒸発時にばねを
生じて集積回路の周囲部分を潜在的に汚染し、レーザに
よる変更個所の近傍の他の金属化線を短絡させ易いこと
が考えられる。更に、金属化層（単数或は複数）内のア
ルミニウム相互接続線は、多結晶シリコンに比して比較
的巾広く且つ厚い。従ってもし変更が金属化層内におい
て遂行されるのであれば、プロセスの蒸発段階において
比較的多くの材料を除去しなければならない。
本発明は、金属化層内の材料の相互接’ｆｌｔ線がレー
ザによる蒸発によって切断される時にはねにくい耐熱性
導電材料からなる積層金属化層を設けることにより、こ
の問題に対処する。本発明のプロセスを使用することに
よって上部金属化層、好ましくは最上部層においてレー
ザによる変更が可能な集積回路を設計し、製造すること
が可能となる。
ザによる蒸発によって切断される時にはねにくい耐熱性
導電材料からなる積層金属化層を設けることにより、こ
の問題に対処する。本発明のプロセスを使用することに
よって上部金属化層、好ましくは最上部層においてレー
ザによる変更が可能な集積回路を設計し、製造すること
が可能となる。
これは、従来技術の方法において必要とされるエツチン
グの程度を大巾に減少させ、従って集積回路の多結晶シ
リコン層までエツチングするのに伴なう上述の諸問題を
排除乃至は大巾に減少させることになる。更に、本発明
によれば比較的少量の材料を除去することによって集積
回路のレーザによる変更が可能になる。これはレーザに
よる変更個処の近傍の回路部分を汚染する機会を減少さ
せる。
グの程度を大巾に減少させ、従って集積回路の多結晶シ
リコン層までエツチングするのに伴なう上述の諸問題を
排除乃至は大巾に減少させることになる。更に、本発明
によれば比較的少量の材料を除去することによって集積
回路のレーザによる変更が可能になる。これはレーザに
よる変更個処の近傍の回路部分を汚染する機会を減少さ
せる。
本発明によれば、最終試験中に恒久的に変更可能な集積
回路を設計することができる。以下に説明する方法は、
集積回路内の上部金属化層内の電気通路を切断すること
により、回路をプログラムし、回路の欠陥部分をワイヤ
アラウンドし、或はそれ以外に回路を恒久的に変更する
のに使用することができる。
回路を設計することができる。以下に説明する方法は、
集積回路内の上部金属化層内の電気通路を切断すること
により、回路をプログラムし、回路の欠陥部分をワイヤ
アラウンドし、或はそれ以外に回路を恒久的に変更する
のに使用することができる。
要約すれば、本発明の上部金属化層は、レーザにより変
更可能な下゛側層（単数或は複数）と、この（これらの
）層から選択的に除去可能な上側層（単数或は複数）と
の積層からなる。好ましい実施例においては、本発明の
金属化層は、上側の相対的に厚いアルミニウム／シリコ
ン合金層と下側の相対的に薄い窒化チタン層とを含む２
層の積層からなる。下側層は上側層よりも大巾により高
い耐熱性であり、従って最小のはねと周囲回路に僅かな
汚染をもたらす或は全く汚染をもたらさずにレーザのよ
うな管理されたエネルギ源によって切断することが可能
である。積層の上側層の典型的な厚さは約２０，０００
オングストロームであり、下側層のそれは約５００オン
グストロームである。
更可能な下゛側層（単数或は複数）と、この（これらの
）層から選択的に除去可能な上側層（単数或は複数）と
の積層からなる。好ましい実施例においては、本発明の
金属化層は、上側の相対的に厚いアルミニウム／シリコ
ン合金層と下側の相対的に薄い窒化チタン層とを含む２
層の積層からなる。下側層は上側層よりも大巾により高
い耐熱性であり、従って最小のはねと周囲回路に僅かな
汚染をもたらす或は全く汚染をもたらさずにレーザのよ
うな管理されたエネルギ源によって切断することが可能
である。積層の上側層の典型的な厚さは約２０，０００
オングストロームであり、下側層のそれは約５００オン
グストロームである。
本発明は集積回路のための積層された上部金属化レベル
からなる。積層の少なくとも１つの層は、窒化チタンの
ような耐熱性電気導体で形成される。
からなる。積層の少なくとも１つの層は、窒化チタンの
ような耐熱性電気導体で形成される。
−船釣に、積層のこの層に使用するのに通する材料は、
積層の他の層（単数或は複数）と容易に合金とならない
か或は金属間化合物を形成しない耐熱性導体からなる。
積層の他の層（単数或は複数）と容易に合金とならない
か或は金属間化合物を形成しない耐熱性導体からなる。
これらの材料の例には、タングステン、チタン、コバル
ト、タンタル、ジルコニウム、チタン／タングステン合
金、及びタンタル、タングステン、チタン及びジルコニ
ウムの窒化物が含まれる。
ト、タンタル、ジルコニウム、チタン／タングステン合
金、及びタンタル、タングステン、チタン及びジルコニ
ウムの窒化物が含まれる。
好ましい実施例においては、積層は２層からなる。上側
層は、アルミニウム、銅、銀、金、或はこれらの金属を
含む合金のような良好な電気導体で形成されている。特
に好ましいのは約１重量％のシリコンを含むアルミニウ
ム・シリコン合金である。上述した金属のような良好な
電気導体は、典型的にはタングステン、タンタル、及び
チタンの窒化物のようなより高い耐熱性の材料に比して
比較的低い融点を有している。上側層は下側層に対して
厚く、金属化層内の不変更位置においては大部分の電流
を輸送する。第９図に示しように、上側層１１２の厚さ
は約２０，０００オングストロームであり、下側層１１
１の厚さは約５００オングストロームである。
層は、アルミニウム、銅、銀、金、或はこれらの金属を
含む合金のような良好な電気導体で形成されている。特
に好ましいのは約１重量％のシリコンを含むアルミニウ
ム・シリコン合金である。上述した金属のような良好な
電気導体は、典型的にはタングステン、タンタル、及び
チタンの窒化物のようなより高い耐熱性の材料に比して
比較的低い融点を有している。上側層は下側層に対して
厚く、金属化層内の不変更位置においては大部分の電流
を輸送する。第９図に示しように、上側層１１２の厚さ
は約２０，０００オングストロームであり、下側層１１
１の厚さは約５００オングストロームである。
下側層は相対的に高融点を有する電気導体で形成する。
これらの材料の例は、チタン、タングステン、ジルコニ
ウム及びタンタルのような耐熱性金属、及び窒化チタン
及び窒化ジルコニウムのようなこれらの元素を含む化合
物及び合金である。
ウム及びタンタルのような耐熱性金属、及び窒化チタン
及び窒化ジルコニウムのようなこれらの元素を含む化合
物及び合金である。
積層された相互接続からなる回路をレーザによって変更
するために、所望の回路変更位置においてマスキング及
び積層の上側層の材料はアタックするが下側層は認知で
きる程エツチングしないエツチング材を用いたエツチン
グによる等で上側層を選択的に除去する。もし上側層が
アルミニウム／シリコン合金からなり、下側層が窒化チ
タンからなっていれば、特に好ましいエツチング材は酢
酸、硝酸、及び燐酸の混合体か゛らなり、これらの酸の
比は１０〜２０体積％の氷酢酸、２〜６体積％の濃硝酸
（７０％、ｄ＝１．４１３４）、及び７０〜９５体積％
の燐酸（８５％、ｄ’ ＝ １．６８５０）である。特
に好ましいエツチング材は、２０％の酢酸、３％の硝酸
、及び７７％の燐酸からなるものである。この酸混合体
は窒化チタン或は二酸化シリコンの何れをも認知できる
程エツチングしない。従って、回路変更位置において、
大部分の積層をエツチングによって除去することが可能
となり、このエツチングは本質的にオーバーエツチング
の危険なしに達成することができる。何故ならば、積層
の下側層及び周囲の誘電体はこのエツチング材の作用に
耐えるからである。これによって、積層の２つの層の界
面まで信顧できるエツチングを遂行することができる。
するために、所望の回路変更位置においてマスキング及
び積層の上側層の材料はアタックするが下側層は認知で
きる程エツチングしないエツチング材を用いたエツチン
グによる等で上側層を選択的に除去する。もし上側層が
アルミニウム／シリコン合金からなり、下側層が窒化チ
タンからなっていれば、特に好ましいエツチング材は酢
酸、硝酸、及び燐酸の混合体か゛らなり、これらの酸の
比は１０〜２０体積％の氷酢酸、２〜６体積％の濃硝酸
（７０％、ｄ＝１．４１３４）、及び７０〜９５体積％
の燐酸（８５％、ｄ’ ＝ １．６８５０）である。特
に好ましいエツチング材は、２０％の酢酸、３％の硝酸
、及び７７％の燐酸からなるものである。この酸混合体
は窒化チタン或は二酸化シリコンの何れをも認知できる
程エツチングしない。従って、回路変更位置において、
大部分の積層をエツチングによって除去することが可能
となり、このエツチングは本質的にオーバーエツチング
の危険なしに達成することができる。何故ならば、積層
の下側層及び周囲の誘電体はこのエツチング材の作用に
耐えるからである。これによって、積層の２つの層の界
面まで信顧できるエツチングを遂行することができる。
これに対して従来技術の方法は、二酸化シリコンをエツ
チングプロセスにおいて除去しなければならないことか
ら、エツチング材或はプラズマ薬品としてＣＨＦ、１０
□、Ｃ２Ｆ、１０□。
チングプロセスにおいて除去しなければならないことか
ら、エツチング材或はプラズマ薬品としてＣＨＦ、１０
□、Ｃ２Ｆ、１０□。
或はＣＦ４／Ｈｚのような弗化水素酸を使用する。この
エツチングは本発明に使用されるエツチングよりも制御
が極めて困難である。
エツチングは本発明に使用されるエツチングよりも制御
が極めて困難である。
実際には、レーザにより除去可能なリンクと名付けた集
積回路の領域は、回路をクリーンルーム環境内で処理中
に例えば写真食刻技術を使用してパターン化される。次
で積層の上側層を上述のプラズマ作用或は湿式化学法の
何れかを使用して化学的に除去し、積層の下側層を露出
させる。これによって回路は電気試験に送付することが
でき、レーザ或は・管理されたエネルギ源を用いて回路
を変更するプロセスを進めることができる。
積回路の領域は、回路をクリーンルーム環境内で処理中
に例えば写真食刻技術を使用してパターン化される。次
で積層の上側層を上述のプラズマ作用或は湿式化学法の
何れかを使用して化学的に除去し、積層の下側層を露出
させる。これによって回路は電気試験に送付することが
でき、レーザ或は・管理されたエネルギ源を用いて回路
を変更するプロセスを進めることができる。
従来技術の方法に使用されているものと同一のレーザを
本発明にも使用可能である。特に好ましくは、波長が５
３０ナノメートルで、パワー出力が約５乃至２００マイ
クロジユール／パルスの範囲で調整可能であり、パルス
繰返し周波数が３バルス／秒であり、そしてパルス巾が
１０ナノ秒のパルス化イツトリウム・アルミニウム・ガ
ーネッ） （ＹＡＧ）レーザである。
本発明にも使用可能である。特に好ましくは、波長が５
３０ナノメートルで、パワー出力が約５乃至２００マイ
クロジユール／パルスの範囲で調整可能であり、パルス
繰返し周波数が３バルス／秒であり、そしてパルス巾が
１０ナノ秒のパルス化イツトリウム・アルミニウム・ガ
ーネッ） （ＹＡＧ）レーザである。
従来技術と同様に、回路をレーザによって変更した後に
Ｓｉｎ、或はプラズマにより強化し化学的に蒸着させた
（ＰＥＣＶＤ）窒化シリコンのような不活性化層を上部
金属化層上に付着させる。
Ｓｉｎ、或はプラズマにより強化し化学的に蒸着させた
（ＰＥＣＶＤ）窒化シリコンのような不活性化層を上部
金属化層上に付着させる。
耐熱金属及び金属合金は概してアルミニウムのような低
耐熱性金属よりも大きい固有抵抗を有しているが、それ
にも拘わらずそれらは集積回路内の相互接続としてのそ
れらの用途に対しては充分に良好な電気導体である。本
発明の図示した実施例においては、大部分の電流は、優
れた導体であり支配的に用いられているアルミニウムの
積層された金属化層の比較的厚い上側層によって輸送さ
れる。上側層が除去された可融性のリンクの個処におい
てのみ下側の耐熱層が電流の輸送の任に当る。これらの
可融リンクは典型的には小さく、また比較的少数である
から、これらの可融リンクの位置において上側層を局部
的に除去しても相互接続の総合抵抗は認知できる程増加
することはない。
耐熱性金属よりも大きい固有抵抗を有しているが、それ
にも拘わらずそれらは集積回路内の相互接続としてのそ
れらの用途に対しては充分に良好な電気導体である。本
発明の図示した実施例においては、大部分の電流は、優
れた導体であり支配的に用いられているアルミニウムの
積層された金属化層の比較的厚い上側層によって輸送さ
れる。上側層が除去された可融性のリンクの個処におい
てのみ下側の耐熱層が電流の輸送の任に当る。これらの
可融リンクは典型的には小さく、また比較的少数である
から、これらの可融リンクの位置において上側層を局部
的に除去しても相互接続の総合抵抗は認知できる程増加
することはない。
積層の下側層は皇かに薄く、耐熱性金属のような材料で
作ることができるから、この層はレーザ加熱を用いてよ
り容易に且つ清潔に除去することができる。耐熱性金属
のような材料はまた、オンチップ配線に適用するのに適
した導電度特性を有している。レーザによって変更可能
なリンクを除去されたデバイスは、回路が機能している
こと或は所望の変更された特性を有していることを保証
するために再試験することができる。
作ることができるから、この層はレーザ加熱を用いてよ
り容易に且つ清潔に除去することができる。耐熱性金属
のような材料はまた、オンチップ配線に適用するのに適
した導電度特性を有している。レーザによって変更可能
なリンクを除去されたデバイスは、回路が機能している
こと或は所望の変更された特性を有していることを保証
するために再試験することができる。
本発明を実施した集積回路は、当分野において周知の普
通の技術を用いて製造することが可能である。第１図は
単一の金属化層（層５）を有する集積回路の一部を断面
で示す。複数の金属化層を有する典型的な集積回路が第
２図に示されている。
通の技術を用いて製造することが可能である。第１図は
単一の金属化層（層５）を有する集積回路の一部を断面
で示す。複数の金属化層を有する典型的な集積回路が第
２図に示されている。
これらの図において、層１はサブストレートであり、典
型的には単結晶シリコン（ｃ−３ｉ）である。層２は二
酸化シリコン（ＳｉＯ□）からなる誘電体層である。層
３は多結晶シリコン（ｐ−３ｉ或は“ポリ”）である。
型的には単結晶シリコン（ｃ−３ｉ）である。層２は二
酸化シリコン（ＳｉＯ□）からなる誘電体層である。層
３は多結晶シリコン（ｐ−３ｉ或は“ポリ”）である。
層４．６．８、及び１０は、最も一般的には二酸化シリ
コンの誘電体材料である。層５．７．９及び１１は金属
化層である。これらの層は典型的にはアルミニウム及び
アルミニウム合金の両者或は何れか一方からなる。
コンの誘電体材料である。層５．７．９及び１１は金属
化層である。これらの層は典型的にはアルミニウム及び
アルミニウム合金の両者或は何れか一方からなる。
第１図及び第２図において、多結晶シリコン２０はレー
ザによる変更のために潜在的に接近可能であることに注
目されたい。換言すれば、集積回路のこの部分には誘電
体材料のみが存在し、この材料が部分２０の上面からチ
ップの上側外面まで伸びるように回路が設計されている
のである。
ザによる変更のために潜在的に接近可能であることに注
目されたい。換言すれば、集積回路のこの部分には誘電
体材料のみが存在し、この材料が部分２０の上面からチ
ップの上側外面まで伸びるように回路が設計されている
のである。
従って、レーザによる蒸発によって除去する場合には、
部分２０を露出させるために誘電体材料だけを化学的エ
ツチングによって除去すればよい。
部分２０を露出させるために誘電体材料だけを化学的エ
ツチングによって除去すればよい。
このようにすれば、金属化層５．７．９及び１１内に設
けられた電気相互接続が侵害されることはない。しかし
ながら、特に複数レベルの金属相互接続を有する場合に
は、レーザによる変更を行う可能性のある各個処に多結
晶シリコン層までエツチングするための直線路を設けて
おくことは回路設計に重大な拘束を与えることが容易に
理解されよう。
けられた電気相互接続が侵害されることはない。しかし
ながら、特に複数レベルの金属相互接続を有する場合に
は、レーザによる変更を行う可能性のある各個処に多結
晶シリコン層までエツチングするための直線路を設けて
おくことは回路設計に重大な拘束を与えることが容易に
理解されよう。
第６Ｂ図は最上金属化層に本発明を実施した集積回路の
断面図である。第２図の回路と同様に、この回路は複数
レベルの金属化層を有している。
断面図である。第２図の回路と同様に、この回路は複数
レベルの金属化層を有している。
レーザによる変更個処、即ち“可融リンク”は１１０で
示しである。
示しである。
最上金属化層１１は、従来技術を用いて製造することが
できる。例えば、先ず約５００オングストローム厚の窒
化チタン層（第６Ｂ図の層１１１）をスパッタリング或
は蒸着によって沈積させる。
できる。例えば、先ず約５００オングストローム厚の窒
化チタン層（第６Ｂ図の層１１１）をスパッタリング或
は蒸着によって沈積させる。
次にＡ ｊ！ ／ Ｓ ｉ合金の層（第６Ｂ図の層１１
２）を、これもまたスパッタリング或は蒸着によって窒
化チタン層の上面に約２０，０００オングストロームの
厚さまで沈着させる。次いでこの積層の選択された部分
を普通の写真食刻技術によって除去して所望の電気相互
接続パターンを作る。随意ではあるが、次に５ｉＯｔ或
は５ｉｓＮ４、或はこれらの混合体のような不活性化層
（第６Ｂ図の層１２）を上側金属化層上に付着させる。
２）を、これもまたスパッタリング或は蒸着によって窒
化チタン層の上面に約２０，０００オングストロームの
厚さまで沈着させる。次いでこの積層の選択された部分
を普通の写真食刻技術によって除去して所望の電気相互
接続パターンを作る。随意ではあるが、次に５ｉＯｔ或
は５ｉｓＮ４、或はこれらの混合体のような不活性化層
（第６Ｂ図の層１２）を上側金属化層上に付着させる。
この不活性化層（もしプロセスのこの段階で付着させて
あれば）はその最終的な厚さまで沈積させてもよいし、
或は少な目の厚さ（例えば最終厚の半分）まで沈積させ
ておきレーザによる変更段階の後に残余を沈積させても
よい。
あれば）はその最終的な厚さまで沈積させてもよいし、
或は少な目の厚さ（例えば最終厚の半分）まで沈積させ
ておきレーザによる変更段階の後に残余を沈積させても
よい。
もし不活性化層１２を付着させたのであれば、フォトレ
ジストによるマスキングとそれに続くプラズマエツチン
グのような普通の技術によって、選択された位置からそ
れを除去して可融リンク即ち変更個所への接近路を作る
。プロセスのこの部分を第３図乃至第５図に示す。
ジストによるマスキングとそれに続くプラズマエツチン
グのような普通の技術によって、選択された位置からそ
れを除去して可融リンク即ち変更個所への接近路を作る
。プロセスのこの部分を第３図乃至第５図に示す。
第３図は、集積回路のレーザによる変更個所を示し、こ
の個所は典型的にはＳｉｎｇ、Ｓｉ３Ｎ４、或はこれら
の混合体である誘電体層１２によって保護されている。
の個所は典型的にはＳｉｎｇ、Ｓｉ３Ｎ４、或はこれら
の混合体である誘電体層１２によって保護されている。
第４図は、誘電体１２を除去したくない部分をマスクす
るためにフォトレジスト１３を塗布した後の第３図と同
一の何処を示す。
るためにフォトレジスト１３を塗布した後の第３図と同
一の何処を示す。
レーザにより変更可能な金属化層１１を構成している積
層の上側層（単数或は複数）は可融リンク（変更個所）
（例えば個所１１０）の処で除去される。これは、前記
酸混合体のような適切なエツチング材を用いたエツチン
グによって達成される。プロセスのこの段階における集
積回路を第６図に示す。第６Ａ図及び第６Ｂ図は垂直な
面における断面図である。第６図に示すように、この段
階における集積回路は積層された金属化層を含み、この
積層は不連続で相対的に厚く且つ相対的に低い耐熱性の
電気導体１１２と、連続的で相対的に薄く且つ相対的に
高い耐熱性の電気導体１１１とからなる。
層の上側層（単数或は複数）は可融リンク（変更個所）
（例えば個所１１０）の処で除去される。これは、前記
酸混合体のような適切なエツチング材を用いたエツチン
グによって達成される。プロセスのこの段階における集
積回路を第６図に示す。第６Ａ図及び第６Ｂ図は垂直な
面における断面図である。第６図に示すように、この段
階における集積回路は積層された金属化層を含み、この
積層は不連続で相対的に厚く且つ相対的に低い耐熱性の
電気導体１１２と、連続的で相対的に薄く且つ相対的に
高い耐熱性の電気導体１１１とからなる。
回路は電気的に試験され、回路の変更を必要とするか否
か及び何処で変更するかが決定される。
か及び何処で変更するかが決定される。
変更が必要とされれば、選択された可融リンク（単数或
は複数）がレーザのような管理されたエネルギ源を適用
することによって蒸発（即ち除去）され、その点におい
て回路が切断される。プロセスのこの段階における回路
を第７図に示す。
は複数）がレーザのような管理されたエネルギ源を適用
することによって蒸発（即ち除去）され、その点におい
て回路が切断される。プロセスのこの段階における回路
を第７図に示す。
レーザによる変更の後に、不活性化Ｎ（或はこの不活性
化層の残り）を付着させて集積回路をハーメチックシー
ルし、処理しなかった残余の可融リンクを保護すること
ができる。不活性化層１４を付着させた後のレーザによ
る変更個所を第８図に示す。
化層の残り）を付着させて集積回路をハーメチックシー
ルし、処理しなかった残余の可融リンクを保護すること
ができる。不活性化層１４を付着させた後のレーザによ
る変更個所を第８図に示す。
以上の説明は本発明の特定実施例に関してなされたもの
であるが、当業者ならば本発明の範囲及、び思想から逸
脱することなく組成及び方法に多くの変更及び変化を施
すことが可能であろう。本発明はこれらの変更及び変化
の全てを包含することを理解されたい。
であるが、当業者ならば本発明の範囲及、び思想から逸
脱することなく組成及び方法に多くの変更及び変化を施
すことが可能であろう。本発明はこれらの変更及び変化
の全てを包含することを理解されたい。
第１図は単一の金属化層を有する典型的な集積回路の断
面図、 第２図は複数の金属化層を有する典型的な集積回路の断
面図、 第３図は金属相互接続線の近傍の集積回路の一部分の平
面図であって、誘電体層１２の下方に位置する金属相互
接続線を破線で示し、 第３ａ図は第３図に矢印３ａ−３ａによって示されてい
る面における回路の上部層の断面図、第４図はフォトレ
ジスト塗布後の第３図に示す位置の回路の平面図、 第４ａ図は第４図に矢印４ａ−４ａによって示されてい
る面における回路の上部層の断面図、第５図は誘電体絶
縁（或は不活性化）層除去後の第３図に示す位置の回路
の平面図、 第５ａ図は第５図に矢印５ａ−５ａによって示されてい
る面における回路の上部層の断面図、第６図は積層され
た金属化層の上側層を除去した後の第３図に示す位置の
回路の平面図、第６ａ図及び第６ｂ図はそれぞれ第６図
に矢印６ａ−６ａ及び６ｂ−６ｂによって示されている
面における回路の上部層の断面図、 第７図は回路をレーザによって変更した後の第３図に示
す位置の回路の平面図、 第７ａ図は第７図に矢印７ａ−７ａによって示されてい
る面における回路の上部層の断面図、第８図はフォトレ
ジストを除去し不活性化層を付着させた後の第３図に示
す位置の回路の平面図、第８ａ図は第８図に矢印８ａ−
８ａによって示されている面における回路の上部層の断
面図、及び 第９図は本発明の積層された金属化層の好ましい一実施
例において積層の上側層の部分を選択的に除去する前の
断面図。 １・・・・・・サブストレート、２，４．６．８・・・
・・・誘電体層、３．２０・・・・・・多結晶（ポリ）
シリコン、５．７．９．１１・・・・・・金属化層、１
２．１４・・・・・・不活性化層、１３・・・・・・フ
ォトレジスト、１１０・・・・・・レーザによる変更個
所（可融リンク）、１１１・・・・・・下側導体、１１
２・・・・・・上側導体。 １、事件の表示 平ｍ１年特許顆第６５８３４号 ２、発明の名称 レーザにより変更可能な金属化層 を有する集積回路 ３、補正をする者 事件との関係
面図、 第２図は複数の金属化層を有する典型的な集積回路の断
面図、 第３図は金属相互接続線の近傍の集積回路の一部分の平
面図であって、誘電体層１２の下方に位置する金属相互
接続線を破線で示し、 第３ａ図は第３図に矢印３ａ−３ａによって示されてい
る面における回路の上部層の断面図、第４図はフォトレ
ジスト塗布後の第３図に示す位置の回路の平面図、 第４ａ図は第４図に矢印４ａ−４ａによって示されてい
る面における回路の上部層の断面図、第５図は誘電体絶
縁（或は不活性化）層除去後の第３図に示す位置の回路
の平面図、 第５ａ図は第５図に矢印５ａ−５ａによって示されてい
る面における回路の上部層の断面図、第６図は積層され
た金属化層の上側層を除去した後の第３図に示す位置の
回路の平面図、第６ａ図及び第６ｂ図はそれぞれ第６図
に矢印６ａ−６ａ及び６ｂ−６ｂによって示されている
面における回路の上部層の断面図、 第７図は回路をレーザによって変更した後の第３図に示
す位置の回路の平面図、 第７ａ図は第７図に矢印７ａ−７ａによって示されてい
る面における回路の上部層の断面図、第８図はフォトレ
ジストを除去し不活性化層を付着させた後の第３図に示
す位置の回路の平面図、第８ａ図は第８図に矢印８ａ−
８ａによって示されている面における回路の上部層の断
面図、及び 第９図は本発明の積層された金属化層の好ましい一実施
例において積層の上側層の部分を選択的に除去する前の
断面図。 １・・・・・・サブストレート、２，４．６．８・・・
・・・誘電体層、３．２０・・・・・・多結晶（ポリ）
シリコン、５．７．９．１１・・・・・・金属化層、１
２．１４・・・・・・不活性化層、１３・・・・・・フ
ォトレジスト、１１０・・・・・・レーザによる変更個
所（可融リンク）、１１１・・・・・・下側導体、１１
２・・・・・・上側導体。 １、事件の表示 平ｍ１年特許顆第６５８３４号 ２、発明の名称 レーザにより変更可能な金属化層 を有する集積回路 ３、補正をする者 事件との関係
Claims (1)
- 【特許請求の範囲】 １、より高い耐熱性の導体上に重畳されたより低い耐熱
性の導体からなる金属化層を有し、この金属化層内の選
択された位置においてより低い耐熱性の導体がより高い
耐熱性の導体上から実質的に除去されている集積回路。 ２、より低い耐熱性の導体が、アルミニウム、銅、金、
銀、及びこれらの金属を含む合金からなる群から選択さ
れる請求項１記載の集積回路。 ３、より高い耐熱性の導体が、タングステン、チタン、
コバルト、タンタル、ジルコニウム、及びこれらの金属
を含む合金及び化合物からなる群から選択される請求項
１記載の集積回路。 ４、より高い耐熱性の導体が、窒化タンタル、窒化タン
グステン、窒化チタン、及び窒化ジルコニウムからなる
群から選択される請求項１記載の集積回路。 ５、不連続で相対的に厚く且つ相対的、に低い耐熱性の
電気導体と、連続的で相対的に薄く且つ相対的に高い耐
熱性の電気導体との積層からなる最上部金層化層を有す
る集積回路。 ６、相対的に低い耐熱性の電気導体からなる層が、溶酸
性である請求項５記載の集積回路。 ７、相対的に高い耐熱性の電気導体からなる層が、耐酸
性である請求項５記載の集積回路。 ８、相対的に低い耐熱性の電気導体からなる層が、アル
ミニウムからなる請求項５記載の集積回路。 ９、相対的に高い耐熱性の電気導体からなる層が、窒化
チタンからなる請求項５記載の集積回路。 １０、相対的に低い耐熱性の電気導体からなる層が、ア
ルミニウム及びシリコンからなる請求項５記載の集積回
路。 １１、集積回路を変更する方法であって： 耐熱性電気導体からなる層と、その上に重畳された非耐
熱性電気導体からなる層とが積層されている上部金属化
層を有する集積回路を準備し； 予め選択された位置において積層の上側層を除去して耐
熱性電気導体からなる層を露出せしめ； 前記予め選択された位置の少なくとも１個所に設けられ
ている電気接続を破るのに充分な温度まで且つ充分な時
間に亘って、前記露出された耐熱性電気導体を加熱する 諸段階を具備する方法。 １２、加熱が管理されたエネルギ源を用いて遂行される
請求項１１記載の方法。 １３、管理されたエネルギ源がレーザである請求項１２
記載の方法。 １４、レーザがイットリウム・アルミニウム・ガーネッ
トレーザである請求項１３記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/170,280 US4849363A (en) | 1988-03-18 | 1988-03-18 | Integrated circuit having laser-alterable metallization layer |
| US170280 | 1988-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0249450A true JPH0249450A (ja) | 1990-02-19 |
| JPH0770600B2 JPH0770600B2 (ja) | 1995-07-31 |
Family
ID=22619273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1065834A Expired - Lifetime JPH0770600B2 (ja) | 1988-03-18 | 1989-03-17 | 集積回路を変更する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4849363A (ja) |
| EP (1) | EP0333509A3 (ja) |
| JP (1) | JPH0770600B2 (ja) |
| CA (1) | CA1304831C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62195744U (ja) * | 1986-05-31 | 1987-12-12 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5070392A (en) * | 1988-03-18 | 1991-12-03 | Digital Equipment Corporation | Integrated circuit having laser-alterable metallization layer |
| US5087584A (en) * | 1990-04-30 | 1992-02-11 | Intel Corporation | Process for fabricating a contactless floating gate memory array utilizing wordline trench vias |
| JPH0669208A (ja) * | 1991-03-12 | 1994-03-11 | Oki Electric Ind Co Ltd | 半導体装置 |
| US5639690A (en) * | 1991-03-12 | 1997-06-17 | Oki Electric Industry Co., Ltd. | Method for manufacturing a conductive pattern structure for a semiconductor device |
| WO1995022881A1 (en) * | 1994-02-22 | 1995-08-24 | Philips Electronics N.V. | Laser etching method |
| EP0696056B1 (en) * | 1994-07-29 | 2000-01-19 | STMicroelectronics, Inc. | Method of testing and repairing an integrated circuit structure and forming a passivation structure |
| US5945705A (en) * | 1995-08-01 | 1999-08-31 | Advanced Micro Devices, Inc. | Three-dimensional non-volatile memory |
| US5672524A (en) * | 1995-08-01 | 1997-09-30 | Advanced Micro Devices, Inc. | Three-dimensional complementary field effect transistor process |
| US6057221A (en) * | 1997-04-03 | 2000-05-02 | Massachusetts Institute Of Technology | Laser-induced cutting of metal interconnect |
| KR100228533B1 (ko) * | 1997-06-23 | 1999-11-01 | 윤종용 | 반도체 집적회로의 용단가능한 퓨즈 및 그 제조방법 |
| EP0887858A3 (en) * | 1997-06-26 | 1999-02-03 | Siemens Aktiengesellschaft | Protection layer for laser blown fuses in semiconductor devices |
| US20070210420A1 (en) * | 2006-03-11 | 2007-09-13 | Nelson Curt L | Laser delamination of thin metal film using sacrificial polymer layer |
| US9842812B2 (en) | 2014-03-24 | 2017-12-12 | Honeywell International Inc. | Self-destructing chip |
| KR101753225B1 (ko) | 2015-06-02 | 2017-07-19 | 에더트로닉스코리아 (주) | Ｌｄｓ 공법을 이용한 적층 회로 제작 방법 |
| US10439272B1 (en) | 2015-11-23 | 2019-10-08 | Ethertronics, Inc. | Beam steering system configured for multi-client network |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS493311A (ja) * | 1972-05-06 | 1974-01-12 | ||
| JPS5892252A (ja) * | 1981-11-27 | 1983-06-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS58197874A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体装置およびその製法 |
| JPS62119938A (ja) * | 1985-11-20 | 1987-06-01 | Mitsubishi Electric Corp | 冗長性回路を備えた半導体装置 |
| JPH01181545A (ja) * | 1988-01-11 | 1989-07-19 | Nec Corp | 半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4209894A (en) * | 1978-04-27 | 1980-07-01 | Texas Instruments Incorporated | Fusible-link semiconductor memory |
| US4259367A (en) * | 1979-07-30 | 1981-03-31 | International Business Machines Corporation | Fine line repair technique |
| JPS5823475A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置及び製造方法 |
| US4636404A (en) * | 1982-06-17 | 1987-01-13 | Mass. Institute Of Technology | Method and apparatus for forming low resistance lateral links in a semiconductor device |
| JPS59125640A (ja) * | 1982-12-28 | 1984-07-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4720470A (en) * | 1983-12-15 | 1988-01-19 | Laserpath Corporation | Method of making electrical circuitry |
| US4665295A (en) * | 1984-08-02 | 1987-05-12 | Texas Instruments Incorporated | Laser make-link programming of semiconductor devices |
| US4751197A (en) * | 1984-07-18 | 1988-06-14 | Texas Instruments Incorporated | Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator |
| US4740485A (en) * | 1986-07-22 | 1988-04-26 | Monolithic Memories, Inc. | Method for forming a fuse |
| US4758533A (en) * | 1987-09-22 | 1988-07-19 | Xmr Inc. | Laser planarization of nonrefractory metal during integrated circuit fabrication |
-
1988
- 1988-03-18 US US07/170,280 patent/US4849363A/en not_active Expired - Lifetime
-
1989
- 1989-03-14 CA CA000593598A patent/CA1304831C/en not_active Expired - Fee Related
- 1989-03-17 JP JP1065834A patent/JPH0770600B2/ja not_active Expired - Lifetime
- 1989-03-17 EP EP19890302669 patent/EP0333509A3/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS493311A (ja) * | 1972-05-06 | 1974-01-12 | ||
| JPS5892252A (ja) * | 1981-11-27 | 1983-06-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS58197874A (ja) * | 1982-05-14 | 1983-11-17 | Nec Corp | 半導体装置およびその製法 |
| JPS62119938A (ja) * | 1985-11-20 | 1987-06-01 | Mitsubishi Electric Corp | 冗長性回路を備えた半導体装置 |
| JPH01181545A (ja) * | 1988-01-11 | 1989-07-19 | Nec Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62195744U (ja) * | 1986-05-31 | 1987-12-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0333509A2 (en) | 1989-09-20 |
| EP0333509A3 (en) | 1990-11-28 |
| US4849363A (en) | 1989-07-18 |
| CA1304831C (en) | 1992-07-07 |
| JPH0770600B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712194A (en) | Semiconductor device including interlayer dielectric film layers and conductive film layers | |
| US9059171B2 (en) | Electrical fuse and method of making | |
| US5985765A (en) | Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings | |
| JPH0249450A (ja) | 集積回路を変更する方法 | |
| US6864124B2 (en) | Method of forming a fuse | |
| KR100396236B1 (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| JPH06260558A (ja) | プログラミング可能なアンチヒューズ要素 | |
| US5070392A (en) | Integrated circuit having laser-alterable metallization layer | |
| US6518643B2 (en) | Tri-layer dielectric fuse cap for laser deletion | |
| JP3974039B2 (ja) | 表面を自己保護したＣｕレーザーヒューズ | |
| KR20000071723A (ko) | 가용성 퓨즈 링크 및 퓨즈 구조물과, 그 제조 방법 | |
| US5652169A (en) | Method for fabricating a programmable semiconductor element having an antifuse structure | |
| US5288664A (en) | Method of forming wiring of semiconductor device | |
| US6156588A (en) | Method of forming anti-fuse structure | |
| US4673592A (en) | Metal planarization process | |
| US6866943B2 (en) | Bond pad structure comprising tungsten or tungsten compound layer on top of metallization level | |
| US6827868B2 (en) | Thinning of fuse passivation after C4 formation | |
| JP2003017570A (ja) | 半導体装置及びその製造方法 | |
| JP2879894B2 (ja) | アンチフューズ素子を具備した半導体集積回路装置及びその製造方法 | |
| TW567603B (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| US6734047B1 (en) | Thinning of fuse passivation after C4 formation | |
| JPH0316169A (ja) | プラズマメタルエッチングを可能とする書込み可能リンク構成体 | |
| US20040089916A1 (en) | Microelectronic fabrication having edge passivated bond pad integrated with option selection device access aperture | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPH11121624A (ja) | 半導体装置 |