JPH11121624A

JPH11121624A - 半導体装置

Info

Publication number: JPH11121624A
Application number: JP28217197A
Authority: JP
Inventors: Yoshihiko Kato; 義彦加藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1997-10-15
Filing date: 1997-10-15
Publication date: 1999-04-30

Abstract

(57)【要約】【課題】プログラム電圧のばらつきを小さくする。【解決手段】接続孔４２は、層間絶縁層４０の下方の
第１配線層４３を構成しているバリアメタル３８の上部
まで削り込んで形成してある。このため、アンチヒュー
ズ膜４４は、下部がバリアメタル３８に挿入してあると
ともに、底部５４と側壁部５６とがほぼ直交して形成し
てあって、電界集中が生ずる角部が１個所となってお
り、角部５８で溶断されるようにしてある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ユーザによるプロ
グラムが可能な半導体装置に係り、特にヒューズを過電
流パルスによって溶断して所望の論理回路を得る、いわ
ゆるアンチヒューズを有する半導体装置に関する。

【０００２】

【従来の技術】図９は、従来のアンチヒューズを備えた
半導体装置の一部を模式的に示した断面図である。図９
において、半導体装置は、半導体基板１０の上部にシリ
コン酸化膜（図示せず）が形成してあって、その酸化膜
の上にアルミニウム合金からなる第１の配線層１２が設
けられ、その上にシリコン酸化膜からなる層間絶縁層１
４が形成してある。そして、層間絶縁層１４を貫通して
第１配線層１２に達する接続孔１６が形成され、この接
続孔１６の内面に高抵抗のアモルファスシリコンからな
るアンチヒューズ１８を設け、アンチヒューズ１８と層
間絶縁層１４とを覆ってアルミニウム合金からなる第２
の配線層２０を設けた構造をなしている。また、接続孔
１６は、エッチングによって層間絶縁層１４を完全に除
去して形成され、またアンチヒューズ１８の付着性（カ
バーレッジ）を良好にするため、底部の周囲にテーパ部
２２が設けてあって、複数個所に角部が形成される。

【０００３】このように構成したあるアンチヒューズ１
８を備えた半導体装置は、所望の論理回路を得る場合、
所定の第１の配線層１２と第２の配線層２０との間にプ
ログラム電圧を印加して高抵抗のアンチヒューズ１８を
低抵抗化し、アンチヒューズ１８を介して第１の配線層
１２と第２の配線層２０とを電気的に接続することによ
って行われる。

【０００４】

【発明が解決しようとする課題】上記したように接続孔
１６を形成する場合、第１の配線層１２が露出するまで
層間絶縁層１４をエッチングによって除去している。し
かし、層間絶縁層１４の厚さは、その下部の第１の配線
層１２に形成される段差による影響を受け、全体に一様
でなくバラツキが生ずる。そして、エッチングによって
層間絶縁層１４を除去する場合、厚い部分の層間絶縁層
１４も完全に除去できるようなエッチング条件によるエ
ッチングが行われる。従って、層間絶縁層１４の厚い部
分では第１の配線層１２の表面が露出する程度のエッチ
ングが行われ、層間絶縁層１４の薄い部分では第１の配
線層１２まで削られるようなエッチングが行われたりす
る。このため、第１の配線層１２と第２の配線層２０と
を電気的に接続するためのプログラム電圧のバラツキが
大きくなる欠点がある。

【０００５】すなわち、アンチヒューズ１８の底面が第
１の配線層１２の上面に位置している場合、アンチヒュ
ーズ１８の底部を介して第１の配線層１２と第２の配線
層２０との電気的接続が行われ、アンチヒューズ１８の
底面が第１の配線層１２の内部に入っている場合、電界
が集中するアンチヒューズ１８の底部周縁部の角部を介
して第１の配線層１２と第２の配線層２０との接続が行
われるため、プログラム電圧のバラツキが大きくなる。
また、従来のアンチヒューズ１８は、図９に示したよう
に、テーパ部を形成しているために多段に屈曲した形状
をなしていて、電界が集中する角部が複数の位置に形成
されるためにアンチヒューズ１８の溶断位置が一定せ
ず、プログラム電圧のバラツキの一因となっていた。

【０００６】本発明は、前記従来技術の欠点を解消する
ためになされたもので、プログラム電圧のばらつきを小
さくすることを目的としている。

【０００７】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る半導体装置は、基板の上部に設けた
第１配線層と、この第１配線層上に形成した絶縁層と、
この絶縁層を貫通した孔の内面に設けられ、下部が前記
第１配線層の上部に挿入されるとともに、底部と側壁部
とがほぼ直交しているアンチヒューズ膜と、このアンチ
ヒューズ膜と前記絶縁層との上部に設けられ、前記第１
配線層との間に印加された電圧によって前記アンチヒュ
ーズ膜を介して前記第１配線層と電気的に接続される第
２配線層とを有する構成にしてある。アンチヒューズ膜
の第１配線層への挿入量は、前記アンチヒューズ膜の底
部の厚さの０．８〜２．３倍、望ましくは１．５〜２倍
程度にする。

【０００８】上記のごとく構成した本発明は、第１配線
層の上に設けた層間絶縁層に、アンチヒューズ膜を設け
るための孔（接続孔）を形成する場合、積極的に第１配
線層までエッチングにより削り込み、アンチヒューズ膜
の底部を第１配線層の上部に挿入して電界集中が生じる
角部を第１配線層の内部に位置させる。これにより、ア
ンチヒューズ膜の溶断位置が角部だけとなり、プログラ
ム電圧のバラツキを小さくすることができる。また、ア
ンチヒューズ膜の底部と側壁部とをほぼ直交させること
によって電界集中が生じる角部を１個所にしてあるた
め、溶断を生じる個所が特定され、プログラム電圧のバ
ラツキをより小さくすることができる。

【０００９】アンチヒューズ膜の第１配線層への挿入深
さが底部の厚さの０．８倍より小さいと、角部ばかりで
なく底面での溶断を生ずる可能性があり、プログラム電
圧のバラツキを小さくできないおそれがある。また、ア
ンチヒューズ膜は、接続孔の底部より側壁の方が付着し
にくく薄くなりやすいため、アンチヒューズ膜の第１配
線層への挿入深さがアンチヒューズ膜の２．３倍を越え
ると、側壁部でも溶断する可能性が大きくなり、プログ
ラム電圧のバラツキが大きくなるおそれがある。従っ
て、アンチヒューズ膜の第１配線層への挿入量は、底部
の厚さの０．８〜２．５倍がよく、望ましくは底部の厚
さの１．５〜２倍程度にするのがよい。

【００１０】

【発明の実施の形態】本発明に係る半導体装置の好まし
い実施の形態を、添付図面に従って詳細に説明する。

【００１１】図１は、アンチヒューズを備えた半導体装
置の製造工程を示す断面図である。まず、ＣＶＤ法によ
り、図１（１）に示したように、シリコンからなる半導
体基板３０の上部に酸化シリコン（ＳｉＯ₂ ）からなる
酸化層３２を形成する。次に、酸化層３２の上部に第１
配線層３４を形成する。この第１配線層３４は、Ａｌ−
Ｃｕからなる下部電極層３６と、その上に設けたＴｉＷ
層（ＴｉＮ層であってもよい）からなるバリアメタル３
８とから構成してある。第１配線層３４は、絶縁層３２
の上にＡｌ−Ｃｕを堆積し、その上にＴｉＷを厚さ１７
０ｎｍ程度堆積したのちＴｉＷ層の上部をフォトリソグ
ラフィー法によってパターニングし、エッチングして不
要なＴｉＷ層とＡｌ−Ｃｕ層とを除去して形成される。
そして、半導体基板３０の上部全体にプラズマＣＶＤ法
などにより酸化シリコンからなる層間絶縁層３４を堆積
する。

【００１２】その後、層間絶縁層４０の上部をマスキン
グし、同図（２）に示したように、等方性のウエットエ
ッチングと異方性のドライエッチングトを行い、層間絶
縁層４０を貫通するとともに、バリアメタル３８の上部
まで削り込んだ直径１μｍ程度の接続孔４２を形成す
る。この接続孔４２は、底面と側壁とがほぼ直交するよ
うに形成する。また、バリアメタル３８のエッチングに
よる削り込み量ｄは、後述するアンチヒューズ膜の底部
の膜厚をｔとした場合、０．８ｔ≦ｄ≦２．３ｔとなる
ようにし、望ましくは１．５ｔ≦ｄ≦２．０ｔにする。
例えば、アンチヒューズ膜の底部膜厚ｔが６０ｎｍであ
る場合、削り込み量は４８〜１４０ｎｍ、望ましくは９
０〜１２０ｎｍである。

【００１３】次に、半導体基板３０の上方全面にアモル
ファスシリコン膜をＣＶＤ法によって約６０ｎｍ堆積す
る。そして、アモルファスシリコン膜の上部をパターニ
ングし、図１（３）に示したように、接続孔４２の内面
に、上部がウエットエッチング部４５に掛るアンチヒュ
ーズ膜４４を形成する。その後、アンチヒューズ膜４４
と層間絶縁層４０とを覆って第２配線層４６を形成する
ことにより、半導体装置４８が得られる。この第２配線
層４６は、アンチヒューズ膜４４と層間絶縁層４０とを
覆って堆積したバリアメタル５０と、このバリアメタル
５０上に堆積したＡｌ−Ｃｕからなる上部電極層５２と
からなっている。なお、バリアメタル５０は、実施の形
態の場合、厚さ４００ｎｍのＴｉからなる下層と、厚さ
１７０ｎｍのＴｉＷからなる上層から形成してある。そ
して、第２配線層４６には、図示しない絶縁層、保護膜
が設けられる。

【００１４】このようにして形成した実施の形態に係る
半導体装置４８は、アンチヒューズ膜４４の下部が第１
配線層３４のバリアメタル３８に挿入されているととも
に、底部５４と側壁部５６とがほぼ直交しているため、
アンチヒューズ膜４４を溶断するプログラム電圧のバラ
ツキを小さくすることができる。すなわち、半導体装置
４８は、電界が集中する角部が符号５８に示した個所だ
けであって、バリアメタル３８の内部に存在して電界が
集中しやすくなっているため、アンチヒューズ膜４４の
溶断位置が特定され、プログラム電圧のバラツキを小さ
くできる。

【００１５】図２は、接続孔４２を形成したときの下側
バリアメタル３８の削り込み深さ、すなわちアンチヒュ
ーズ膜４４の第１配線層３４への挿入深さとプログラム
電圧との関係の実験結果を示したものでる。図２の横軸
は、バリアメタル３８の削り込み深さｄであって単位は
ｎｍ、縦軸はプログラム電圧Ｖpfであって単位はＶであ
る。また、アンチヒューズ膜４４の厚さ（底部５４の厚
さ）ｔは、６０ｎｍである。そして、図中の●、△等の
記号は、図８に示したアンチヒューズ膜下方の下地段差
形状を示し、△がスタンダード、○がトレンチ、●がロ
ー、×がハイを示す。

【００１６】図２に示されているように、バリアメタル
３８の削り込み深さｄが深くなるのに従って次第にプロ
グラム電圧Ｖpfが低下するとともに、そのバラツキが小
さくなる傾向が見られる。すなわち、削り込み深さｄが
３３ｎｍである場合、プログラム電圧Ｖpfは最大値が下
地段差形状ローの１１Ｖ、最小値が下地段差形状トレン
チの７．７Ｖであって、最大値と最小値との差が３．３
Ｖであったのに対して、ｄが膜厚ｔの約０．９３倍であ
る５６ｎｍの場合、Ｖpfの最大値が下地段差形状ハイの
８．３Ｖ、最小値が下地段差形状トレンチの６．６Ｖと
となる。そして、ｄがさらに大きくなるのに従ってＶpf
がやや大きくなるとともに、最大値と最小値との差も大
きくなるが、ｄがｔの約１．６３倍である９８ｎｍの場
合、Ｖpfの最大値が下地段差形状スタンダード、ロー、
ハイの６．４Ｖ、最小値がトレンチの６．２Ｖで、その
差が０．２Ｖとなる。

【００１７】しかし、削り込み深さｄが１００ｎｍを越
えるとプログラム電圧Ｖpfのバラツキが逆に次第に大き
くなり、ｄが膜厚ｔの約２．１５倍である１２９ｎｍの
場合、Ｖpfの最大値が下地段差形状スタンダードの７．
２Ｖ、最小値が下地段差形状ハイの５Ｖとなって、両者
の差が２．２Ｖとなった。削り込み深さｄが１００ｎｍ
を越えるとプログラム電圧Ｖpfのバラツキが大きくなる
の原因は、アモルファスシリコンが接続孔４２の側壁に
付着しにくく、アンチヒューズ膜４４の側部５６の膜厚
が底部５４より薄くなりやすく、側部５６の膜厚の薄い
部分がバリアメタル３８内に位置するようになって、膜
厚の薄い部分で溶断される場合が生ずることによるもの
と考えられる。

【００１８】従って、図２の実験結果から、バリアメタ
ル３８の削り込み深さｄは、アンチヒューズ膜４４の底
部の厚さｔに対して、０．８ｔ≦ｄ≦２．３ｔとするの
が望ましく、特に１．５ｔ≦ｄ≦２．０ｔとするのがよ
い。

【００１９】図３は、ドライエッチング用のエッチング
ガスの成分およびオーバーエッチング量に対するプログ
ラム電圧、バリアメタルの削り込み量の関係を示したも
のである。図３の横軸は、エッチングガスの成分とその
流量（単位はｃｃ／ｍｉｎ）およびオーバーエッチング
量（単位は％）を示し、左の縦軸はプログラム電圧Ｖpf
であって、単位はＶ、右の縦軸はバリアメタル３８の削
り込み深さｄであって、単位はｎｍである。そして、図
中の●記号は削り込み量ｄの値である。また、記号△、
○、◇、×はそれぞれ下地段差形状を示していて、△が
スタンダード、○がトレンチ、◇がロー、×がハイを示
している。

【００２０】エッチングのガス成分がいずれの場合にお
いても、オーバーエッチング量が３０％より５０％、９
０％と大きくなるのに従って、プログラム電圧Ｖpfが低
下するとともに、そのバラツキが小さくなる。特に、エ
ッチングガスとしてＣＨＦ₃とＣＦ₄ とを８０ｃｃ／ｍ
ｉｎずつ流し、オーバーエッチング量を９０％にする
と、プログラム電圧Ｖpfのバラツキが０．２Ｖ程度とな
り、非常に小さくすることができる。

【００２１】図４は、エッチングガスとしてＣＨＦ₃ を
８０ｃｃ／ｍｉｎ、ＣＨ₄ を８０ｃｃ／ｍｉｎ流すとと
もに、オーバーエッチング量が５０％のときの各下地段
差形状についてのプログラム電圧Ｖpfの累積分布を示し
たものであり、図５はこのときのアンチヒューズ膜４４
のリーク電流に対する累積分布を示したものである。ま
た、図６と図７は、エッチングガスを図４と同じにして
オーバーエッチング量を９０％としたときの、各下地段
差形状についてのプログラム電圧の累積分布とアンチヒ
ューズ膜のリーク電流の累積分布を示したものである。

【００２２】図４および図６の横軸はプログラム電圧Ｖ
pfであり、単位はＶ、また縦軸は累積分布を％で示して
いる。そして、図５および図６の横軸は、第１配線層３
４と第４配線層４６との間に４Ｖを印加したときのアン
チヒューズ膜４４のリーク電流を示し、単位はＡであ
り、縦軸は累積分布を％で示したものである。また、各
図の記号は下地段差形状を示していて、＋がスタンダー
ド、×がトレンチ、○がノッチ、＊がチルト、＃がロ
ー、□がハイを示す。さらに、図４と図６の下部に示し
たμは各下地段差形状に対する累積分布についてのプロ
グラム電圧Ｖpfの中間値、σはその標準偏差を表してい
る。すなわち、オーバーエッチング量が５０％の図４の
場合、下地段差形状がスタンダード（＋）のとき、プロ
グラム電圧Ｖpfの累積分布の平均値μが７．８Ｖであっ
て、その標準偏差σが０．４２であることを表してお
り、下地段差形状がトレンチ（×）のとき、プログラム
電圧の中間値μが６．５Ｖ、その標準偏差σが０．３６
であることを表している。以下、同様である。

【００２３】図４と図５とを比較した場合においても、
オーバーエッチング量が５０％より９０％の方がプログ
ラム電圧のバラツキを非常に小さくできることがわか
る。なお、図４におけるプログラム電圧Ｖpfの全体の中
間値は７．４Ｖであって、その標準偏差は０．６８であ
る。また、図６におけるプログラム電圧Ｖpfの全体の中
間値は６．４Ｖであり、その標準偏差は０．２６であっ
た。

【００２４】

【発明の効果】以上に説明したように、本発明によれ
ば、アンチヒューズ膜の底部を第１配線層の上部に挿入
して電界集中が生じる角部を第１配線層の内部に位置さ
せることにより、アンチヒューズ膜の溶断位置が角部だ
けとなり、プログラム電圧のバラツキを小さくすること
ができる。また、アンチヒューズ膜の底部と側壁部とを
ほぼ直交させて電界集中が生じる角部を１個所にしたこ
とにより、溶断を生じる個所が特定され、プログラム電
圧のバラツキをより小さくすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る半導体装置の製造工
程を示す断面図である。

【図２】バリアメタルの削り込み深さとプログラム電圧
との関係を示す図である。

【図３】エッチングガス成分およびオーバーエッチング
量に対するプログラム電圧、バリアメタルの削り込み量
の関係を示す図である。

【図４】エッチングガスとしてＣＨＦ₃ とＣＨ₄ と用
い、オーバーエッチング量を５０％としたときの各下地
段差形状についてのプログラム電圧の累積分布を示す図
である。

【図５】エッチングガスとしてＣＨＦ₃ とＣＨ₄ と用
い、オーバーエッチング量を５０％としたときの各下地
段差形状についてのアンチヒューズ膜のリーク電流の累
積分布を示す図である。

【図６】エッチングガスとしてＣＨＦ₃ とＣＨ₄ と用
い、オーバーエッチング量を９０％としたときの各下地
段差形状についてのプログラム電圧の累積分布を示す図
である。

【図７】エッチングガスとしてＣＨＦ₃ とＣＨ₄ と用
い、オーバーエッチング量を９０％としたときの各下地
段差形状についてのアンチヒューズ膜のリーク電流の累
積分布を示す図である。

【図８】アンチヒューズ膜下方の各種下地段差形状を示
す図である。

【図９】従来のアンチヒューズを有する半導体装置の説
明図である。

【符号の説明】

３０半導体基板３２酸化層３４第１配線層３６下部電極３８バリアメタル４０層間絶縁層４２接続孔４４アンチヒューズ膜４６第２配線層４８半導体装置５０バリアメタル５２上部電極５４底部５６側壁部５８角部

Claims

【特許請求の範囲】

【請求項１】基板の上部に設けた第１配線層と、この
第１配線層上に形成した絶縁層と、この絶縁層を貫通し
た孔の内面に設けられ、下部が前記第１配線層の上部に
挿入されるとともに、底部と側壁部とがほぼ直交してい
るアンチヒューズ膜と、このアンチヒューズ膜と前記絶
縁層との上部に設けられ、前記第１配線層との間に印加
された電圧によって前記アンチヒューズ膜を介して前記
第１配線層と電気的に接続される第２配線層とを有する
ことを特徴とする半導体装置。
【請求項２】前記アンチヒューズ膜の前記第１配線層
への挿入量は、前記アンチヒューズ膜の底部の厚さの
０．８〜２．３倍であることを特徴とする請求項１に記
載の半導体装置。