JPH05121556A

JPH05121556A - 半導体装置の製造方法

Info

Publication number: JPH05121556A
Application number: JP28179091A
Authority: JP
Inventors: Masaya Otsuki; 雅也大槻
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-10-29
Filing date: 1991-10-29
Publication date: 1993-05-18

Abstract

(57)【要約】【目的】半導体装置の製造方法、特に、アンチヒュー
ズを有する半導体装置の製造方法に関し、アンチヒュー
ズの形成されないコンタクトホールにおける下層の導電
層と上層の導電層との間のコンタクトを良好にする方法
を提供することを目的とする。【構成】第１の導電層３上に形成された絶縁層４に、
第１の導電層３に達するコンタクトホール５を形成する
工程と、コンタクトホール５内を含む絶縁層４上に第２
の導電層６を形成する工程と、第２の導電層６をパター
ニングしてコンタクトホール５内を除く領域から除去す
る工程と、コンタクトホール５内に残留する第２の導電
層６のうち、アンチヒューズ形成領域の第２の導電層６
に選択的に不純物をイオン注入して非晶質層61に転移す
る工程と、第２の導電層６と非晶質層61との上に第３の
導電層８を形成する工程とをもって構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方
法、特に、アンチヒューズを有する半導体装置の製造方
法に関する。

【０００２】近年の半導体装置には高集積化・高機能化
が要求されており、それにともなって製造工程が増加し
て設計から製造完了までの所要期間が長くなっている。
この対策として、予想される様々な仕様に対応しうるよ
うに素子の形成や配線の形成を予めすませておき、仕様
確定時にその確定仕様に対応して多層配線相互間を接続
するようにすれば、短期間で半導体装置を供給すること
が可能である。

【０００３】これを実現する方法として、多層配線の層
間接続部に予めヒューズを形成しておき、層間接続を必
要としないところではこのヒューズを溶断する方法が知
られている。また、これとは反対に、最初は高抵抗状態
にあるが、熱を加えると低抵抗状態に変化するアンチヒ
ューズと称するものを層間接続部に形成しておく方法が
ある。本発明は、このアンチヒューズの形成方法に関す
るものである。

【０００４】

【従来の技術】半導体装置におけるアンチヒューズは通
常コンタクトホールに形成される。図５に示すように、
基板１上に形成された絶縁膜２上に第１の導電層３を形
成する。次いで、第１の導電層３上に絶縁層４を形成
し、これをパターニングして第１の導電層３に達するコ
ンタクトホール５を形成する。

【０００５】図６に示すように、コンタクトホール５内
を含む絶縁層４上にアモルファスシリコン層９を形成
し、これをパターニングしてアンチヒューズ形成領域を
除く領域から除去する。次いで、コンタクトホール５内
を含む絶縁層４上にアルミニウム合金層を形成し、これ
をパターニングして第３の導電層８を形成する。

【０００６】このアモルファスシリコン層９よりなるア
ンチヒューズに電圧を加えるとアモルファスシリコン層
９内に導電層のブリッジが形成され、導通される。

【０００７】

【発明が解決しようとする課題】アンチヒューズが形成
されないコンタクトホール内のアモルファスシリコン層
９がエッチング除去されるときに、図７に示すように第
１の導電層３がオーバーエッチングされて表面にダメー
ジが発生し、コンタクトホール５内に形成される第３の
導電層８との間にコンタクト不良が発生する。

【０００８】また、アモルファスシリコン層９を異方性
エッチング法を使用してエッチングする場合には、アン
チヒューズが形成されないコンタクトホールの側壁に、
図８に示すようにアモルファスシリコンのサイドウォー
ル10が残留し、コンタクトホール５内に形成される第３
の導電層８との間にコンタクト不良が発生する。

【０００９】本発明の目的は、これらの欠点を解消する
ことにあり、アンチヒューズを有する半導体装置の製造
方法において、アンチヒューズの形成されないコンタク
トホールにおける下層の導電層と上層の導電層との間の
コンタクトを良好にする方法を提供することにある。

【００１０】

【課題を解決するための手段】上記の目的は、下記いず
れの手段によっても達成される。第１の手段は、第１の
導電層（３）上に形成された絶縁層（４）に、前記の第
１の導電層（３）に達するコンタクトホール（５）を形
成する工程と、このコンタクトホール（５）内を含む前
記の絶縁層（４）上に第２の導電層（６）を形成する工
程と、この第２の導電層（６）をパターニングして前記
のコンタクトホール（５）内を除く領域から除去する工
程と、前記のコンタクトホール（５）内に残留する前記
の第２の導電層（６）のうち、アンチヒューズ形成領域
の前記の第２の導電層（６）に選択的に不純物をイオン
注入して非晶質層（61）に転移する工程と、前記の第２
の導電層（６）と前記の非晶質層（61）との上に第３の
導電層（８）を形成する工程とを有する半導体装置の製
造方法である。

【００１１】第２の手段は、第１の導電層（３）上に形
成された絶縁層（４）に、前記の第１の導電層（３）に
達するコンタクトホール（５）を形成する工程と、この
コンタクトホール（５）内を含む前記の絶縁層（４）上
に第２の導電層（６）を形成する工程と、アンチヒュー
ズ形成領域の前記の第２の導電層（６）に選択的に不純
物をイオン注入して非晶質層（61）に転移する工程と、
前記の第２の導電層（６）をパターニングして前記のコ
ンタクトホール（５）内を除く領域から除去する工程
と、前記の第２の導電層（６）と前記の非晶質層（61）
との上に第３の導電層（８）を形成する工程とを有する
半導体装置の製造方法である。

【００１２】なお、前記の第２の導電層（６）は不純物
のドープされたポリシリコンであることが好適であり、
また、前記の第１の導電層（３）は高融点金属、また
は、チタンナイトライドもしくはチタンタングステン、
または、タングステンとチタンナイトライドとの積層体
もしくはタングステンとチタンタングステンとの積層体
であることが好適である。

【００１３】

【作用】本発明に係るアンチヒューズを有する半導体装
置の製造方法においては、すべてのコンタクトホール内
に一旦第２の導電層６を形成し、アンチヒューズを形成
するコンタクトホール内の第２の導電層６に選択的に不
純物をイオン注入して非晶質層61に転移させてアンチヒ
ューズとなし、一方、アンチヒューズを形成しないコン
タクトホール内の第２の導電層６はそのまゝ残留させて
導電層として使用するので、アンチヒューズを形成しな
いコンタクトホール内のアモルファスシリコン層をエッ
チング除去するという従来必要であったエッチング工程
が不必要になる。その結果、第１の導電層３にダメージ
が発生することがなくなり、第１の導電層３と第３の導
電層８とのコンタクトが良好になる。

【００１４】

【実施例】以下、図面を参照して、本発明の一実施例に
係るアンチヒューズを有する半導体装置の製造方法につ
いて説明する。

【００１５】図２に示すように、基板１上に形成された
二酸化シリコン絶縁膜２上に３０００Å厚のタングステ
ン層31と１０００Å厚のチタンナイトライド（ＴｉＮ）
層32との積層体よりなる第１層配線３を形成する。次い
で、ＣＶＤ法を使用して８０００Å厚の二酸化シリコン
絶縁層４を形成し、これをパターニングして第１層配線
３上から除去し、コンタクトホール５を形成する。

【００１６】図３に示すように、ＣＶＤ法を使用して、
ホスフィン（ＰＨ₃）を１〜５％含むシラン（Ｓｉ
Ｈ₄）を圧力０．４Torr、温度６２０℃において熱分解
させて１０００Å厚のリンのドープされたポリシリコン
層よりなる第２の導電層６を形成し、これをパターニン
グしてコンタクトホール５内を除く領域から除去する。

【００１７】図１に示すように、アンチヒューズ形成領
域を除く領域にレジスト層７を形成し、不純物シリコン
を注入エネルギー５０ＫｅＶ、ドーズ量１×１０¹⁶をも
ってイオン注入し、アンチヒューズ形成領域のポリシリ
コン層６をアモルファスシリコン層61に転移させて、ア
ンチヒューズを形成する。

【００１８】図４に示すように、２０００Å厚のチタン
ナイトライド層81と７０００Å厚のアルミカッパー（Ａ
ｌＣｕ）層82とを順次積層形成して第３の導電層８を形
成する。

【００１９】

【発明の効果】以上説明したとおり、本発明に係る半導
体装置の製造方法においては、第１の導電層上の絶縁層
に形成されたすべてのコンタクトホール内に第２の導電
層を形成し、アンチヒューズ形成領域の第２の導電層の
みに不純物をイオン注入して非晶質層に転移させてアン
チヒューズとなしているので、アンチヒューズの形成さ
れないコンタクトホール内には第２の導電層がそのまゝ
残留することゝなり、第１の導電層がエッチングによる
ダメージを受けることがなくなって第３の導電層とのコ
ンタクトが良好になる。

【図面の簡単な説明】

【図１】本発明に係るアンチヒューズ形成工程図（その
３）である。

【図２】本発明に係るアンチヒューズ形成工程図（その
１）である。

【図３】本発明に係るアンチヒューズ形成工程図（その
２）である。

【図４】本発明に係るアンチヒューズ形成工程図（その
４）である。

【図５】従来技術に係るアンチヒューズ形成工程図（そ
の１）である。

【図６】従来技術に係るアンチヒューズ形成工程図（そ
の２）である。

【図７】第２の導電層をエッチングするときの問題点説
明図である。

【図８】第２の導電層をエッチングするときの問題点説
明図である。

【符号の説明】

１基板２絶縁膜３第１の導電層（第１層配線） 31 タングステン層 32 チタンナイトライド層４絶縁層５コンタクトホール６第２の導電層（リンドープのポリシリコン層） 61 非晶質層（アモルファスシリコン層）７レジスト層８第３の導電層 81 チタンナイトライド層 82 アルミカッパー層９アモルファスシリコン層 10 サイドウォール

Claims

【特許請求の範囲】

【請求項１】第１の導電層（３）上に形成された絶縁
層（４）に、前記第１の導電層（３）に達するコンタク
トホール（５）を形成する工程と、該コンタクトホール（５）内を含む前記絶縁層（４）上
に第２の導電層（６）を形成する工程と、該第２の導電層（６）をパターニングして前記コンタク
トホール（５）内を除く領域から除去する工程と、前記コンタクトホール（５）内に残留する前記第２の導
電層（６）のうち、アンチヒューズ形成領域の前記第２
の導電層（６）に選択的に不純物をイオン注入して非晶
質層（61）に転移する工程と、前記第２の導電層（６）と前記非晶質層（61）との上に
第３の導電層（８）を形成する工程とを有することを特
徴とする半導体装置の製造方法。
【請求項２】第１の導電層（３）上に形成された絶縁
層（４）に、前記第１の導電層（３）に達するコンタク
トホール（５）を形成する工程と、該コンタクトホール（５）内を含む前記絶縁層（４）上
に第２の導電層（６）を形成する工程と、アンチヒューズ形成領域の前記第２の導電層（６）に選
択的に不純物をイオン注入して非晶質層（61）に転移す
る工程と、前記第２の導電層（６）をパターニングして前記コンタ
クトホール（５）内を除く領域から除去する工程と、前記第２の導電層（６）と前記非晶質層（61）との上に
第３の導電層（８）を形成する工程とを有することを特
徴とする半導体装置の製造方法。
【請求項３】前記第２の導電層（６）は不純物のドー
プされたポリシリコンであることを特徴とする請求項
１、または、２記載の半導体装置の製造方法。
【請求項４】前記第１の導電層（３）は高融点金属で
あることを特徴とする請求項１、２、または、３記載の
半導体装置の製造方法。
【請求項５】前記第１の導電層（３）はチタンナイト
ライドまたはチタンタングステンであることを特徴とす
る請求項１、２、または、３記載の半導体装置の製造方
法。
【請求項６】前記第１の導電層（３）はタングステン
とチタンナイトライドとの積層体またはタングステンと
チタンタングステンとの積層体であることを特徴とする
請求項１、２、または、３記載の半導体装置の製造方
法。