JPH05114651A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05114651A JPH05114651A JP27568591A JP27568591A JPH05114651A JP H05114651 A JPH05114651 A JP H05114651A JP 27568591 A JP27568591 A JP 27568591A JP 27568591 A JP27568591 A JP 27568591A JP H05114651 A JPH05114651 A JP H05114651A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- amorphous silicon
- insulating film
- antifuse
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法、特に、アンチヒュー
ズを有する半導体装置の製造方法に関し、アンチヒュー
ズの形成されないコンタクトホールに露出する下層配線
の表面にダメージが発生しないようにして上層配線との
コンタクトを良好にする半導体装置の製造方法を提供す
ることを目的とする。 【構成】 基板１上に下層配線３を形成し、その上に層
間絶縁膜４を形成し、これをパターニングして下層配線
３上から除去してコンタクトホール５・51を形成する。
次に、コンタクトホール５・51内を含む前記層間絶縁膜
４上にアモルファスシリコン層６を形成し、アンチヒュ
ーズ形成領域を除く領域のアモルファスシリコン層６を
エッチングしてその厚さを減少してアモルファスシリコ
ン薄膜61となし、このアモルファスシリコン薄膜61を不
活性ガスイオンを照射して除去した後、コンタクトホー
ル５・51内を含む層間絶縁膜４上に上層配線８を形成す
るように構成する。
ズを有する半導体装置の製造方法に関し、アンチヒュー
ズの形成されないコンタクトホールに露出する下層配線
の表面にダメージが発生しないようにして上層配線との
コンタクトを良好にする半導体装置の製造方法を提供す
ることを目的とする。 【構成】 基板１上に下層配線３を形成し、その上に層
間絶縁膜４を形成し、これをパターニングして下層配線
３上から除去してコンタクトホール５・51を形成する。
次に、コンタクトホール５・51内を含む前記層間絶縁膜
４上にアモルファスシリコン層６を形成し、アンチヒュ
ーズ形成領域を除く領域のアモルファスシリコン層６を
エッチングしてその厚さを減少してアモルファスシリコ
ン薄膜61となし、このアモルファスシリコン薄膜61を不
活性ガスイオンを照射して除去した後、コンタクトホー
ル５・51内を含む層間絶縁膜４上に上層配線８を形成す
るように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に、アンチヒューズを有する半導体装置の製造方
法に関する。
法、特に、アンチヒューズを有する半導体装置の製造方
法に関する。
【０００２】近年の半導体装置には高集積化・高機能化
が要求されており、それにともなって製造工程が増加し
て設計から製造完了までの所要期間が長くなっている。
この対策として、予想される様々な仕様に対応しうるよ
うに素子の形成や配線の形成を予めすませておき、仕様
確定時にその確定仕様に対応して多層配線相互間を接続
するようにすれば、短期間で半導体装置を供給すること
が可能である。
が要求されており、それにともなって製造工程が増加し
て設計から製造完了までの所要期間が長くなっている。
この対策として、予想される様々な仕様に対応しうるよ
うに素子の形成や配線の形成を予めすませておき、仕様
確定時にその確定仕様に対応して多層配線相互間を接続
するようにすれば、短期間で半導体装置を供給すること
が可能である。
【０００３】これを実現する方法として、多層配線の層
間接続部に予めヒューズを形成しておき、層間接続を必
要としないところではこのヒューズを溶断する方法が知
られている。また、これとは反対に、最初は高抵抗状態
にあるが、熱を加えると低抵抗状態に変化するアンチヒ
ューズと称するものを層間接続部に形成しておく方法が
ある。本発明は、このアンチヒューズの形成方法に関す
るものである。
間接続部に予めヒューズを形成しておき、層間接続を必
要としないところではこのヒューズを溶断する方法が知
られている。また、これとは反対に、最初は高抵抗状態
にあるが、熱を加えると低抵抗状態に変化するアンチヒ
ューズと称するものを層間接続部に形成しておく方法が
ある。本発明は、このアンチヒューズの形成方法に関す
るものである。
【０００４】
【従来の技術】アンチヒューズを有する多層配線の従来
の形成方法を以下に説明する。図４に示すように、基板
１上に形成された絶縁膜２上に下層配線３を形成する。
次に、層間絶縁膜４を形成し、これをパターニングして
下層配線３上の層間接続領域から除去してコンタクトホ
ール５・51を形成する。次に、アモルファスシリコン層
６を形成し、これをパターニングしてアンチヒューズが
形成されるコンタクトホール５を除く領域から除去す
る。次いで、図示しないが、コンタクトホール５・51内
を含む層間絶縁膜４上にアルミニウム膜を形成し、これ
をパターニングして上層配線を形成する。
の形成方法を以下に説明する。図４に示すように、基板
１上に形成された絶縁膜２上に下層配線３を形成する。
次に、層間絶縁膜４を形成し、これをパターニングして
下層配線３上の層間接続領域から除去してコンタクトホ
ール５・51を形成する。次に、アモルファスシリコン層
６を形成し、これをパターニングしてアンチヒューズが
形成されるコンタクトホール５を除く領域から除去す
る。次いで、図示しないが、コンタクトホール５・51内
を含む層間絶縁膜４上にアルミニウム膜を形成し、これ
をパターニングして上層配線を形成する。
【０００５】このアンチヒューズに電流を一定時間流す
とジュール熱によってアモルファスシリコン層６がアニ
ールされて多結晶シリコンに相転移して下層配線と上層
配線とが導通される。
とジュール熱によってアモルファスシリコン層６がアニ
ールされて多結晶シリコンに相転移して下層配線と上層
配線とが導通される。
【０００６】
【発明が解決しようとする課題】アモルファスシリコン
層６のパターニングにはフッ素等のラジカルを使用する
ドライエッチング法が使用されるので、アモルファスシ
リコン層６の除去されたアンチヒューズの形成されない
コンタクトホール51に露出する下層配線３の表面に、図
４に示すように、フッ素等のラジカルによってダメージ
が発生し、表面が凹凸状になる。
層６のパターニングにはフッ素等のラジカルを使用する
ドライエッチング法が使用されるので、アモルファスシ
リコン層６の除去されたアンチヒューズの形成されない
コンタクトホール51に露出する下層配線３の表面に、図
４に示すように、フッ素等のラジカルによってダメージ
が発生し、表面が凹凸状になる。
【０００７】その結果、上層配線を形成するときに、カ
バレージが悪くなってコンタクト不良が発生する。
バレージが悪くなってコンタクト不良が発生する。
【０００８】本発明の目的は、この欠点を解消すること
にあり、アンチヒューズを有する半導体装置の製造方法
において、アンチヒューズの形成されないコンタクトホ
ールに露出する下層配線の表面にダメージが発生しない
ようにして上層配線とのコンタクトを良好にする半導体
装置の製造方法を提供することにある。
にあり、アンチヒューズを有する半導体装置の製造方法
において、アンチヒューズの形成されないコンタクトホ
ールに露出する下層配線の表面にダメージが発生しない
ようにして上層配線とのコンタクトを良好にする半導体
装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的は、基板
（１）上に下層配線（３）を形成し、この下層配線
（３）上に層間絶縁膜（４）を形成し、この層間絶縁膜
（４）をパターニングして前記の下層配線（３）上から
除去してコンタクトホール（５・51）を形成し、このコ
ンタクトホール（５・51）内を含む前記の層間絶縁膜
（４）上にアモルファスシリコン層（６）を形成し、次
いで、アンチヒューズ形成領域を除く領域の前記のアモ
ルファスシリコン層（６）をエッチングしてその厚さを
減少してアモルファスシリコン薄膜（61）となし、この
アモルファスシリコン薄膜（61）を不活性ガスイオンを
照射して除去した後、前記のコンタクトホール（５・5
1）内を含む前記の層間絶縁膜（４）上に上層配線
（８）を形成する工程を有する半導体装置の製造方法に
よって達成される。
（１）上に下層配線（３）を形成し、この下層配線
（３）上に層間絶縁膜（４）を形成し、この層間絶縁膜
（４）をパターニングして前記の下層配線（３）上から
除去してコンタクトホール（５・51）を形成し、このコ
ンタクトホール（５・51）内を含む前記の層間絶縁膜
（４）上にアモルファスシリコン層（６）を形成し、次
いで、アンチヒューズ形成領域を除く領域の前記のアモ
ルファスシリコン層（６）をエッチングしてその厚さを
減少してアモルファスシリコン薄膜（61）となし、この
アモルファスシリコン薄膜（61）を不活性ガスイオンを
照射して除去した後、前記のコンタクトホール（５・5
1）内を含む前記の層間絶縁膜（４）上に上層配線
（８）を形成する工程を有する半導体装置の製造方法に
よって達成される。
【００１０】
【作用】アンチヒューズ形成領域を除く領域からアモル
ファスシリコン層６を除去するのに、まずフッ素等のラ
ジカルを使用してエッチングしてその厚さを減少し、次
いで、厚さの減少しているアモルファスシリコンの薄膜
61に不活性ガスイオンを照射して完全に除去するので、
アンチヒューズの形成されないコンタクトホール51に露
出する下層配線３の表面はフッ素等のラジカルに接触す
ることがなくなり、ダメージが発生しない。
ファスシリコン層６を除去するのに、まずフッ素等のラ
ジカルを使用してエッチングしてその厚さを減少し、次
いで、厚さの減少しているアモルファスシリコンの薄膜
61に不活性ガスイオンを照射して完全に除去するので、
アンチヒューズの形成されないコンタクトホール51に露
出する下層配線３の表面はフッ素等のラジカルに接触す
ることがなくなり、ダメージが発生しない。
【００１１】
【実施例】以下、図面を参照して、本発明の一実施例に
係るアンチヒューズを有する多層配線の形成方法につい
て説明する。
係るアンチヒューズを有する多層配線の形成方法につい
て説明する。
【００１２】図２に示すように、シリコン基板１上に形
成された絶縁膜２上にアルミニウムをスパッタした後、
これをパターニングして下層配線３を形成する。図１に
示すように、二酸化シリコン等の層間絶縁膜４を形成
し、これをパターニングして下層配線３上から除去して
コンタクトホール５・51を形成する。
成された絶縁膜２上にアルミニウムをスパッタした後、
これをパターニングして下層配線３を形成する。図１に
示すように、二酸化シリコン等の層間絶縁膜４を形成
し、これをパターニングして下層配線３上から除去して
コンタクトホール５・51を形成する。
【００１３】次に、ＣＶＤ法を使用してリン等の不純物
のドープされたアモルファスシリコン層６を形成する。
次いで、アンチヒューズの形成されるコンタクトホール
５上にレジスト層７を形成し、フッ素ラジカルを使用し
てアンチヒューズ形成領域を除く領域のアモルファスシ
リコン層６をエッチングしてその厚さを減少してアモル
ファスシリコンの薄膜61とする。
のドープされたアモルファスシリコン層６を形成する。
次いで、アンチヒューズの形成されるコンタクトホール
５上にレジスト層７を形成し、フッ素ラジカルを使用し
てアンチヒューズ形成領域を除く領域のアモルファスシ
リコン層６をエッチングしてその厚さを減少してアモル
ファスシリコンの薄膜61とする。
【００１４】アルゴン等の不活性ガスイオンを照射して
アモルファスシリコンの薄膜61を除去し、図３に示すよ
うに、コンタクトホール５・51内を含む層間絶縁膜４上
にアルミニウム膜を形成し、これをパターニングして上
層配線８を形成する。この結果、コンタクトホール５に
アモルファスシリコン層６よりなるアンチヒューズが形
成される。
アモルファスシリコンの薄膜61を除去し、図３に示すよ
うに、コンタクトホール５・51内を含む層間絶縁膜４上
にアルミニウム膜を形成し、これをパターニングして上
層配線８を形成する。この結果、コンタクトホール５に
アモルファスシリコン層６よりなるアンチヒューズが形
成される。
【００１５】
【発明の効果】以上説明したとおり、本発明に係る半導
体装置の製造方法においては、アンチヒューズ形成領域
を除く領域のアモルファスシリコン層を除去するのに、
まずフッ素等のラジカルを使用してエッチングして、ア
モルファスシリコン層の厚さを減少し、次いで不活性ガ
スイオンを照射して厚さが減少しているアモルファスシ
リコンの薄膜を除去するので、アンチヒューズの形成さ
れないコンタクトホールに露出する下層配線表面に発生
するダメージが減少し、上層配線を形成するときのステ
ップカバレージが良好になってコンタクト不良の発生が
低減し、半導体装置の信頼性・歩留り等の向上に寄与す
るところが大きい。
体装置の製造方法においては、アンチヒューズ形成領域
を除く領域のアモルファスシリコン層を除去するのに、
まずフッ素等のラジカルを使用してエッチングして、ア
モルファスシリコン層の厚さを減少し、次いで不活性ガ
スイオンを照射して厚さが減少しているアモルファスシ
リコンの薄膜を除去するので、アンチヒューズの形成さ
れないコンタクトホールに露出する下層配線表面に発生
するダメージが減少し、上層配線を形成するときのステ
ップカバレージが良好になってコンタクト不良の発生が
低減し、半導体装置の信頼性・歩留り等の向上に寄与す
るところが大きい。
【図１】本発明に係るアンチヒューズを有する多層配線
の形成工程図（その２）である。
の形成工程図（その２）である。
【図２】本発明に係るアンチヒューズを有する多層配線
の形成工程図（その１）である。
の形成工程図（その１）である。
【図３】本発明に係るアンチヒューズを有する多層配線
の形成工程図（その３）である。
の形成工程図（その３）である。
【図４】従来技術に係るアンチヒューズを有する多層配
線の形成工程図である。
線の形成工程図である。
１ シリコン基板 ２ 絶縁膜 ３ 下層配線 ４ 層間絶縁膜 ５・51 コンタクトホール ６ アモルファスシリコン層 61 アモルファスシリコン薄膜 ７ レジスト層 ８ 上層配線
Claims (1)
- 【請求項１】 基板（１）上に下層配線（３）を形成
し、 該下層配線（３）上に層間絶縁膜（４）を形成し、 該層間絶縁膜（４）をパターニングして前記下層配線
（３）上から除去してコンタクトホール（５・51）を形
成し、 該コンタクトホール（５・51）内を含む前記層間絶縁膜
（４）上にアモルファスシリコン層（６）を形成し、 アンチヒューズ形成領域を除く領域の前記アモルファス
シリコン層（６）をエッチングしてその厚さを減少して
アモルファスシリコン薄膜（61）となし、 該アモルファスシリコン薄膜（61）を不活性ガスイオン
を照射して除去し、 前記コンタクトホール（５・51）内を含む前記層間絶縁
膜（４）上に上層配線（８）を形成する工程を有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27568591A JPH05114651A (ja) | 1991-10-23 | 1991-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27568591A JPH05114651A (ja) | 1991-10-23 | 1991-10-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114651A true JPH05114651A (ja) | 1993-05-07 |
Family
ID=17558929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27568591A Withdrawn JPH05114651A (ja) | 1991-10-23 | 1991-10-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114651A (ja) |
-
1991
- 1991-10-23 JP JP27568591A patent/JPH05114651A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| EP0089814B1 (en) | Method of forming fusible links in a semiconductor device | |
| JPH09139431A (ja) | 半導体装置とその製造方法 | |
| JP2003068856A (ja) | ヒューズ素子、半導体装置及びその製造方法 | |
| JPH05114651A (ja) | 半導体装置の製造方法 | |
| US7537969B2 (en) | Fuse structure having reduced heat dissipation towards the substrate | |
| JPH058578B2 (ja) | ||
| JPH0352254A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPH05121552A (ja) | 半導体装置の製造方法 | |
| JP2004111420A (ja) | 半導体装置の製造方法 | |
| JPH05121556A (ja) | 半導体装置の製造方法 | |
| JPH058579B2 (ja) | ||
| JP2719751B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS6084838A (ja) | 半導体装置の製造方法 | |
| JP3565316B2 (ja) | タングステンプラグの形成方法 | |
| KR100458472B1 (ko) | 반도체 소자의 제조방법 | |
| JP2005019619A (ja) | 溶断ヒューズを備えた半導体装置及びその製造方法 | |
| JPS583252A (ja) | 半導体集積回路装置 | |
| KR100252769B1 (ko) | 반도체소자의전도층형성방법 | |
| JPH0645448A (ja) | 半導体装置 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| KR20020024919A (ko) | 반도체소자의 퓨즈박스 제조 방법 | |
| KR19980030405A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| KR20020027051A (ko) | 웨이퍼 회전방향과 평행하게 퓨즈라인을 형성하는 반도체장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |