KR900004268B1 - 반도체 장치 제조방법 - Google Patents

반도체 장치 제조방법 Download PDF

Info

Publication number
KR900004268B1
KR900004268B1 KR1019870005948A KR870005948A KR900004268B1 KR 900004268 B1 KR900004268 B1 KR 900004268B1 KR 1019870005948 A KR1019870005948 A KR 1019870005948A KR 870005948 A KR870005948 A KR 870005948A KR 900004268 B1 KR900004268 B1 KR 900004268B1
Authority
KR
South Korea
Prior art keywords
film
wiring
aluminum film
laser beam
aluminum
Prior art date
Application number
KR1019870005948A
Other languages
English (en)
Other versions
KR880001044A (ko
Inventor
료이찌 무까이
Original Assignee
후지쓰가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰가부시끼가이샤
Publication of KR880001044A publication Critical patent/KR880001044A/ko
Application granted granted Critical
Publication of KR900004268B1 publication Critical patent/KR900004268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체 장치 제조방법
제 1 도는 본 발명의 실시예에 의해서 반도체 장치를 제조하는 방법을 도시한 단면도.
제 2 도는 반도체 장치를 제조하는 종래의 방법을 도시한 단면도.
제 3 도는 본 발명의 실시예로 달성된 효과를 설명하는 실험데이타도.
본 발명은 반도체 장치 제조방법에 관한 것이며, 특히 본 발명은 양호한 오믹접촉이 알미늄막으로 된 복수의 배선층으로 얻어지는 반도체 장치 제조방법에 관한 것이다.
여기에서 사용되는 알미늄막은 알미늄이나 주성분이 알미늄으로 된 알미늄 합금의 막을 칭하는 것이다.
제 2a-2c 도는 종래의 반도체 장치의 제조방법을 설명하는 단면도이다. 제 2a 도에 나타낸 바와같이 제 1 배선을 위한 SiO2막 2와 Al막 3은 Si 기판상에 형성되고, SiO2막은 중간적층 절연막으로서 형성되어 있다. 콘택트홀 5도 역시 형성된다.
콘택트홀 5의 형성으로 Al막 3이 노출되고 공기중의 산소나 흡수물 6과의 반응에 의해서 형성된 산화물이 Al막 3의 노출표면상에 침착된다. 산화물이나 흡수물 6이 존재하면 양호한 오믹접촉을 형성시키는데 방해된다. 그러므로 종래의 기술에 의하면, 제 2b 도에 나타낸 바와같이 산화물 또는 흡수물은 상부막 형성전에 알곤(Ar) 플라즈머의 조사에 의해서 제거하고 있었다.
즉, 제 2c 도에 나타낸 바와같이 Al막 7을 스퍼터링 방법으로 형성한다음 알미늄막 3과 알미늄막 7간에 양호한 오믹접촉을 얻게 된다.
위에서 지적한 바와같이 종래의 방법에 의하면 알미늄막 3상의 산화물과 흡수물 6은 알미늄막 7의 형성전에 알콘 플라즈머의 조사에 의해서 제거된다.
그러나 종래의 방법에 의하면, 이온이나 기(radical)에 의한 조사가 행해지므로 알미늄막 3의 표면이 거칠어지고 SiO2막 4가 심하게 손상되어 결과적으로 결함소자를 형성하게 되는 것이다. 특히 고밀도 MOSLSI에서는 게이트 SiO2막이 축적된 전하의 방전에 의해서 파괴되므로 단락회로가 쉽게 형성되는 것이다. 더우기 콘택트홀 5가 매우 작은 직경이나 매우 큰 깊이를 갖는 것은 알곤 플라즈머의 불충분한 조사로 인해서 산화물이나 흡수물 6을 만족스럽게 제거하기가 어렵고 또 구멍내로의 알미늄의 불충분한 침투로 인해서 양호한 접촉을 얻기가 어렵다. 그러므로 이들의 불리한 점을 극복하는 수단의 개발이 절실히 요구되고 있다.
반도체기술, 1986년 4월호 "레이저 평면화(Laser planarization)"에서는 금과같은 금속도전막은 레이저 광선조사에 의해서 평면화된다고 발표되어 있다. 그러나 여기에는 상술한 문제점을 해결하는 대책에 대해서는 아무런 언급이 없다.
본 발명은 종래 기술의 이러한 문제를 해결하기 위해서 완성된 것으로, 본 발명의 목적은 소자손상없이 복수의 배선층내에 양호한 오믹접촉을 얻을 수 있는 반도체 장치를 제조하는 방법을 제공하는 것이다.
본 발명에 의하면, 아래와 같은 단계들을 포함하는 반도체 장치 제조방법이 제공되는데 그 방법은 알미늄막으로 구성된 제 1 배선상의 절연체막상에 콘택트홀을 형성시키는 단계와, 제 2 배선을 위하여 알미늄막으로 절연체막위를 덮는 단계와, 제 2 배선을 위한 Al막으로 레이저 광선을 위로부터 조사시키는 단계와, 알미늄막을 패턴닝시켜 제 2 배선을 형성하는 단계를 포함한다.
본 발명에 의한 반도체 장치를 제조하는 방법은, 알미늄막으로 구성된 제 1 배선상에 형성된 절연체막내에 형성된 콘택트홀을 형성시키는 단계와, 제 2 배선을 위한 알미늄막으로 절연체막을 덮은 단계와, 제 2 배선을 위한 알미늄막에 위로부터 레이저 광선 펄스들을 조사하는 단계와, 제 2 배선을 위한 알미늄막을 패턴닝시켜제 2 배선을 형성시키는 단계들로 특징지워져 있다.
본 발명에 의하면, 제 2 배선을 위한 알미늄막의 형성후 레이저 광선펄스들을 알미늄막상에 위로부터 조사하여 그에 의해서 제 1 배선을 위한 알미늄막상에 형성된 산화물이나 흡수물을 제거하고, 제 1배선의 알미늄막과 제 2 배선의 알미늄막사이에 양호한 오믹접촉이 얻어진다. 이들의 펄스들의 조사에 의해서 상부 알미늄막은 적절하게 순간적으로 용융되어 콘택트홀내로 흘러들어 가게 되므로 알미늄막으로 양호한 커버리지가 단차부에서 이루어질 수 있어 단선이 방지될 수 있다.
본 발명의 일실시예를 이제 첨부된 도면들을 참조하여 설명하겠다. 제 1a-1c 도는 본 발명의 실시예에 의한 반도체 장치의 제조방법을 설명하는 도면들이다. 제 2 도와 동일부호는 동일부재를 가리킨다.
(1) 제 1a 도를 참조하면 실리콘기판 1상에 SiO2막이 형성되어 있다. 부호 3은 제 1 배선인 알미늄막을 가리키고, 부호 4는 알미늄막 3위의 중간절연체막으로서 형성된 SiO2막을 가리키고, 부호 5는 콘택트홀을 가리키고 있다.
(2) 다음에 제 1b 도에 나타낸 바와같이 알미늄막 8은 예를들어 스퍼터링 방법에 의해서 전체표면에 덮힌다. 산화물이나 흡수물 6은 콘택트홀의 형성에 의해서 노출된 알미늄막 3의 표면상에 형성되므로 알미늄막 8과 3사이의 접촉은 언제나 양호하지는 않다. 더우기 콘택트홀내의 절연체막 4의 단차부에서 알미늄막 8과의 커버리지는 완전치 못하다.
(3) 다음에 제 1c 도에 나타낸 바와같이 엑시미어 레이저 광선펄스들(excimer laser beam pulses)이 위로부터 알미늄막 8상에 조사된다. 예를들면, ArF 엑시미어 레이저 광선(파장=193nm)이 엑스미어 레이저 광선으로 사용되고, 에너지 강도 10J/cm2, 펄스폭이 15ns의 조건하에서 조사가 행해진다. 만약에 에너지 강도가 3J/cm2이하이면 실제효과는 달성되지 않는다. 대조적으로 만약에 에너지 강도가 15J/cm2보다 높으면 알미늄막은 손상된다. 따라서 에너지강도는 5-12J/cm2가 바람직하다. 만약에 펄스폭이 증가되거나(예를들어 lμs로) 연속적인 펄스가 조사되면 알미늄막 8은 손상되어 양호한 결과가 얻어질 수 없다.
KrF2엑시미어 레이저 광선(파장=248nm), XeCl 엑시미어 레이저 광선(파장=308nm)과 TEA-CO2레이저 광선(파장=106nm)도 역시 레이저 광선으로서 사용될 수 있음을 주기한다. 이들의 레이저 광선들은 펄스파장이 100ns보다도 크지않는 것이 바람직한 것이다.
이 레이저 광선의 조사에 의해서 양호한 오믹접촉이 알미늄막 3과 알미늄막 8사이에서 이루어진다. 이것을 실험데이타를 나타내는 도면인 제 3 도에 도시하였다. 제 3 도에서 레이저 광선의 조사에 의해서 양호한 오믹접촉이 상부 알미늄막과 하부 알미늄막사이에 얻어졌다.
더우기 레이저 광선펄스 조사에 의해서 알미늄막 8이 손상됨이 없이 적절히 용융되고 콘택트홀내로 흘러들어가고, 절연체막 4의 단차부에서의 알미늄막 8의 커버리지는 크게 개선된다.
전술한 설명으로부터 명백한 바와같이 레이저 광선펄스의 조사에 의해서 알미늄막을 손상시킴이 없이 알미늄막으로 이루어지는 복수의 배선층들내에 양호한 오믹접촉을 얻을 수 있는 것이다. 따라서 고품질과 고집적도를 갖는 반도체 장치가 제공되는 것이다.
더우기 알미늄막이 레이저 광선의 조사에 의해서 적절히 용융되고 콘택트홀내로 흘러들어가고 단자부에서의 알미늄막의 커버리지는 개선되어 단선이 방지되는 것이다.

Claims (6)

  1. 알미늄막으로 이루어지는 제 1 배선상에 형성된 절연체막내에 콘택트홀을 형성시키는 단계와, 제 2 배선을 위한 알미늄막으로 절연체막을 덮는 단계와, 제 2 배선을 위하여 알미늄막상에 위로부터 레이저 광선펄스들을 조사하는 단계와, 알미늄막을 패턴닝시켜 제 2 배선을 형성시키는 단계를 포함하는 반도체 장치 제조방법.
  2. 제 1 항에 있어서, 알미늄막들은 각각이 알미늄의 막이나 주성분이 알미늄으로 된 알미늄 합금인 것을 특징으로 하는 반도체 장치 제조방법.
  3. 제 1 항에 있어서, 레이저 광선들은 에너지 강도 5-12J/cm2로 인가되는 것을 특징으로 하는 반도체 장치 제조방법.
  4. 제 1 항에 있어서, 엑시미어 레이서 광선이 ArF 엑시미어 레이저 광선, KrF2엑시미어 레이저광선, XeCl 엑시미어 레이저 광선과 TEA-CO2레이저 광선으로부터 선택되는 것을 특징으로 하는 반도체 장치 제조방법.
  5. 제 1 항에 있어서, 제 1 배선을 위한 알미늄막상에 형성된 산화물이나 흡수물이 레이저 광선펄스를 인가함으로써 제거되는 것을 특징으로 하는 반도체 장치 제조방법.
  6. 제 1 항에 있어서, 제 2 배선을 위한 알미늄막이 순간적으로 용융되어 콘택트홀내로 부분적으로 흘러들어가는 것을 특징으로 하는 반도체 장치 제조방법.
KR1019870005948A 1986-06-13 1987-06-12 반도체 장치 제조방법 KR900004268B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61-137509 1986-06-13
JP137509 1986-06-13
JP61137509A JPS62293740A (ja) 1986-06-13 1986-06-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR880001044A KR880001044A (ko) 1988-03-31
KR900004268B1 true KR900004268B1 (ko) 1990-06-18

Family

ID=15200330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870005948A KR900004268B1 (ko) 1986-06-13 1987-06-12 반도체 장치 제조방법

Country Status (5)

Country Link
US (1) US4800179A (ko)
EP (1) EP0251523B1 (ko)
JP (1) JPS62293740A (ko)
KR (1) KR900004268B1 (ko)
DE (1) DE3766890D1 (ko)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924287A (en) * 1985-01-20 1990-05-08 Avner Pdahtzur Personalizable CMOS gate array device and technique
JPS6344739A (ja) * 1986-08-12 1988-02-25 Fujitsu Ltd 半導体装置の製造方法
US5329152A (en) * 1986-11-26 1994-07-12 Quick Technologies Ltd. Ablative etch resistant coating for laser personalization of integrated circuits
US4920070A (en) * 1987-02-19 1990-04-24 Fujitsu Limited Method for forming wirings for a semiconductor device by filling very narrow via holes
IL81849A0 (en) * 1987-03-10 1987-10-20 Zvi Orbach Integrated circuits and a method for manufacture thereof
IL82113A (en) * 1987-04-05 1992-08-18 Zvi Orbach Fabrication of customized integrated circuits
WO1990000476A1 (en) * 1988-07-12 1990-01-25 The Regents Of The University Of California Planarized interconnect etchback
US5110759A (en) * 1988-12-20 1992-05-05 Fujitsu Limited Conductive plug forming method using laser planarization
US4976809A (en) * 1989-12-18 1990-12-11 North American Philips Corp, Signetics Division Method of forming an aluminum conductor with highly oriented grain structure
US5232674A (en) * 1989-12-20 1993-08-03 Fujitsu Limited Method of improving surface morphology of laser irradiated surface
JPH03198327A (ja) * 1989-12-26 1991-08-29 Fujitsu Ltd 半導体装置の製造方法
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
DE69130595T2 (de) * 1990-07-06 1999-05-27 Tsubochi Kazuo Verfahren zur Herstellung einer Metallschicht
US5288664A (en) * 1990-07-11 1994-02-22 Fujitsu Ltd. Method of forming wiring of semiconductor device
US5066611A (en) * 1990-08-31 1991-11-19 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of molybdenum as an anti-reflective coating
US5032233A (en) * 1990-09-05 1991-07-16 Micron Technology, Inc. Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
JPH04307933A (ja) * 1991-04-05 1992-10-30 Sony Corp タングステンプラグの形成方法
US5527561A (en) * 1991-05-28 1996-06-18 Electrotech Limited Method for filing substrate recesses using elevated temperature and pressure
KR950010042B1 (ko) * 1991-06-27 1995-09-06 삼성전자주식회사 반도체 장치의 금속 배선층 형성방법
JP3093429B2 (ja) * 1992-04-28 2000-10-03 日本電気株式会社 半導体装置の製造方法
JPH07105441B2 (ja) * 1992-11-30 1995-11-13 日本電気株式会社 半導体装置の製造方法
US5326722A (en) * 1993-01-15 1994-07-05 United Microelectronics Corporation Polysilicon contact
US5621607A (en) * 1994-10-07 1997-04-15 Maxwell Laboratories, Inc. High performance double layer capacitors including aluminum carbon composite electrodes
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US5918150A (en) * 1996-10-11 1999-06-29 Sharp Microelectronics Technology, Inc. Method for a chemical vapor deposition of copper on an ion prepared conductive surface
GB9714531D0 (en) * 1997-07-11 1997-09-17 Trikon Equip Ltd Forming a layer
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
DE10046170A1 (de) 2000-09-19 2002-04-04 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiter-Metallkontaktes durch eine dielektrische Schicht
EP1259985A2 (en) * 2000-10-10 2002-11-27 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
WO2002042847A1 (en) * 2000-11-27 2002-05-30 The Trustees Of Columbia University In The City Of New York Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
CN1330797C (zh) * 2001-08-27 2007-08-08 纽约市哥伦比亚大学托管会 通过对相对于沟道区域的微结构的自觉偏移提高多晶薄膜晶体管器件之间均匀性的方法
WO2003084688A2 (en) * 2002-04-01 2003-10-16 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
AU2003258289A1 (en) * 2002-08-19 2004-03-03 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
KR101131040B1 (ko) * 2002-08-19 2012-03-30 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에지 영역을 최소화하도록 기판 상의 박막 영역을 레이저결정화 처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
KR101118974B1 (ko) * 2002-08-19 2012-03-15 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 균일성을 제공하도록 기판 상의 박막 영역을 레이저 결정화처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
KR101058464B1 (ko) * 2002-08-19 2011-08-24 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 기판상의 필름영역과 그 에지영역에서의 실질적인 균일성을제공하기 위한 필름영역의 레이저 결정 가공을 위한 방법과 시스템 및 그 필름영역을 가진 구조물
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7341928B2 (en) * 2003-02-19 2008-03-11 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
TWI351713B (en) * 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005034193A2 (en) 2003-09-19 2005-04-14 The Trustees Of Columbia University In The City Ofnew York Single scan irradiation for crystallization of thin films
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US9508886B2 (en) 2007-10-06 2016-11-29 Solexel, Inc. Method for making a crystalline silicon solar cell substrate utilizing flat top laser beam
US8399331B2 (en) 2007-10-06 2013-03-19 Solexel Laser processing for high-efficiency thin crystalline silicon solar cell fabrication
US8637340B2 (en) 2004-11-30 2014-01-28 Solexel, Inc. Patterning of silicon oxide layers using pulsed laser ablation
DE102004063832B4 (de) * 2004-12-29 2010-02-11 Xtreme Technologies Gmbh Anordnung zur Erzeugung eines gepulsten Laserstrahls hoher Durchschnittsleistung
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US20090218577A1 (en) * 2005-08-16 2009-09-03 Im James S High throughput crystallization of thin films
CN101617069B (zh) * 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
US20080241656A1 (en) * 2007-03-31 2008-10-02 John Miller Corrugated electrode core terminal interface apparatus and article of manufacture
US20080235944A1 (en) * 2007-03-31 2008-10-02 John Miller Method of making a corrugated electrode core terminal interface
TW200942935A (en) 2007-09-21 2009-10-16 Univ Columbia Collections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same
KR20100074179A (ko) 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
US9455362B2 (en) * 2007-10-06 2016-09-27 Solexel, Inc. Laser irradiation aluminum doping for monocrystalline silicon substrates
CN103354204A (zh) * 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) * 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US20110175099A1 (en) * 2008-02-29 2011-07-21 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
CN101971293B (zh) * 2008-02-29 2014-04-16 纽约市哥伦比亚大学理事会 用于薄膜的闪光灯退火
JP2012508985A (ja) 2008-11-14 2012-04-12 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜の結晶化のためのシステムおよび方法
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
AU2012362505B2 (en) 2011-12-26 2015-08-20 Solexel, Inc. Systems and methods for enhanced light trapping in solar cells
PL3034289T3 (pl) * 2014-12-17 2017-12-29 Mayr-Melnhof Karton Ag Sposób wytwarzania podłoża i podłoże, w szczególności do opakowania

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4258078A (en) * 1978-06-22 1981-03-24 Bell Telephone Laboratories, Incorporated Metallization for integrated circuits
US4214918A (en) * 1978-10-12 1980-07-29 Stanford University Method of forming polycrystalline semiconductor interconnections, resistors and contacts by applying radiation beam
US4305973A (en) * 1979-07-24 1981-12-15 Hughes Aircraft Company Laser annealed double conductor structure
US4388517A (en) * 1980-09-22 1983-06-14 Texas Instruments Incorporated Sublimation patterning process
US4673592A (en) * 1982-06-02 1987-06-16 Texas Instruments Incorporated Metal planarization process
US4465716A (en) * 1982-06-02 1984-08-14 Texas Instruments Incorporated Selective deposition of composite materials
US4448636A (en) * 1982-06-02 1984-05-15 Texas Instruments Incorporated Laser assisted lift-off
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法
JPS5958819A (ja) * 1982-09-29 1984-04-04 Hitachi Ltd 薄膜形成方法
US4508749A (en) * 1983-12-27 1985-04-02 International Business Machines Corporation Patterning of polyimide films with ultraviolet light
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
US4674176A (en) * 1985-06-24 1987-06-23 The United States Of America As Represented By The United States Department Of Energy Planarization of metal films for multilevel interconnects by pulsed laser heating
US4681795A (en) * 1985-06-24 1987-07-21 The United States Of America As Represented By The Department Of Energy Planarization of metal films for multilevel interconnects

Also Published As

Publication number Publication date
KR880001044A (ko) 1988-03-31
DE3766890D1 (de) 1991-02-07
EP0251523A1 (en) 1988-01-07
EP0251523B1 (en) 1991-01-02
JPS62293740A (ja) 1987-12-21
US4800179A (en) 1989-01-24

Similar Documents

Publication Publication Date Title
KR900004268B1 (ko) 반도체 장치 제조방법
US5329152A (en) Ablative etch resistant coating for laser personalization of integrated circuits
US4404735A (en) Method for manufacturing a field isolation structure for a semiconductor device
US4258078A (en) Metallization for integrated circuits
US5169800A (en) Method of fabricating semiconductor devices by laser planarization of metal layer
US4960729A (en) Integrated circuits and a method for manufacture thereof
JPS58219737A (ja) レ−ザ−を使用するリフトオフによるパタ−ン形成方法
US5185291A (en) Method of making severable conductive path in an integrated-circuit device
JPH058864B2 (ko)
US5066998A (en) Severable conductive path in an integrated-circuit device
US5288664A (en) Method of forming wiring of semiconductor device
US5100834A (en) Method of planarizing metal layer
US4906491A (en) Semiconductor device manufacturing methods
JPH0447466B2 (ko)
US4086127A (en) Method of fabricating apertured deposition masks used for fabricating thin film transistors
JP3431653B2 (ja) Ｍｉｓ型半導体装置の作製方法
JP2766912B2 (ja) 集積回路装置の製造方法
GB2023926A (en) Conductors for semiconductor devices
JPH01145832A (ja) 半導体装置の製造方法
JPH0440858B2 (ko)
JPH0410217B2 (ko)
JPH07131029A (ja) 薄膜トランジスタの製造方法
JPH0335831B2 (ko)
KR940001256B1 (ko) 금속배선막 형성방법
JPH04127524A (ja) コンタクトホール金属充填方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19940607

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee