JPH01145832A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01145832A JPH01145832A JP30510787A JP30510787A JPH01145832A JP H01145832 A JPH01145832 A JP H01145832A JP 30510787 A JP30510787 A JP 30510787A JP 30510787 A JP30510787 A JP 30510787A JP H01145832 A JPH01145832 A JP H01145832A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- metal wiring
- lamp
- semiconductor device
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 238000000137 annealing Methods 0.000 claims abstract description 24
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 230000001678 irradiating effect Effects 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 3
- 239000002075 main ingredient Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 38
- 239000010410 layer Substances 0.000 description 38
- 239000011229 interlayer Substances 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 239000013039 cover film Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000000155 melt Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に半導体装置
に使用される金属配線層の製造方法に関する。
に使用される金属配線層の製造方法に関する。
従来、この種の金属配線層は集積回路の高集積化にとも
ない次のような公知の技術により形成され、断面形状は
第５図に示すような形となっていた。すなわち、金属配
線層として使用される例えばアルミニウムの配線層の形
成は、従来、スパッタリング法により金属膜を配線され
る基板３１上に堆積し、フォトレジストを塗布後、適切
なマスクを通して露光し現像することにより金属膜上に
レジストのマスクを形成する。さらに、金属膜をドライ
エツチング法によりエツチングする。その後、マスク材
としてのレジストを剥離して所望の配線パターンの金属
配線層３２を形成し、その後４００〜４５０℃で３０〜
６０分間アニールを行なっていた。その後この配線層３
２を保護膜で覆っていた。
ない次のような公知の技術により形成され、断面形状は
第５図に示すような形となっていた。すなわち、金属配
線層として使用される例えばアルミニウムの配線層の形
成は、従来、スパッタリング法により金属膜を配線され
る基板３１上に堆積し、フォトレジストを塗布後、適切
なマスクを通して露光し現像することにより金属膜上に
レジストのマスクを形成する。さらに、金属膜をドライ
エツチング法によりエツチングする。その後、マスク材
としてのレジストを剥離して所望の配線パターンの金属
配線層３２を形成し、その後４００〜４５０℃で３０〜
６０分間アニールを行なっていた。その後この配線層３
２を保護膜で覆っていた。
なお、上記の従来技術において金属膜のエツチングをウ
ェットエツチング法で行うと、配線パターンの配線幅・
配線間隔がともに２〜３μｍ程度の微細パターンを制御
性よく形成することは不可能であり、高集積な半導体集
積回路の製造に要求される微細パターンの形成にはドラ
イエツチング法が採用されている。
ェットエツチング法で行うと、配線パターンの配線幅・
配線間隔がともに２〜３μｍ程度の微細パターンを制御
性よく形成することは不可能であり、高集積な半導体集
積回路の製造に要求される微細パターンの形成にはドラ
イエツチング法が採用されている。
上述した従来の半導体集積回路の配線層の形成法では、
配線３２の形成後のカバー保護膜形成、または多層配線
の場合には層間絶縁膜の形成により配線層３２が応力を
受け、さらに半導体集積回路の組立工程のおいて受ける
様々な熱処理において、アルミニウムを主成分とする配
線層３２とカバー保護膜や層間絶縁膜との間の熱膨張係
数の違いによる応力サイクルが配線層３２に加わり、配
線層３２にボイドな発生させ配線を断線させてしまうと
いった欠点があった。
配線３２の形成後のカバー保護膜形成、または多層配線
の場合には層間絶縁膜の形成により配線層３２が応力を
受け、さらに半導体集積回路の組立工程のおいて受ける
様々な熱処理において、アルミニウムを主成分とする配
線層３２とカバー保護膜や層間絶縁膜との間の熱膨張係
数の違いによる応力サイクルが配線層３２に加わり、配
線層３２にボイドな発生させ配線を断線させてしまうと
いった欠点があった。
さらに、上述した従来の金属配線層の形成方法では断面
形状が第５図のようになっており、断面上部には角部が
存在している。このため、金属配線層３２上にカバー保
護膜または層間絶縁膜のような絶縁膜を堆積させると、
断面上部の角部に応力が集中し金属配線層３２にボイド
を生じさせ、著しい場合には配線を断線させてしまうと
いった欠点があった。また、金属配線断面の上部に角部
があるとカバー保護膜・層間絶縁膜等の絶縁膜を堆積す
る際、ステップカバレッジが悪化し絶縁膜にクラックを
生じさせ半導体集積回路の耐湿性を悪くするといったこ
とや、多層の金属配線を形成する際には配線下地の段差
が厳しくなり配線層のステップカバレッジの悪化により
配線が断線するという欠点があった。
形状が第５図のようになっており、断面上部には角部が
存在している。このため、金属配線層３２上にカバー保
護膜または層間絶縁膜のような絶縁膜を堆積させると、
断面上部の角部に応力が集中し金属配線層３２にボイド
を生じさせ、著しい場合には配線を断線させてしまうと
いった欠点があった。また、金属配線断面の上部に角部
があるとカバー保護膜・層間絶縁膜等の絶縁膜を堆積す
る際、ステップカバレッジが悪化し絶縁膜にクラックを
生じさせ半導体集積回路の耐湿性を悪くするといったこ
とや、多層の金属配線を形成する際には配線下地の段差
が厳しくなり配線層のステップカバレッジの悪化により
配線が断線するという欠点があった。
本発明によれば、金属配線層を選択的に形成する工程と
、金属配線層を短時間アニールする工程と、その後金属
配線を覆って絶縁膜を形成する工程とを有する半導体装
置の製造方法が得られる。
、金属配線層を短時間アニールする工程と、その後金属
配線を覆って絶縁膜を形成する工程とを有する半導体装
置の製造方法が得られる。
アルミニウムを主成分とする配線層のアニールをランプ
アニールまたはエキシマレーザのパルス照射といったき
わめて短時間の７エールで行うと、従来の技術によって
形成した配線層に比べ、カバー保護膜・層間絶縁膜を堆
積後、さらに半導体集積回路の組立工程においてアルミ
ニウムのボイド発生を抑制することができる。
アニールまたはエキシマレーザのパルス照射といったき
わめて短時間の７エールで行うと、従来の技術によって
形成した配線層に比べ、カバー保護膜・層間絶縁膜を堆
積後、さらに半導体集積回路の組立工程においてアルミ
ニウムのボイド発生を抑制することができる。
金属配線層をドライエツチング法により形成し、その後
エネルギー密度の大きいレーザ照射や、より温度の高い
ランプアニールにより断面形状において上部に丸みをも
つ構造の配線層を形成する。
エネルギー密度の大きいレーザ照射や、より温度の高い
ランプアニールにより断面形状において上部に丸みをも
つ構造の配線層を形成する。
さらに多層の金属配線層を有する場合では、各金属配線
層の断面形状において上部に丸みをもつ構造を形成する
。
層の断面形状において上部に丸みをもつ構造を形成する
。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例により製造する半導体集
積回路の配線部分の断面図の模式図である。本実施例の
製造方法では、半導体基板１上に下地絶縁膜２を形成し
、その後アルミニウム配線層３を形成後、ランプアニー
ルを行なった。その後ＰＳＧ膜４及び窒化シリコン膜５
を形成した。
積回路の配線部分の断面図の模式図である。本実施例の
製造方法では、半導体基板１上に下地絶縁膜２を形成し
、その後アルミニウム配線層３を形成後、ランプアニー
ルを行なった。その後ＰＳＧ膜４及び窒化シリコン膜５
を形成した。
ランプアニール時間を１０秒間に固定し、ランプアニー
ル温度を４５０〜６００℃に変えて形成した第１図の構
造を有する半導体装置を半導体集積回路の組立工程を想
定してその後４５０℃、３０分電気炉を用いてアニール
を行なった。このような処理をした後のアルミニウム配
線層３のボイド発生個数を第２図に示す。第２図では、
従来の技術によるボイド発生個数を１００％とした。６
００℃でランプアニールしたものにおいては従来の技術
によるものに比べ、約３０％にボイド発生が抑えられて
いる。
ル温度を４５０〜６００℃に変えて形成した第１図の構
造を有する半導体装置を半導体集積回路の組立工程を想
定してその後４５０℃、３０分電気炉を用いてアニール
を行なった。このような処理をした後のアルミニウム配
線層３のボイド発生個数を第２図に示す。第２図では、
従来の技術によるボイド発生個数を１００％とした。６
００℃でランプアニールしたものにおいては従来の技術
によるものに比べ、約３０％にボイド発生が抑えられて
いる。
また、ランプアニールに変えてエキシマレーザパルスを
照射しても同様の効果をもたらすることかできる。Ｘ
ｅ Ｃ４２エキシマレーザでレーザーパワー１．５Ｊ／
ｃｎｌパルス幅約１５ナノ秒のパルスを１０回程度照射
し、ボイド発生が従来の技術によるものに比べ、約３０
％にボイド発生が抑制された。
照射しても同様の効果をもたらすることかできる。Ｘ
ｅ Ｃ４２エキシマレーザでレーザーパワー１．５Ｊ／
ｃｎｌパルス幅約１５ナノ秒のパルスを１０回程度照射
し、ボイド発生が従来の技術によるものに比べ、約３０
％にボイド発生が抑制された。
次に、レーザエネルギーをさらに増した場合や、ランプ
アニール温度をさらに高くした場合の本発明の実施例に
ついて説明する。
アニール温度をさらに高くした場合の本発明の実施例に
ついて説明する。
第３図は本発明の第２の実施例の断面図である。
アルミニウム配線層１２は、下地絶縁膜１１上に公知の
スパッタリング技術により堆積しフォトリソグラフィー
技術およびドライエツチング技術により第５図に示すよ
うな断面形状をもつ配線層を形成後、ＸｅＣｌ１エキシ
マレーザ−を照射することにより形成した。このときの
、レーザーパワーハ３．０ Ｊ ／ｃｌ、パルス幅は約
１５ナノ秒である。
スパッタリング技術により堆積しフォトリソグラフィー
技術およびドライエツチング技術により第５図に示すよ
うな断面形状をもつ配線層を形成後、ＸｅＣｌ１エキシ
マレーザ−を照射することにより形成した。このときの
、レーザーパワーハ３．０ Ｊ ／ｃｌ、パルス幅は約
１５ナノ秒である。
この条件では金属配線表面が溶けて再固化する際に丸み
を形成できる。その後カバー膜１３を形成する。
を形成できる。その後カバー膜１３を形成する。
第４図は本発明の第３の実施例の断面図であり、アルミ
ニウム配線層が二層の半導体集積回路の断面図である。
ニウム配線層が二層の半導体集積回路の断面図である。
下地絶縁膜２１上に第１アルミニウム配線層２２を公知
のスパッタリング技術により堆積しフォトリソグラフィ
ー技術およびドライエツチング技術により第５図に示す
ような断面形状をもつ配線層を形成後、公知のランプア
ニール技術を使ってアニールし、その後層間絶縁膜２３
を堆積し、その上に第２のアルミニウム配線層２４を選
択的に形成し、再度ランプアニールを行なった。その後
カバー絶縁膜２５を堆積した。このときのアニール条件
はそれぞれ、６２０℃、１０秒である。ランプアニール
によりアルミニウム表面が溶けて再固化する際に丸みを
形成できる。
のスパッタリング技術により堆積しフォトリソグラフィ
ー技術およびドライエツチング技術により第５図に示す
ような断面形状をもつ配線層を形成後、公知のランプア
ニール技術を使ってアニールし、その後層間絶縁膜２３
を堆積し、その上に第２のアルミニウム配線層２４を選
択的に形成し、再度ランプアニールを行なった。その後
カバー絶縁膜２５を堆積した。このときのアニール条件
はそれぞれ、６２０℃、１０秒である。ランプアニール
によりアルミニウム表面が溶けて再固化する際に丸みを
形成できる。
以上説明したように本発明は、アルミニウムな主成分と
する配線層を形成後、ランプアニールまたはエキシマレ
ーザ−照射を行うことにより、アルミニウムのボイド発
生を抑制できる効果がある。
する配線層を形成後、ランプアニールまたはエキシマレ
ーザ−照射を行うことにより、アルミニウムのボイド発
生を抑制できる効果がある。
さらに、レーザエネルギー密度等を増加させるか、ラン
プアニール温度を高くし、微細パターンを有する金属配
線層において断面形状の上部に丸みを持たせることによ
り次のような効果がある。
プアニール温度を高くし、微細パターンを有する金属配
線層において断面形状の上部に丸みを持たせることによ
り次のような効果がある。
１）金属配線の断面上部に角部がないため、カバー膜・
層間膜といった絶縁膜からの応力集中がなくボイドが発
生しにくい。
層間膜といった絶縁膜からの応力集中がなくボイドが発
生しにくい。
２）金属配線上のカバー膜・層間膜のステップカバレッ
ジが向上し段差部でのクラック発生がなく半導体集積回
路の耐湿性が向上する。
ジが向上し段差部でのクラック発生がなく半導体集積回
路の耐湿性が向上する。
３）多層金属配線を有する半導体集積回路では、層間膜
のステップカバレッジの向上によりその上に形成される
金属配線のステップカバレッジが向上し、断線が起きに
くくなる。
のステップカバレッジの向上によりその上に形成される
金属配線のステップカバレッジが向上し、断線が起きに
くくなる。
第１図は、本発明の第１の実施例を説明するための断面
図、第２図は本発明の第１の実施例におけるアニール温
度とボイド発生個数との関係を示した図、第３図は本発
明の第２の実施例を説明するための断面図、第４図は本
発明の第３の実施例を説明するための断面図、第５図は
従来の技術による金属配線層の断面図である。 １・・・・・・半導体基板、２・・・・・・下地絶縁膜
、３・・・・・・アルミニウム配線層、４・・・・・・
ＰＳＧ膜、５・・・・・・窒化シリコン膜、１１・・・
・・・下地絶縁膜、１２・・・・・・アルミ配線層、１
３・・・・・・カバー膜、２１・・・・・・下地絶縁膜
、２２・・・・・・第１アルミ配線層、２３・・・・・
・層間絶縁膜、２４・・・・・・第２アルミ配線層、２
５・・・・・・カバー絶縁膜、３１・・・・・・下地絶
縁膜、３２・・・・・・金属配線層。 代理人 弁理士 内 原 晋 躬１図 第２図 躬で１図 躬４図 ８５図
図、第２図は本発明の第１の実施例におけるアニール温
度とボイド発生個数との関係を示した図、第３図は本発
明の第２の実施例を説明するための断面図、第４図は本
発明の第３の実施例を説明するための断面図、第５図は
従来の技術による金属配線層の断面図である。 １・・・・・・半導体基板、２・・・・・・下地絶縁膜
、３・・・・・・アルミニウム配線層、４・・・・・・
ＰＳＧ膜、５・・・・・・窒化シリコン膜、１１・・・
・・・下地絶縁膜、１２・・・・・・アルミ配線層、１
３・・・・・・カバー膜、２１・・・・・・下地絶縁膜
、２２・・・・・・第１アルミ配線層、２３・・・・・
・層間絶縁膜、２４・・・・・・第２アルミ配線層、２
５・・・・・・カバー絶縁膜、３１・・・・・・下地絶
縁膜、３２・・・・・・金属配線層。 代理人 弁理士 内 原 晋 躬１図 第２図 躬で１図 躬４図 ８５図
Claims (7)
- （１）金属配線層を選択的に形成する工程と、前記金属
配線層を短時間熱処理する工程と、その後、前記金属配
線層を覆って絶縁膜を形成する工程とを有することを特
徴とする半導体装置の製造方法 - （２）前記短時間熱処理する工程はランプアニール法に
より熱処理する工程である特許請求の範囲第１項記載の
半導体装置の製造方法 - （３）前記短時間熱処理する工程はレーザを用いて熱処
理する工程である特許請求の範囲第１項記載の半導体装
置の製造方法 - （４）前記レーザはエキシマレーザである特許請求の範
囲第３項記載の半導体装置の製造方法。 - （５）前記金属配線を選択的に形成する工程は、ドライ
エッチング法によりエッチングする工程を有している特
許請求の範囲第１項記載の半導体装置の製造方法。 - （６）前記金属配線層を短時間熱処理する工程は、前記
金属配線層の少なくとも角部分を溶融する工程である特
許請求の範囲第１項又は第５項記載の半導体装置の製造
方法。 - （７）前記金属配線層はアルミニウムあるいはアルミニ
ウムを主成分とする配線層である特許請求の範囲第１項
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30510787A JPH01145832A (ja) | 1987-12-01 | 1987-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30510787A JPH01145832A (ja) | 1987-12-01 | 1987-12-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01145832A true JPH01145832A (ja) | 1989-06-07 |
Family
ID=17941185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30510787A Pending JPH01145832A (ja) | 1987-12-01 | 1987-12-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01145832A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5232674A (en) * | 1989-12-20 | 1993-08-03 | Fujitsu Limited | Method of improving surface morphology of laser irradiated surface |
| JP2007266646A (ja) * | 2007-07-19 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 半導体発光素子の製造方法 |
-
1987
- 1987-12-01 JP JP30510787A patent/JPH01145832A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5232674A (en) * | 1989-12-20 | 1993-08-03 | Fujitsu Limited | Method of improving surface morphology of laser irradiated surface |
| JP2007266646A (ja) * | 2007-07-19 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 半導体発光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900004268B1 (ko) | 반도체 장치 제조방법 | |
| KR900000561B1 (ko) | 반도체 집적회로의 제법 및 그를 이용하여 제조된 장치 | |
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JPH01145832A (ja) | 半導体装置の製造方法 | |
| JPS59121923A (ja) | 半導体装置の製造方法 | |
| KR100204009B1 (ko) | 반도체소자 제조방법 | |
| KR0137813B1 (ko) | 모스 트랜지스터(mosfet)의 금속 배선 형성 방법 | |
| KR100303796B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR970053163A (ko) | 반도체 소자의 본딩 패드 형성방법 | |
| JPH0226053A (ja) | 半導体装置の製造方法 | |
| JPH06232120A (ja) | 半導体装置及びその製造方法 | |
| JPS6236827A (ja) | 選択エツチング方法 | |
| JPS6167225A (ja) | パタ−ン形成方法 | |
| JP2000269326A (ja) | 半導体装置の製造方法 | |
| JPH0322690B2 (ja) | ||
| KR100244293B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JPH0637094A (ja) | バンプ形成方法およびそれを用いた半導体装置、半導体集積回路装置 | |
| JPH02170420A (ja) | 半導体素子の製造方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| KR940005707B1 (ko) | Al전극 배선의 평탄화 방법 | |
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JPH04258122A (ja) | 半導体装置の製造方法 | |
| KR19980037183A (ko) | 반도체 소자의 콘택 홀 형성방법 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 |