JPH0637094A - バンプ形成方法およびそれを用いた半導体装置、半導体集積回路装置 - Google Patents

バンプ形成方法およびそれを用いた半導体装置、半導体集積回路装置

Info

Publication number
JPH0637094A
JPH0637094A JP4187871A JP18787192A JPH0637094A JP H0637094 A JPH0637094 A JP H0637094A JP 4187871 A JP4187871 A JP 4187871A JP 18787192 A JP18787192 A JP 18787192A JP H0637094 A JPH0637094 A JP H0637094A
Authority
JP
Japan
Prior art keywords
bump
electrode
conductive material
forming
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4187871A
Other languages
English (en)
Inventor
Jun Takahashi
順 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4187871A priority Critical patent/JPH0637094A/ja
Publication of JPH0637094A publication Critical patent/JPH0637094A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 導電材料と絶縁材料とによる熱膨張率差によ
り生じる熱ストレスを利用し、この熱ストレスを緩和し
ようとする導電材料の開孔からの吹き出しによってバン
プ電極を容易に形成できるバンプ形成方法を提供する。 【構成】 Siダイオードのバンプ電極の形成に実施
し、まず素子基板11上に絶縁層12、不純物拡散層1
3上にコンタクトホール14を形成する(a)。そし
て、熱膨張率大、低融点な導電材料であるAlによる電
極15を形成し(b)、さらに電極15の導電材料に比
べて熱膨張率小、高融点な絶縁材料であるSiO2 の絶
縁保護膜16を形成して電極15を覆い、バンプ吹き出
し開孔17を形成する(c)。続いて、加熱処理を行う
ことにより電極15の導電材料が熱膨張によってバンプ
吹き出し開孔17から吹き出し、突起形状のバンプ電極
18が形成できる(d)。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置または半導
体集積回路装置の製造技術に関し、特にSiダイオード
のバンプ電極の形成において、バンプ形成の簡略化が可
能とされるバンプ形成方法およびそれを用いた半導体装
置、半導体集積回路装置に適用して有効な技術に関す
る。
【0002】
【従来の技術】従来、Siダイオードなどのバンプ形成
方法としては、たとえば図7に示すプロセスフローに基
づき、まず素子基板1上に絶縁層2を形成し、不純物拡
散層3上にコンタクトホール4を形成する。そして、電
極5を形成した後に、絶縁保護膜6を形成して電極5を
覆う。
【0003】さらに、電極5上の絶縁保護膜6に開孔7
を形成し、バリア金属(Cu/Ti)8を蒸着した後
に、バンプを形成する部分以外にレジスト9を塗り、た
とえばNi−Sn−Pbなどを順にめっきする。そし
て、めっき用のレジスト9、バンプ以外のバリア金属8
をエッチング除去することにより、図8に示すようなバ
ンプ電極10を形成することができる。
【0004】なお、これに類似する技術としては、たと
えば社団法人電子通信学会、昭和59年11月30日発
行、「LSIハンドブック」P409〜P411などに
記載されるデバイス製造技術が挙げられる。
【0005】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、特に電極上に絶縁保護膜を形成
した後に、バリア金属形成、フォトリソグラフィー、め
っき、エッチング除去などの各処理が必要となり、バン
プ電極を形成する場合の処理工程が多くなるという欠点
がある。
【0006】そこで、本発明者は、2種類の材料による
熱膨張率差により生じる熱ストレスに着目し、この熱ス
トレスを緩和しようとする場合に発生する材料の膨張作
用を応用して突起物の形成が可能とされることを見い出
した。
【0007】すなわち、本発明の目的は、導電材料と絶
縁材料との2種類の材料による熱膨張率差により生じる
熱ストレスを利用し、この熱ストレスを緩和しようとす
る導電材料の開孔からの吹き出しによってバンプ電極を
容易に形成することができるバンプ形成方法およびそれ
を用いた半導体装置、半導体集積回路装置を提供するこ
とにある。
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0010】すなわち、本発明のバンプ形成方法は、基
板上に突起状のバンプ電極を形成する半導体装置のバン
プ形成方法であって、基板上に導電材料により電極を形
成し、電極を、この電極の導電材料に比べて熱膨張率が
小さく、かつ融点が高い絶縁材料による絶縁保護膜で覆
い、絶縁保護膜の電極が位置する上部を開孔し、導電材
料の融点を越え、かつ絶縁材料の融点を越えない範囲に
加熱処理を行い、バンプ電極を形成するものである。
【0011】この場合に、前記バンプ電極を形成する場
合に急激に加熱し、かつバンプ電極が形成された後には
急激な冷却処理を行うようにしたものである。
【0012】さらに、前記電極と接する位置に、この電
極と同じ導電材料により1つまたは複数のバンプ用だま
りを形成するようにしたものである。
【0013】また、本発明のバンプ形成方法を用いた半
導体装置は、前記バンプ形成方法を用い、半導体素子の
バンプ電極を形成するものである。
【0014】さらに、本発明のバンプ形成方法を用いた
半導体集積回路装置は、前記バンプ形成方法を用い、半
導体集積回路のバンプ電極を形成するものである。
【0015】
【作用】前記したバンプ形成方法およびそれを用いた半
導体装置、半導体集積回路装置によれば、電極が絶縁保
護膜により覆われた状態で加熱されることにより、電極
の導電材料と絶縁保護膜の絶縁材料との熱膨張率差によ
る熱ストレスを利用し、この熱ストレスが緩和される場
合にバンプ電極を形成することができる。
【0016】たとえば、電極を熱膨張率大、低融点(A
l、Pb、Snなど)の導電材料により形成し、絶縁保
護膜を熱膨張率小、高融点(SiO2 、SiNなど)の
絶縁材料により形成し、熱ストレスを緩和しようとする
場合に、絶縁保護膜の開孔から導電材料を吹き出させる
ことができる。これにより、吹き出した導電材料は表面
張力により突起形状となるので、半導体装置または半導
体集積回路装置における突起状のバンプ電極を形成する
ことができる。
【0017】この場合に、電極形成、絶縁膜形成方法と
して、蒸着、スパッタ、CVD法を用い、またパターニ
ング方法としては、フォトリソグラフィー、エッチング
法を用いる。さらに、加熱方法としては、素子特性を劣
化させないように急加熱、電極材料の選択加熱、急冷却
のできるランプ加熱装置を用いることにより、バンプ電
極の形成を簡略化することができる。
【0018】特に、バンプ電極の形成においては急激な
加熱、形成後は急激な冷却処理が行われることにより、
素子特性を劣化させることなく、バンプ形成における安
定性を向上させることができる。
【0019】また、電極と接する位置にバンプ用だまり
が形成されることにより、バンプ形成を制御することが
できるので、バンプの大きさを調整し、バンプ電極の安
定化を図ることができる。
【0020】
【実施例】図1は本発明のバンプ形成方法の一実施例で
あるバンプ形成方法を用いた半導体装置のバンプ形成フ
ローを示す断面図、図2は本実施例の半導体装置におい
て、バンプ形成部分を示す平面図、図3は本実施例に用
いられるランプ加熱装置を示す構成図、図4は図3に示
すランプ加熱装置のランプ特性図、図5は本実施例の半
導体装置におけるバンプ形成部分の変形例を示す平面
図、図6は本実施例の半導体装置のバンプ形成をモジュ
ールに適用した場合を示す断面図である。
【0021】まず、図1により本実施例の半導体装置の
バンプ形成フローを説明する。
【0022】本実施例の半導体装置のバンプ形成は、た
とえばSiダイオードのバンプ電極の形成に実施したも
のであり、まずSi素子の素子基板11上にSiO2
よる絶縁層12を形成し、不純物拡散層13上にコンタ
クトホール14を形成する(a)。そして、スパッタ、
蒸着法により熱膨張率大、低融点な導電材料として、た
とえばAlによる電極15を成膜し、フォトリソグラフ
ィー、エッチング法により電極15の形状を形成する
(b)。
【0023】さらに、電極15を形成した後、CVD法
により電極15の導電材料に比べて熱膨張率小、高融点
な絶縁材料として、たとえばSiO2 の絶縁保護膜16
を形成して電極15を覆い、電極15上の絶縁保護膜1
6に同じく、フォトリソグラフィー、エッチング法でバ
ンプ吹き出し開孔17を形成する(c)。以上の工程
は、従来と同様の処理により可能である。
【0024】続いて、電極15上の絶縁保護膜16にバ
ンプ吹き出し開孔17を形成した後、図3に示すような
ランプアニール装置などによって加熱処理を行うことに
よりバンプ電極18を形成することができる(d)。
【0025】すなわち、電極15の導電材料が熱膨張に
よりバンプ吹き出し開孔17から吹き出し、突起形状の
バンプ電極18が形成され、その吹き出した後にはボイ
ド19が残る。この場合に、図2に示すように電極15
に接するようにバンプ用だまり20を形成することによ
り、バンプ電極18の形成の安定性、大きさの制御がで
きるだけでなく、不純物拡散層13との接合部21への
ボイド発生も防ぐことができる。
【0026】この加熱処理に用いられるランプアニール
装置は、バンプ形成時の熱処理時に、素子特性の劣化や
バンプ形成の安定性を確保するために重要となる。すな
わち、本実施例に示すランプアニール装置は、この問題
を解決するためのものであり、その構成として図3のよ
うにランプ22、フィルター23およびガスノズル24
などが備えられている。
【0027】また、このランプアニール装置のランプ特
性は図4のような特性曲線となり、ランプ22から輻射
された主な赤外線のうち、フィルター23により斜線部
の波長領域を素子基板11に照射することにより、素子
基板11および絶縁保護膜16は加熱することなく、電
極15のみを加熱して特性の劣化を防止することができ
る。
【0028】さらに、加熱後にガスノズル24からの冷
却ガスによる熱伝達を利用して冷却を行うことにより、
急激な冷却効果を得ることができるので、バンプ電極1
8が小さくなることなく、バンプ電極18の形成の安定
性を図ることができる。
【0029】従って、本実施例の半導体装置のバンプ形
成によれば、電極15上の絶縁保護膜16にバンプ吹き
出し開孔17を形成した後、加熱処理を行うことにより
電極15の導電材料の熱膨張によってバンプ電極18を
形成することができるので、従来のめっき法に比べ、バ
リア形成、レジストマスク形成、めっき、エッチング除
去工程の削減が可能となり、またこれらの処理に必要と
された材料を不要とすることができる。
【0030】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0031】たとえば、本実施例の半導体装置のバンプ
形成については、電極15をAlの導電材料で形成し、
また絶縁保護膜16をSiO2 の絶縁材料で形成する場
合について説明したが、本発明は前記実施例に限定され
るものではなく、PbまたはSnなどの導電材料を電極
に用い、またSiNなどの絶縁材料を用いて絶縁保護膜
を形成する場合などについても広く適用可能である。
【0032】この場合に、電極15の導電材料として
は、熱膨張率が大きく、低い融点の導電材料を用いるこ
とが望ましく、また絶縁保護膜16の絶縁材料として
は、導電材料に比べて熱膨張率が小さく、かつ高い融点
の絶縁材料を用いることにより同様の効果を得ることが
できる。
【0033】また、本実施例ではバンプ用だまり20を
1つ形成する場合について説明したが、たとえば素子基
板11上のスペースなどを考慮し、図5に示すように4
個のバンプ用だまり20a〜20dを形成したり、また
は2個、3個あるいは5個以上の複数のバンプ用だまり
を形成することも可能である。
【0034】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野である半導体装置におい
て、Siダイオードのバンプ形成に適用した場合につい
て説明したが、これに限定されるものではなく、図6に
示すような半導体素子モジュールなどの半導体集積回路
装置に応用する場合などについても広く適用可能であ
る。
【0035】すなわち、図6のような場合には、素子基
板11aと素子基板11bに前記実施例と同様の構造を
形成し、加熱処理を行うことにより素子基板11aのバ
ンプ電極18aと素子基板11bのバンプ電極18bと
の結線ができ、これによってモジュールを完成させるこ
とができる。このように、本発明では、特にバンプ電極
18の大きさが数μmと小さなものも形成可能であり、
微細化する半導体素子および半導体集積回路装置への応
用に適している。
【0036】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【0037】(1).基板上に導電材料により電極を形成
し、電極を、この電極の導電材料に比べて熱膨張率が小
さく、かつ融点が高い絶縁材料による絶縁保護膜で覆
い、絶縁保護膜の電極が位置する上部を開孔し、導電材
料の融点を越え、かつ絶縁材料の融点を越えない範囲に
加熱処理を行うことにより、導電材料と絶縁材料の熱膨
張率差による熱ストレスを利用し、この熱ストレスが緩
和される場合に開孔から吹き出した導電材料の表面張力
によりバンプ電極を形成することができるので、突起状
のバンプ電極の形成を簡略化することができる。
【0038】(2).バンプ電極を形成する場合に急激に加
熱し、かつバンプ電極が形成された後には急激な冷却処
理を行うことにより、素子特性を劣化させることなく、
バンプ形成における安定性を向上させることができる。
【0039】(3).電極と接する位置に、この電極と同じ
導電材料により1つまたは複数のバンプ用だまりを形成
することにより、バンプ形成を制御することができるの
で、バンプの大きさを調整し、バンプ電極の安定化を図
ることができる。
【0040】(4).前記(1) 〜(3) により、従来のめっき
法に比べて加熱工程が追加されるものの、バリア形成、
フォトリソグラフィー、めっき、除去の4工程を短縮す
ることができるので、バンプ形成処理の工程短縮が可能
となる。
【0041】(5).前記(1) 〜(3) により、従来のめっき
法に比べてめっき材、バリア材、レジストおよび除去薬
品などが不要となるので、バンプ形成処理における材料
の低減が可能となる。
【0042】(6).前記(1) 〜(5) により、バンプ電極の
安定化を図ることができ、バンプ形成の安定性と簡略化
が可能とされるバンプ形成方法およびそれを用いた半導
体装置、半導体集積回路装置を得ることができる。
【図面の簡単な説明】
【図1】本発明のバンプ形成方法の一実施例であるバン
プ形成方法を用いた半導体装置のバンプ形成フローを示
す断面図である。
【図2】本実施例の半導体装置において、バンプ形成部
分を示す平面図である。
【図3】本実施例に用いられるランプ加熱装置を示す構
成図である。
【図4】本実施例において、図3に示すランプ加熱装置
のランプ特性図である。
【図5】本実施例の半導体装置におけるバンプ形成部分
の変形例を示す平面図である。
【図6】本実施例の半導体装置のバンプ形成をモジュー
ルに適用した場合を示す断面図である。
【図7】従来技術の一例である半導体装置のバンプ形成
フローを示す断面図である。
【図8】従来技術の一例である半導体装置のバンプ形成
において、図7に続くバンプ形成フローを示す断面図で
ある。
【符号の説明】
1 素子基板 2 絶縁層 3 不純物拡散層 4 コンタクトホール 5 電極 6 絶縁保護膜 7 開孔 8 バリア金属 9 レジスト 10 バンプ電極 11,11a,11b 素子基板 12 絶縁層 13 不純物拡散層 14 コンタクトホール 15 電極 16 絶縁保護膜 17 バンプ吹き出し開孔 18,18a,18b バンプ電極 19 ボイド 20,20a〜20d バンプ用だまり 21 接合部 22 ランプ 23 フィルター 24 ガスノズル

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 基板上に突起状のバンプ電極を形成する
    バンプ形成方法であって、前記基板上に導電材料により
    電極を形成し、前記電極を、該電極の導電材料に比べて
    熱膨張率が小さく、かつ融点が高い絶縁材料による絶縁
    保護膜で覆い、該絶縁保護膜の前記電極が位置する上部
    を開孔し、前記導電材料の融点を越え、かつ前記絶縁材
    料の融点を越えない範囲に加熱処理を行い、前記導電材
    料と前記絶縁材料の熱膨張率差による熱ストレスを利用
    し、該熱ストレスが緩和される場合に前記開孔から吹き
    出した前記導電材料の表面張力によりバンプ電極を形成
    することを特徴とするバンプ形成方法。
  2. 【請求項2】 前記バンプ電極を形成する場合に急激に
    加熱し、かつ前記バンプ電極が形成された後には急激な
    冷却処理を行うことを特徴とする請求項1記載のバンプ
    形成方法。
  3. 【請求項3】 前記電極と接する位置に、該電極と同じ
    導電材料により1つまたは複数のバンプ用だまりを形成
    することを特徴とする請求項1または2記載のバンプ形
    成方法。
  4. 【請求項4】 前記請求項1、2または3記載のバンプ
    形成方法を用い、半導体素子のバンプ電極を形成するこ
    とを特徴とする半導体装置。
  5. 【請求項5】 前記請求項1、2または3記載のバンプ
    形成方法を用い、半導体集積回路のバンプ電極を形成す
    ることを特徴とする半導体集積回路装置。
JP4187871A 1992-07-15 1992-07-15 バンプ形成方法およびそれを用いた半導体装置、半導体集積回路装置 Pending JPH0637094A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4187871A JPH0637094A (ja) 1992-07-15 1992-07-15 バンプ形成方法およびそれを用いた半導体装置、半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4187871A JPH0637094A (ja) 1992-07-15 1992-07-15 バンプ形成方法およびそれを用いた半導体装置、半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0637094A true JPH0637094A (ja) 1994-02-10

Family

ID=16213677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4187871A Pending JPH0637094A (ja) 1992-07-15 1992-07-15 バンプ形成方法およびそれを用いた半導体装置、半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0637094A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977643A (en) * 1996-06-20 1999-11-02 Lg Semicon Co., Ltd. Chip-size semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977643A (en) * 1996-06-20 1999-11-02 Lg Semicon Co., Ltd. Chip-size semiconductor package

Similar Documents

Publication Publication Date Title
US5393709A (en) Method of making stress released VLSI structure by the formation of porous intermetal layer
KR900001652B1 (ko) 반도체 장치 및 그 제조방법
JPH0637094A (ja) バンプ形成方法およびそれを用いた半導体装置、半導体集積回路装置
JPH02260639A (ja) 半導体装置の製造方法
JPS6262056B2 (ja)
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법
JPH0342834A (ja) 半導体装置
JPH01145832A (ja) 半導体装置の製造方法
JPH08274099A (ja) 配線形成法
JPS62291146A (ja) 半導体装置の製造方法
JP2756889B2 (ja) 半導体装置の製造方法
JPH08125023A (ja) 半導体装置の製造方法
KR0139599B1 (ko) 반도체 장치의 금속배선 형성방법
KR100215874B1 (ko) 반도체소자 제조방법
KR100204009B1 (ko) 반도체소자 제조방법
JPS5850755A (ja) 半導体装置
JPS582069A (ja) 半導体装置の製造方法
KR19990086608A (ko) 반도체 소자의 금속 배선층 제조 방법
JPH06232120A (ja) 半導体装置及びその製造方法
KR100222124B1 (ko) 반도체 소자의 금속 배선 형성방법
JPH08167627A (ja) ボンディング・パッドの製造方法
JPH0287526A (ja) 半導体装置の製造方法
JPH05190532A (ja) ポリイミドパッシベーション膜の製造方法
KR20010004225A (ko) 반도체소자의 평탄화방법
JPS62163345A (ja) 半導体装置の製造方法