JP2664409B2 - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JP2664409B2 JP2664409B2 JP63095253A JP9525388A JP2664409B2 JP 2664409 B2 JP2664409 B2 JP 2664409B2 JP 63095253 A JP63095253 A JP 63095253A JP 9525388 A JP9525388 A JP 9525388A JP 2664409 B2 JP2664409 B2 JP 2664409B2
- Authority
- JP
- Japan
- Prior art keywords
- metal foil
- foil layer
- conductor
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は同一基板上に大電流及び小電流用の導体が形
成された混成集積回路の導体構造及びその導体製造方法
に関する。
成された混成集積回路の導体構造及びその導体製造方法
に関する。
（ロ）従来の技術 通常混成集積回路は基板上に所定の導体が形成され、
その導体上に複数の半導体素子が固着されてなってい
る。また金属基板からなる混成集積回路において、同一
基板上に銅箔を用いて電流容量の大きい導体パターンと
電流容量の小さい導体パターンとを形成する場合は通常
第５図に示す如く、導体（11）の幅の太で電流容量の大
小が区別されている（このときの銅箔の膜厚は一定であ
る）。
その導体上に複数の半導体素子が固着されてなってい
る。また金属基板からなる混成集積回路において、同一
基板上に銅箔を用いて電流容量の大きい導体パターンと
電流容量の小さい導体パターンとを形成する場合は通常
第５図に示す如く、導体（11）の幅の太で電流容量の大
小が区別されている（このときの銅箔の膜厚は一定であ
る）。
（ハ）発明が解決しようとする課題 同一基板上に電流容量の大きい導体と電流容量の小さ
い導体ブロックが必要の場合、電流容量大の導体を形成
する時は、第５図に示す如く、銅箔幅を広くする方法し
かなく、基板の実装面積が小さくなると共に混成集積回
路の小型化という点で問題がある。
い導体ブロックが必要の場合、電流容量大の導体を形成
する時は、第５図に示す如く、銅箔幅を広くする方法し
かなく、基板の実装面積が小さくなると共に混成集積回
路の小型化という点で問題がある。
また、電流容量の大きい導体を銅箔厚さを大にしてパ
ターン面積を小さくしようとすると銅箔厚さが一定であ
るので、電流容量の小さい導体ブロックでファインパタ
ーンを形成することが困難となり、やはり基板の実装面
積が小さくなるという点で問題がある。
ターン面積を小さくしようとすると銅箔厚さが一定であ
るので、電流容量の小さい導体ブロックでファインパタ
ーンを形成することが困難となり、やはり基板の実装面
積が小さくなるという点で問題がある。
（ニ）課題を解決するための手段 本発明は上述した問題点に鑑みて為されたものであ
り、混成集積回路基板と、前記基板上に接着された第１
の金属箔層と、前記第１の金属箔層上の所望領域に固着
された第２の金属箔層とを有し、前記第１の金属箔層よ
り形成された導体を小電流用、第２の金属箔層より形成
された導体を大電流用に用いて解決する。
り、混成集積回路基板と、前記基板上に接着された第１
の金属箔層と、前記第１の金属箔層上の所望領域に固着
された第２の金属箔層とを有し、前記第１の金属箔層よ
り形成された導体を小電流用、第２の金属箔層より形成
された導体を大電流用に用いて解決する。
（ホ）作 用 この様に本発明に依れば、大電流、小電流用に導体の
膜厚を夫々異ならせ、即ち、大電流用の膜厚を厚く、小
電流用の膜厚を薄く形成することにより、大小電流用の
導体幅の差がなくなると共に大小電流用の導体幅の差を
著しく小さくし高密度導体パターンを形成することがで
き、従来と同様に大電流用の導体に大電流を流すことが
できる。
膜厚を夫々異ならせ、即ち、大電流用の膜厚を厚く、小
電流用の膜厚を薄く形成することにより、大小電流用の
導体幅の差がなくなると共に大小電流用の導体幅の差を
著しく小さくし高密度導体パターンを形成することがで
き、従来と同様に大電流用の導体に大電流を流すことが
できる。
（ヘ）実施例 以下に図面に示した実施例に基づいて本発明を詳細に
説明する。
説明する。
第１図Ｄは本発明の混成集積回路の導体構造を示す要
部拡大斜視図であり、（１）は基板、（６）（５）は大
小電流用の導体、（２）は基板（１）と第１の金属箔層
（３）とを接着する絶縁樹脂層である。
部拡大斜視図であり、（１）は基板、（６）（５）は大
小電流用の導体、（２）は基板（１）と第１の金属箔層
（３）とを接着する絶縁樹脂層である。
次に本発明の混成集積回路の導体の製造方法を説明す
る。
る。
先ず第１図Ａに示す如く、混成集積回路基板（１）を
準備する。混成集積回路基板（１）としては金属、セラ
ミックス、ガラエポ等の基板があるが銅箔の発熱を容易
に放熱することができる金属のアルミニウム基板を用い
るものとする。そのアルミニウム基板（１）の表面は周
知技術である陽極酸化によって絶縁処理をする。その混
成集積回路基板（１）の一主面に所望厚の第１の金属箔
層（３）を貼着する。第１の金属箔層（３）は絶縁樹脂
層（２）との接着性を向上させるために銅箔を用いエポ
キシ樹脂等の絶縁樹脂層（２）を介して基板（１）に貼
着される。このとき第１の金属箔層（３）の膜厚は小電
流用の導体の膜厚となる様に設定しておく。
準備する。混成集積回路基板（１）としては金属、セラ
ミックス、ガラエポ等の基板があるが銅箔の発熱を容易
に放熱することができる金属のアルミニウム基板を用い
るものとする。そのアルミニウム基板（１）の表面は周
知技術である陽極酸化によって絶縁処理をする。その混
成集積回路基板（１）の一主面に所望厚の第１の金属箔
層（３）を貼着する。第１の金属箔層（３）は絶縁樹脂
層（２）との接着性を向上させるために銅箔を用いエポ
キシ樹脂等の絶縁樹脂層（２）を介して基板（１）に貼
着される。このとき第１の金属箔層（３）の膜厚は小電
流用の導体の膜厚となる様に設定しておく。
次に第１図Ｂに示す如く、１の金属箔層（３）上の所
定領域に第２の金属箔層を形成する。第２の金属箔層
（４）は大電流用の導体が形成される領域である。即
ち、大電流用導体が形成される以外の領域にメッキ用の
レジストを塗布し（斜線部分）、第１の金属箔層（３）
の露出部分に銅あるいはニッケル等のメッキを行い大電
流用導体の膜厚（ｔ）となるまで第１の金属箔層（３）
上に膜厚分だけ積層させる。ここでメッキは電解あるい
は無電解メッキのどちらでもよい。第１の金属箔層
（３）上の所定領域に第２の金属箔層（４）を形成した
後、第１の金属箔層（３）上に残されたメッキ用のレジ
ストを除去する。
定領域に第２の金属箔層を形成する。第２の金属箔層
（４）は大電流用の導体が形成される領域である。即
ち、大電流用導体が形成される以外の領域にメッキ用の
レジストを塗布し（斜線部分）、第１の金属箔層（３）
の露出部分に銅あるいはニッケル等のメッキを行い大電
流用導体の膜厚（ｔ）となるまで第１の金属箔層（３）
上に膜厚分だけ積層させる。ここでメッキは電解あるい
は無電解メッキのどちらでもよい。第１の金属箔層
（３）上の所定領域に第２の金属箔層（４）を形成した
後、第１の金属箔層（３）上に残されたメッキ用のレジ
ストを除去する。
次に第１図Ｃに示す如く、第１及び第２の金属箔層
（３）（４）上にエッチング用の感光性レジストをスプ
レー方式、ディップ及びロールコータ方式等を用いて塗
布する。ホトレジストを塗布した後、小電流用導体が形
成される第１の金属箔層（３）上に小電流用導体パター
ン（５′）及び大電流用導体が形成される第２の金属箔
層（４）上に大電流用導体パターン（６′）となる様に
ホトレジストを露光・現像し（斜線部分）、露出した第
１及び第２の金属箔層（３）（４）をエッチング除去し
て第１図Ｄに示す如く、小電流用の導体（５）と大電流
用の導体（６）を形成する。
（３）（４）上にエッチング用の感光性レジストをスプ
レー方式、ディップ及びロールコータ方式等を用いて塗
布する。ホトレジストを塗布した後、小電流用導体が形
成される第１の金属箔層（３）上に小電流用導体パター
ン（５′）及び大電流用導体が形成される第２の金属箔
層（４）上に大電流用導体パターン（６′）となる様に
ホトレジストを露光・現像し（斜線部分）、露出した第
１及び第２の金属箔層（３）（４）をエッチング除去し
て第１図Ｄに示す如く、小電流用の導体（５）と大電流
用の導体（６）を形成する。
他の実施例として第２図Ａに示す如く、第１の金属箔
層（３）をあらかじめ小電流用導体（５）と大電流用の
ブロック（７）とにエッチング形成した後、大電流ブロ
ック（７）以外の領域にレジストを塗布した後（斜線部
分）、第２図Ｂに示す如く、大電流用ブロック（７）上
に上述したメッキによって所定の膜厚分だけメッキした
後、ブロック（７）上に大電流用の導体パターン
（６′）を形成して（点線斜線部分）、ブロック（７）
をエッチングすれば第１図Ｄに示す様な大小電流用の導
体（５）（６）を形成することができる。
層（３）をあらかじめ小電流用導体（５）と大電流用の
ブロック（７）とにエッチング形成した後、大電流ブロ
ック（７）以外の領域にレジストを塗布した後（斜線部
分）、第２図Ｂに示す如く、大電流用ブロック（７）上
に上述したメッキによって所定の膜厚分だけメッキした
後、ブロック（７）上に大電流用の導体パターン
（６′）を形成して（点線斜線部分）、ブロック（７）
をエッチングすれば第１図Ｄに示す様な大小電流用の導
体（５）（６）を形成することができる。
上述した製造方法は夫々の導体（６）（７）の膜厚差
があまりない場合において有効であるが、大小電流用夫
々の導体（６）（７）の膜厚差が著しく異なる場合には
あまり適応しない。
があまりない場合において有効であるが、大小電流用夫
々の導体（６）（７）の膜厚差が著しく異なる場合には
あまり適応しない。
以下に膜厚差が著しく異なる場合の製造方法を説明す
る。基板上に銅箔を貼着するまでは上述と同様であり説
明は省略する。
る。基板上に銅箔を貼着するまでは上述と同様であり説
明は省略する。
第３図Ａに示す如く、基板（１）上には絶縁樹脂層
（２）を介して所望の膜厚の第１の金属箔層（３）を貼
着する。この第１の金属箔層（３）は上述の如く、銅箔
であり、膜厚は小電流用導体の膜厚に設定しておく。感
光性レジストを第１の金属箔層（３）全面に塗布し、大
電流用導体パターン（６′）形状に露光・現像して大電
流用導体領域となる以外の領域にレジストを残す（斜線
部分）。
（２）を介して所望の膜厚の第１の金属箔層（３）を貼
着する。この第１の金属箔層（３）は上述の如く、銅箔
であり、膜厚は小電流用導体の膜厚に設定しておく。感
光性レジストを第１の金属箔層（３）全面に塗布し、大
電流用導体パターン（６′）形状に露光・現像して大電
流用導体領域となる以外の領域にレジストを残す（斜線
部分）。
次に第３図Ｂに示す如く、大電流用導体領域に銅ある
いはニッケルの電解（非電解）メッキを施し、大電流用
の導体膜厚になるまで積層し、導体パターン形状の第２
の金属箔層（４）を形成する。第２の金属箔層（４）形
成後、レジストを剥離する。次に第３図Ｃに示す如く、
再度第１及び第２の金属箔層（３）（４）上にエッチン
グ用のホトレジストを塗布し、第１図の金属箔層（３）
上に小電流用導体のパターン（５′）及び第２の金属箔
層（４）のパターン形状に露光・現像し、小電流導体と
大電流導体となる領域上のみにレジストを残したのち
（斜線部分）、第１の金属箔層（３）をエッチング除去
すれば第３図Ｄに示す如く、電流容量の差が著しく異な
る場合においても大小電流用の導体（６）（５）を形成
することができる。
いはニッケルの電解（非電解）メッキを施し、大電流用
の導体膜厚になるまで積層し、導体パターン形状の第２
の金属箔層（４）を形成する。第２の金属箔層（４）形
成後、レジストを剥離する。次に第３図Ｃに示す如く、
再度第１及び第２の金属箔層（３）（４）上にエッチン
グ用のホトレジストを塗布し、第１図の金属箔層（３）
上に小電流用導体のパターン（５′）及び第２の金属箔
層（４）のパターン形状に露光・現像し、小電流導体と
大電流導体となる領域上のみにレジストを残したのち
（斜線部分）、第１の金属箔層（３）をエッチング除去
すれば第３図Ｄに示す如く、電流容量の差が著しく異な
る場合においても大小電流用の導体（６）（５）を形成
することができる。
他の実施例として第４図Ａ及び第４図Ｂに示す如く、
基板（１）上に第１の金属箔層（３）を貼着し、大小電
流用導体パターン（６′）（５′）を形成して第１の金
属箔層（３）で夫々の導体（５）（６）をあらかじめ形
成しておき、第４図Ｃに示す如く、大電流用導体（６）
以外の領域にレジストを塗布して（斜線部分）、メッキ
すれば導体（６）上に金属が積層され、第３図Ｄに示す
如く、膜厚差の異なる大小電流用の導体（６）（５）を
形成することができる。
基板（１）上に第１の金属箔層（３）を貼着し、大小電
流用導体パターン（６′）（５′）を形成して第１の金
属箔層（３）で夫々の導体（５）（６）をあらかじめ形
成しておき、第４図Ｃに示す如く、大電流用導体（６）
以外の領域にレジストを塗布して（斜線部分）、メッキ
すれば導体（６）上に金属が積層され、第３図Ｄに示す
如く、膜厚差の異なる大小電流用の導体（６）（５）を
形成することができる。
斯る本発明に依れば、同一基板上に選択して電流容量
の異なる導体を形成することができるので、基板の大き
さを変更せずにより大きさの異なった電流容量の導体を
形成することができる。
の異なる導体を形成することができるので、基板の大き
さを変更せずにより大きさの異なった電流容量の導体を
形成することができる。
（ト）発明の効果 以上に詳述した如く、本発明に依れば、同一基板上に
膜厚の異なる導体即ち、電流容量の異なる導体を形成す
ることができるため、従来と同一基板で電流容量の大き
い導体形成することができ、混成集積回路の小型化を容
易にすることができる。
膜厚の異なる導体即ち、電流容量の異なる導体を形成す
ることができるため、従来と同一基板で電流容量の大き
い導体形成することができ、混成集積回路の小型化を容
易にすることができる。
また本発明では従来の製造工程をそのまま用いて製造
することができる利点を有する。
することができる利点を有する。
第１図Ａ乃至第１図Ｄは本発明の混成集積回路の導体製
造方法を示す斜視図、第２図Ａ及び第２図Ｂ、第３図Ａ
乃至第３図Ｄ、第４図Ａ乃至第４図Ｃは他の製造方法を
示す斜視図、第５図は従来例を示す斜視図である。 （１）……基板、（２）……絶縁樹脂層、（３）……第
１の金属箔層、（４）……第２の金属箔層、（５）
（６）……導体。
造方法を示す斜視図、第２図Ａ及び第２図Ｂ、第３図Ａ
乃至第３図Ｄ、第４図Ａ乃至第４図Ｃは他の製造方法を
示す斜視図、第５図は従来例を示す斜視図である。 （１）……基板、（２）……絶縁樹脂層、（３）……第
１の金属箔層、（４）……第２の金属箔層、（５）
（６）……導体。
フロントページの続き (56)参考文献 特開 昭58−110090（ＪＰ，Ａ) 特開 昭60−257191（ＪＰ，Ａ) 特開 昭62−2591（ＪＰ，Ａ) 特開 昭60−182188（ＪＰ，Ａ) 特開 平１−253293（ＪＰ，Ａ) 実開 昭58−138363（ＪＰ，Ｕ) 実開 昭55−159572（ＪＰ，Ｕ)
Claims (4)
- 【請求項１】混成集積回路基板上に所望膜厚の第１の金
属箔層を接着し、前記第１の金属箔層上の所定領域に所
望の膜厚を有した第２の金属箔層を積層させた後、前記
第１及び第２の金属箔層を蝕刻して膜厚の異なる導体を
形成することを特徴とする混成集積回路の製造方法。 - 【請求項２】混成集積回路基板上に所望膜厚の第１の金
属箔層を接着し、前記第１の金属箔層上に導体パターン
形状の第２の金属箔層を積層し、前記第１の金属箔層の
みを蝕刻して膜厚の異なる導体を形成することを特徴と
する混成集積回路の製造方法。 - 【請求項３】前記第１の金属箔層に銅箔を用い、前記基
板上に接着性を有する絶縁樹脂層を介して貼着する請求
項１または請求項２記載の混成集積回路の製造方法。 - 【請求項４】前記第２の金属箔層は、銅メッキまたはニ
ッケルメッキにより行う請求項１または請求項２記載の
混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095253A JP2664409B2 (ja) | 1988-04-18 | 1988-04-18 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095253A JP2664409B2 (ja) | 1988-04-18 | 1988-04-18 | 混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01266787A JPH01266787A (ja) | 1989-10-24 |
| JP2664409B2 true JP2664409B2 (ja) | 1997-10-15 |
Family
ID=14132594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63095253A Expired - Lifetime JP2664409B2 (ja) | 1988-04-18 | 1988-04-18 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664409B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012206758B3 (de) * | 2012-04-25 | 2013-05-29 | Semikron Elektronik Gmbh & Co. Kg | Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55159572U (ja) * | 1979-05-04 | 1980-11-15 | ||
| JPS58110090A (ja) * | 1981-12-24 | 1983-06-30 | 富士通株式会社 | 平面回路の導体パタ−ン |
| JPS58138363U (ja) * | 1982-03-11 | 1983-09-17 | オリジン電気株式会社 | 電力用印刷配線板 |
| JPS60182188A (ja) * | 1984-02-29 | 1985-09-17 | 矢崎総業株式会社 | 回路板及びその製造方法 |
| JPS60257191A (ja) * | 1984-06-02 | 1985-12-18 | 株式会社日立製作所 | プリント配線板 |
| JPS622591A (ja) * | 1985-06-28 | 1987-01-08 | 電気化学工業株式会社 | 金属ベ−ス混成集積回路基板の製法 |
| JPH01253293A (ja) * | 1988-03-31 | 1989-10-09 | Yamaha Motor Co Ltd | プリント配線基板及びその製造方法 |
-
1988
- 1988-04-18 JP JP63095253A patent/JP2664409B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01266787A (ja) | 1989-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6317359B2 (ja) | ||
| KR970023931A (ko) | 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체부품 실장모듈 | |
| US4401521A (en) | Method for manufacturing a fine-patterned thick film conductor structure | |
| JP2664408B2 (ja) | 混成集積回路の製造方法 | |
| JPH0536756A (ja) | 半導体装置用テープキヤリア及びその製造方法 | |
| EP0147566B1 (en) | Method of forming contacts for flexible module carriers | |
| US4298436A (en) | Method of forming insulated conductors in a conductive medium and article thus formed | |
| JP2664409B2 (ja) | 混成集積回路の製造方法 | |
| JPS6155797B2 (ja) | ||
| KR20010065115A (ko) | 인쇄회로기판 제조방법 | |
| JPH06177277A (ja) | 半導体装置の製造方法 | |
| JPH10200234A (ja) | 微細パターンのプリント配線板およびその製造方法 | |
| JP2705253B2 (ja) | 導体パターン形成方法と磁気ヘッドの製造方法 | |
| JPH05504233A (ja) | プリント回路板及びその製法 | |
| JPH08307057A (ja) | 多層配線回路基板及びその製造方法 | |
| JPH06252529A (ja) | プリント配線板の製造方法 | |
| JPS6141303B2 (ja) | ||
| JPS60167306A (ja) | プリントコイルの製造法 | |
| JPS6167989A (ja) | 多層配線基板の製造方法 | |
| JP3205089B2 (ja) | 多層導体フィルムキャリアの製造方法 | |
| JP2782576B2 (ja) | 導電回路の形成方法 | |
| JP2787247B2 (ja) | 両面フィルムキャリアの製造方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JPH10178141A (ja) | 複合リードフレーム及びその製造方法 | |
| JPS60167307A (ja) | プリントコイルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |