JPH05267475A - 配線形成法 - Google Patents
配線形成法Info
- Publication number
- JPH05267475A JPH05267475A JP9198992A JP9198992A JPH05267475A JP H05267475 A JPH05267475 A JP H05267475A JP 9198992 A JP9198992 A JP 9198992A JP 9198992 A JP9198992 A JP 9198992A JP H05267475 A JPH05267475 A JP H05267475A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- connection hole
- layer
- wiring
- reflow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 直径がハーフミクロン以下の微細な接続孔に
カバレージ性及び膜質の良好な配線を形成する。 【構成】 半導体基板１０の表面を覆う絶縁膜１２に選
択的なドライエッチング処理により微細な接続孔を形成
した後、必要に応じて基板上面にはＴｉＮ等のバリアメ
タル層１４を形成する。そして、リフロー式スパッタ法
を用いて接続孔を埋めるように基板上面にＡｌ−Ｓｉ−
Ｃｕ等の導電層を形成した後、この導電層をエッチバッ
クして接続孔内に該導電層の一部１６Ａを残存させる。
この後、基板上面には、非リフロー式スパッタ法により
Ａｌ−Ｓｉ−Ｃｕ等の導電層１７を形成してからパター
ニング処理を行なうことにより配線層１８を形成する。
カバレージ性及び膜質の良好な配線を形成する。 【構成】 半導体基板１０の表面を覆う絶縁膜１２に選
択的なドライエッチング処理により微細な接続孔を形成
した後、必要に応じて基板上面にはＴｉＮ等のバリアメ
タル層１４を形成する。そして、リフロー式スパッタ法
を用いて接続孔を埋めるように基板上面にＡｌ−Ｓｉ−
Ｃｕ等の導電層を形成した後、この導電層をエッチバッ
クして接続孔内に該導電層の一部１６Ａを残存させる。
この後、基板上面には、非リフロー式スパッタ法により
Ａｌ−Ｓｉ−Ｃｕ等の導電層１７を形成してからパター
ニング処理を行なうことにより配線層１８を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、ＬＳＩ等の集積回路
装置の配線形成法に関し、特にリフロー式スパッタ法に
より微細な接続孔を埋めるように形成したＡｌ又はＡｌ
合金層をエッチバックした後非リフロー式スパッタ法に
より導電層を形成することによりカバレージ性及び膜質
の良好な配線層を形成可能としたものである。
装置の配線形成法に関し、特にリフロー式スパッタ法に
より微細な接続孔を埋めるように形成したＡｌ又はＡｌ
合金層をエッチバックした後非リフロー式スパッタ法に
より導電層を形成することによりカバレージ性及び膜質
の良好な配線層を形成可能としたものである。
【０００２】
【従来の技術】従来、微細な接続孔の埋込技術として
は、バイアススパッタ中にウエハサブストレートを高温
加熱して、スパッタされた金属を部分的に溶融させ、接
続孔に流し込むリフロースパッタ技術が知られている
（例えばＪ．Ｍ．Ｄｒｙｎａｎ ｅｔ ａｌ．，１ｓｔ
Ｍｉｃｒｏ Ｐｒｏｃｅｓｓ Ｃｏｎｆ．Ｄｉｇｅｓ
ｔ３８（１９８８）参照）。そして、このような技術を
用いた配線形成法としては、図４に例示するものが知ら
れている（例えば特開平２−２９９２６９号公報参
照）。
は、バイアススパッタ中にウエハサブストレートを高温
加熱して、スパッタされた金属を部分的に溶融させ、接
続孔に流し込むリフロースパッタ技術が知られている
（例えばＪ．Ｍ．Ｄｒｙｎａｎ ｅｔ ａｌ．，１ｓｔ
Ｍｉｃｒｏ Ｐｒｏｃｅｓｓ Ｃｏｎｆ．Ｄｉｇｅｓ
ｔ３８（１９８８）参照）。そして、このような技術を
用いた配線形成法としては、図４に例示するものが知ら
れている（例えば特開平２−２９９２６９号公報参
照）。
【０００３】図４において、シリコンからなる半導体基
板１０の表面には、シリコンオキサイドからなる絶縁膜
１２が形成され、この絶縁膜１２には、選択的なドライ
エッチング処理により接続孔１２Ａが形成される。
板１０の表面には、シリコンオキサイドからなる絶縁膜
１２が形成され、この絶縁膜１２には、選択的なドライ
エッチング処理により接続孔１２Ａが形成される。
【０００４】接続孔１２Ａの内部及び絶縁膜１２の上に
は、スパッタ法によりＴｉＮからなるバリアメタル層１
４が形成される。そして、バリアメタル層１４の上に
は、リフロースパッタ技術によりＡｌ−Ｃｕからなる導
電層１６が形成される。
は、スパッタ法によりＴｉＮからなるバリアメタル層１
４が形成される。そして、バリアメタル層１４の上に
は、リフロースパッタ技術によりＡｌ−Ｃｕからなる導
電層１６が形成される。
【０００５】この後、バリアメタル層１４及び導電層１
６の積層を所望の配線パターンに対応したレジスト層を
マスクとする選択エッチング処理によりパターニングし
てバリアメタル層１４及び導電層１６の残存部からなる
配線層１８を形成する。バリアメタル層１４は、導電層
１６から基板１０へのＡｌの拡散を防止すると共に基板
１０から導電層１６へのＳｉの拡散を防止するように作
用する。
６の積層を所望の配線パターンに対応したレジスト層を
マスクとする選択エッチング処理によりパターニングし
てバリアメタル層１４及び導電層１６の残存部からなる
配線層１８を形成する。バリアメタル層１４は、導電層
１６から基板１０へのＡｌの拡散を防止すると共に基板
１０から導電層１６へのＳｉの拡散を防止するように作
用する。
【０００６】
【発明が解決しようとする課題】上記した従来法による
と、リフロースパッタ技術により導電層１６を形成する
際にバイアス印加乃至高温加熱を行なうため、導電層１
６中にＡｒ等の不純物混入が多く、導電層１６の表面モ
ルフォロジーが良好でなかった。このため、パターニン
グの際のフォトリソグラフィ処理が困難になること、マ
イグレーション耐性が悪化すること、金線とのボンディ
ング性が悪化することなどの不都合があった。
と、リフロースパッタ技術により導電層１６を形成する
際にバイアス印加乃至高温加熱を行なうため、導電層１
６中にＡｒ等の不純物混入が多く、導電層１６の表面モ
ルフォロジーが良好でなかった。このため、パターニン
グの際のフォトリソグラフィ処理が困難になること、マ
イグレーション耐性が悪化すること、金線とのボンディ
ング性が悪化することなどの不都合があった。
【０００７】この発明の目的は、カバレージ性及び膜質
が良好な配線層を簡単に得ることができる新規な配線形
成法を提供することにある。
が良好な配線層を簡単に得ることができる新規な配線形
成法を提供することにある。
【０００８】
【課題を解決するための手段】この発明による配線形成
法は、（ａ）基板上に被接続部を覆って絶縁膜を形成す
る工程と、（ｂ）前記被接続部に対応した接続孔を前記
絶縁膜に形成する工程と、（ｃ）リフロー式スパッタ法
により前記接続孔を埋め且つ前記絶縁膜を覆うようにＡ
ｌ又はＡｌ合金からなる第１の導電層を形成する工程
と、（ｄ）前記第１の導電層をエッチバックして前記接
続孔内に前記第１の導電層の一部を残存させる工程と、
（ｅ）非リフロー式スパッタ法により前記第１の導電層
の残存部に重ねて第２の導電層を形成した後この第２の
導電層を所望の配線パターンに従ってパターニングする
ことにより前記第１及び第２の導電層の残存部を含む配
線層を形成する工程とを含むものである。
法は、（ａ）基板上に被接続部を覆って絶縁膜を形成す
る工程と、（ｂ）前記被接続部に対応した接続孔を前記
絶縁膜に形成する工程と、（ｃ）リフロー式スパッタ法
により前記接続孔を埋め且つ前記絶縁膜を覆うようにＡ
ｌ又はＡｌ合金からなる第１の導電層を形成する工程
と、（ｄ）前記第１の導電層をエッチバックして前記接
続孔内に前記第１の導電層の一部を残存させる工程と、
（ｅ）非リフロー式スパッタ法により前記第１の導電層
の残存部に重ねて第２の導電層を形成した後この第２の
導電層を所望の配線パターンに従ってパターニングする
ことにより前記第１及び第２の導電層の残存部を含む配
線層を形成する工程とを含むものである。
【０００９】この明細書において、リフロー式スパッタ
法とは、スパッタされた導電材に部分的溶融が生ずるよ
うな高温加熱を伴うスパッタ法であり、非リフロー式ス
パッタ法とは、このような高温加熱を伴わないスパッタ
法である。リフロー式スパッタ法には、バイアス電圧の
印加を伴うもの、スパッタ成膜後に高温加熱により部分
的溶融を生じさせるもの等も含まれる。
法とは、スパッタされた導電材に部分的溶融が生ずるよ
うな高温加熱を伴うスパッタ法であり、非リフロー式ス
パッタ法とは、このような高温加熱を伴わないスパッタ
法である。リフロー式スパッタ法には、バイアス電圧の
印加を伴うもの、スパッタ成膜後に高温加熱により部分
的溶融を生じさせるもの等も含まれる。
【００１０】
【作用】この発明の配線形成法によれば、リフロー式ス
パッタ法で形成した第１の導電層をエッチバックしてそ
の一部を接続孔内に残存させ、その上に第２の導電層を
形成するようにしたので、カバレージ性が良好となる。
また、第２の導電層を非リフロー式スパッタ法で形成す
るので、不純物混入が少なく且つ表面モルフォロジーが
良好となり、従来の不都合をなくすことができる。
パッタ法で形成した第１の導電層をエッチバックしてそ
の一部を接続孔内に残存させ、その上に第２の導電層を
形成するようにしたので、カバレージ性が良好となる。
また、第２の導電層を非リフロー式スパッタ法で形成す
るので、不純物混入が少なく且つ表面モルフォロジーが
良好となり、従来の不都合をなくすことができる。
【００１１】
【実施例】図１〜３は、この発明の一実施例による配線
形成法を示すもので、各々の図に対応する工程（１）〜
（３）を順次に説明する。
形成法を示すもので、各々の図に対応する工程（１）〜
（３）を順次に説明する。
【００１２】（１）シリコンからなる半導体基板１０の
表面にシリコンオキサイドからなる絶縁膜１２を形成し
た後、絶縁膜１２に選択的なドライエッチング処理によ
り接続孔１２Ａを形成する。接続孔１２Ａとしては、例
えばハーフミクロンサイズでアスペクト比２程度のもの
を形成する。
表面にシリコンオキサイドからなる絶縁膜１２を形成し
た後、絶縁膜１２に選択的なドライエッチング処理によ
り接続孔１２Ａを形成する。接続孔１２Ａとしては、例
えばハーフミクロンサイズでアスペクト比２程度のもの
を形成する。
【００１３】次に、スパッタ法により接続孔１２Ａ及び
絶縁膜１２を覆ってＴｉＮからなるバリアメタル層１４
を形成する。そして、リフロー式スパッタ法により接続
孔１２Ａを埋め且つバリアメタル層１４を覆うようにＡ
ｌ−Ｓｉ−Ｃｕ合金からなる導電層１６を形成する。こ
の場合、基板１０は、５００℃程度に加熱し、導電層１
６は、接続孔１２Ａの深さ程度の厚さに形成する。この
結果、導電層１６の表面は、高温のため結晶が肥大化
し、極めて凹凸が激しい状態となる。
絶縁膜１２を覆ってＴｉＮからなるバリアメタル層１４
を形成する。そして、リフロー式スパッタ法により接続
孔１２Ａを埋め且つバリアメタル層１４を覆うようにＡ
ｌ−Ｓｉ−Ｃｕ合金からなる導電層１６を形成する。こ
の場合、基板１０は、５００℃程度に加熱し、導電層１
６は、接続孔１２Ａの深さ程度の厚さに形成する。この
結果、導電層１６の表面は、高温のため結晶が肥大化
し、極めて凹凸が激しい状態となる。
【００１４】（２）次に、メタルドライエッチャ又はス
パッタエッチャを用いて導電層１６をバリアメタル層１
４に達するまでエッチバックし、接続孔１２Ａ内に導電
層１６の一部１６Ａを残存させる。この結果、接続孔１
２Ａの外部には、膜質の不良なＡｌ−Ｓｉ−Ｃｕ合金層
が存在しなくなる。
パッタエッチャを用いて導電層１６をバリアメタル層１
４に達するまでエッチバックし、接続孔１２Ａ内に導電
層１６の一部１６Ａを残存させる。この結果、接続孔１
２Ａの外部には、膜質の不良なＡｌ−Ｓｉ−Ｃｕ合金層
が存在しなくなる。
【００１５】（３）次に、基板上面には、非リフロー式
スパッタ法によりＡｌ−Ｓｉ−Ｃｕ合金からなる導電層
１７を形成する。導電層１７は、標準的なスパッタ条件
で形成されるので、導電層１６に比べて膜質が極めて良
好である。この後、バリアメタル層１４及び導電層１７
の積層を所望の配線パターンに従ってパターニングする
ことによりバリアメタル層１４の残存部と導電層１６の
残存部１６Ａと導電層１７の残存部とを含む配線層１８
を形成する。
スパッタ法によりＡｌ−Ｓｉ−Ｃｕ合金からなる導電層
１７を形成する。導電層１７は、標準的なスパッタ条件
で形成されるので、導電層１６に比べて膜質が極めて良
好である。この後、バリアメタル層１４及び導電層１７
の積層を所望の配線パターンに従ってパターニングする
ことによりバリアメタル層１４の残存部と導電層１６の
残存部１６Ａと導電層１７の残存部とを含む配線層１８
を形成する。
【００１６】導電層１７は、不純物混入が少なく、表面
モルフォロジーが良好であるので、パターニングの際の
フォトリソグラフィ処理が容易で、高いパターニング精
度が得られる。また、導電層１７は、導電層１６の残存
部１６Ａで平坦化された面に形成されるので、カバレー
ジ性が良好となる。さらに、配線層１８は、膜質の良好
な導電層１７を主体にして構成されているので、高いマ
イグレーション耐性を有すると共に金線とのボンディン
グ性も良好である。
モルフォロジーが良好であるので、パターニングの際の
フォトリソグラフィ処理が容易で、高いパターニング精
度が得られる。また、導電層１７は、導電層１６の残存
部１６Ａで平坦化された面に形成されるので、カバレー
ジ性が良好となる。さらに、配線層１８は、膜質の良好
な導電層１７を主体にして構成されているので、高いマ
イグレーション耐性を有すると共に金線とのボンディン
グ性も良好である。
【００１７】上記した配線形成法にあっては、エッチバ
ック後のスパッタリングの際に導電層１７としてマイグ
レーション耐性が一層高い高融点金属（例えばＭｏ，Ｗ
等）を形成してもよい。また、導電層１７をＡｌ又はＡ
ｌ合金で形成した場合、その上にＭｏＳｉ等のキャップ
メタル層を被着してもよい。
ック後のスパッタリングの際に導電層１７としてマイグ
レーション耐性が一層高い高融点金属（例えばＭｏ，Ｗ
等）を形成してもよい。また、導電層１７をＡｌ又はＡ
ｌ合金で形成した場合、その上にＭｏＳｉ等のキャップ
メタル層を被着してもよい。
【００１８】スパッタ装置にエッチバックモジュールを
取付けると、図１のスパッタ処理と図２のスパッタエッ
チ処理と図３のスパッタ処理とを同一の処理室内で連続
的に行なうことができる。
取付けると、図１のスパッタ処理と図２のスパッタエッ
チ処理と図３のスパッタ処理とを同一の処理室内で連続
的に行なうことができる。
【００１９】この発明は、多層配線において上方の配線
に適用することもでき、例えば配線層１８につながる上
方配線層にこの発明を適用するときはバリアメタル層１
４に相当する層を省略してもよい。
に適用することもでき、例えば配線層１８につながる上
方配線層にこの発明を適用するときはバリアメタル層１
４に相当する層を省略してもよい。
【００２０】
【発明の効果】以上のように、この発明によれば、リフ
ロー式スパッタ法により微細な接続孔を埋めるようにＡ
ｌ又はＡｌ合金層を形成した後この層をエッチバックし
てから非リフロー式スパッタ法によりＡｌ合金等の導電
層を被着し、この導電層をパターニングして配線層を形
成するようにしたので、カバレージ性及び膜質の良好な
低抵抗配線を実現可能となる効果が得られるものであ
る。
ロー式スパッタ法により微細な接続孔を埋めるようにＡ
ｌ又はＡｌ合金層を形成した後この層をエッチバックし
てから非リフロー式スパッタ法によりＡｌ合金等の導電
層を被着し、この導電層をパターニングして配線層を形
成するようにしたので、カバレージ性及び膜質の良好な
低抵抗配線を実現可能となる効果が得られるものであ
る。
【図１】〜
【図３】 この発明の一実施例による配線形成法を示す
基板断面図である。
基板断面図である。
【図４】 従来の配線形成法を説明するための基板断面
図である。
図である。
１０：半導体基板、１２：絶縁膜、１２Ａ：接続孔、１
４：バリアメタル層、１６，１７：導電層、１８：配線
層。
４：バリアメタル層、１６，１７：導電層、１８：配線
層。
Claims (1)
- 【請求項１】（ａ）基板上に被接続部を覆って絶縁膜を
形成する工程と、 （ｂ）前記被接続部に対応した接続孔を前記絶縁膜に形
成する工程と、 （ｃ）リフロー式スパッタ法により前記接続孔を埋め且
つ前記絶縁膜を覆うようにＡｌ又はＡｌ合金からなる第
１の導電層を形成する工程と、 （ｄ）前記第１の導電層をエッチバックして前記接続孔
内に前記第１の導電層の一部を残存させる工程と、 （ｅ）非リフロー式スパッタ法により前記第１の導電層
の残存部に重ねて第２の導電層を形成した後この第２の
導電層を所望の配線パターンに従ってパターニングする
ことにより前記第１及び第２の導電層の残存部を含む配
線層を形成する工程とを含む配線形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9198992A JPH05267475A (ja) | 1992-03-18 | 1992-03-18 | 配線形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9198992A JPH05267475A (ja) | 1992-03-18 | 1992-03-18 | 配線形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267475A true JPH05267475A (ja) | 1993-10-15 |
Family
ID=14041871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9198992A Pending JPH05267475A (ja) | 1992-03-18 | 1992-03-18 | 配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267475A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045898B2 (en) | 1998-12-25 | 2006-05-16 | Nec Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2011153374A (ja) * | 2009-12-29 | 2011-08-11 | Canon Anelva Corp | 金属膜を埋め込む工程を有する電子部品の製造方法 |
| US8835296B2 (en) | 2009-12-29 | 2014-09-16 | Canon Anelva Corporation | Electronic component manufacturing method including step of embedding metal film |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166547A (ja) * | 1986-01-20 | 1987-07-23 | Nec Corp | 多層配線構造体の形成方法 |
| JPS63244858A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 金属配線の形成方法 |
| JPS63312657A (ja) * | 1987-06-15 | 1988-12-21 | Ricoh Co Ltd | 半導体集積回路装置の製造方法 |
| JPH0291970A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | 配線用アルミニウム薄膜導体 |
-
1992
- 1992-03-18 JP JP9198992A patent/JPH05267475A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166547A (ja) * | 1986-01-20 | 1987-07-23 | Nec Corp | 多層配線構造体の形成方法 |
| JPS63244858A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 金属配線の形成方法 |
| JPS63312657A (ja) * | 1987-06-15 | 1988-12-21 | Ricoh Co Ltd | 半導体集積回路装置の製造方法 |
| JPH0291970A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | 配線用アルミニウム薄膜導体 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7045898B2 (en) | 1998-12-25 | 2006-05-16 | Nec Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2011153374A (ja) * | 2009-12-29 | 2011-08-11 | Canon Anelva Corp | 金属膜を埋め込む工程を有する電子部品の製造方法 |
| US8835296B2 (en) | 2009-12-29 | 2014-09-16 | Canon Anelva Corporation | Electronic component manufacturing method including step of embedding metal film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JPH05267475A (ja) | 配線形成法 | |
| JPH06120211A (ja) | 半導体装置の製造方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPH05347360A (ja) | 多層配線構造およびその製造方法 | |
| JPH02134847A (ja) | 半導体装置とその製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH11186269A (ja) | 半導体集積回路およびその製造方法 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPS6038872B2 (ja) | 半導体装置の製造方法 | |
| JPH0697299A (ja) | 半導体装置 | |
| JPH0298960A (ja) | 半導体装置の製造方法 | |
| JPH04279047A (ja) | 半導体装置の製造方法 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH01192140A (ja) | 半導体集積回路装置 | |
| JPH0251273A (ja) | 半導体集積回路装置 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPH0513599A (ja) | 半導体装置の配線形成方法 | |
| JPH05206136A (ja) | 配線の形成方法 | |
| JPH0242747A (ja) | 半導体装置 |