JPH0242747A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0242747A
JPH0242747A JP19277288A JP19277288A JPH0242747A JP H0242747 A JPH0242747 A JP H0242747A JP 19277288 A JP19277288 A JP 19277288A JP 19277288 A JP19277288 A JP 19277288A JP H0242747 A JPH0242747 A JP H0242747A
Authority
JP
Japan
Prior art keywords
silicon
contact hole
wiring
insulating layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19277288A
Other languages
English (en)
Inventor
Hiroyuki Usami
宇佐美 浩之
Hiroaki Tezuka
弘明 手塚
Yumiko Ikeda
池田 由美子
Yuji Tanida
谷田 雄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP19277288A priority Critical patent/JPH0242747A/ja
Publication of JPH0242747A publication Critical patent/JPH0242747A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置に係り、特にシリコン基板上に電気
絶縁層を介して配線を形成し、シリコン基板上に形成さ
れる拡散層と配線とを電気的に接続するため前記電気絶
縁層に設けたコンタクト孔の構造に関する。
(従来の技術) 半導体装置においては機能素子を形成したのち、これら
の素子間に配線を施して各々の素子を電気的に連結させ
所望の回路機能を得ている。この際、配線を単一層のみ
で行なうと、素子の集積度を上げるとともに配線が複雑
化して微細化の限界に接近するため製造が困難であった
。そこで、ICの高度集積化に伴い配線の占有面積を少
なくするため、配線を複数層とする多層配線がなされて
いた。
多層配線は、基板内に形成された各素子領域と第1層目
の配線との間及び配線同志の間に電気絶縁層を介在させ
、所定の領域に穿孔されるコンタクト孔を介して異なる
層の配線間を電気的に接続して形成される。
基板内に形成された各素子領域と第1層目の配線とを接
続する構造は、例えば第2図に示すように、拡散層21
aを有するシリコン基板21上に絶縁層22を着膜し、
フォトリソ法により前記絶縁層22の所定箇所にコンタ
クト孔23を穿孔する、更にアルミニウム薄膜を堆積し
、これをフォトリソ法によりパターニングし配線24を
形成する。
このように形成した半導体装置においては、コンタクト
孔部での抵抗を下げる目的で加熱処理が施されるが、配
線に純粋なアルミニウム(AI)を用いると、シリコン
基板中のシリコンがアルミニウム配線中に拡散して侵入
し、半導体の特性の劣化を生じさせるという欠点があっ
た。
そこで、配線としてシリコンを1〜3%含有したアルミ
ニウム薄’a (A I −3i )を用い、不純物を
添付することにより前記のような不都合を生じさせない
ようにしていた。
(発明が解決しようとする課題) しかしながら、半導体装置の微細化に件ってコンタクト
孔面積も縮小しているので、配線層の着膜時やその後の
半導体装置の製造工程における熱処理による温度上昇の
際、配線24中のシリコンが拡散層21aとの境界面の
コンタクト孔部に析出25し、コンタクト孔23を塞い
でしまいコンタクト抵抗が増加するという問題点があっ
た。
本発明は上記実情に鑑みてなされたもので、微細コンタ
クト孔を有する半導体装置において、コンタクト抵抗の
増加を防止することができる半導体装置を提供すること
を目的とする。
(課題を解決するための手段) 上記課題を解消するため請求項1に係る半導体装置は、
シリコン基板上に絶縁層を形成し、この絶縁層に形成さ
れたコンタクト孔を介してアルミニウム−シリコン合金
から成る配線を前記シリコン基板に接続した半導体装置
において、前記コンタクト孔の側壁面にシリコンを補集
する材料からなる側壁膜を形成したことを特徴とする。
また請求項2に係る半導体装置は、前記シリコンを補集
する材料に代えて高融点金属を用いて側壁膜としたこと
を特徴とする。
(作用) 請求項1の発明によれば、コンタクト孔の側壁面にシリ
コンを補集する材料からなるIpl壁膜を形成したので
、コンタクト孔に流入するシリコンを側壁膜で補集して
コンタクト底部へのシリコンの析出を防止できる。
また請求項2の発明によれば、コンタクト孔の側壁面に
高融点金属からなる側壁膜を形成したので、コンタクト
底部へシリコンが析出しても、配線とシリコン基板は高
融点金属を介して接続して、いるので、コンタクト抵抗
の増加を防止する。
(実施例) 本発明の一実施例について図面を参照しながら説明する
第1図(f)は、本発明の実施例にかかる多層配線構造
を有する半導体装置のコンタクト孔部分を示す。
拡散層1aを有するシリコン基板1上に絶縁層2を形成
する。絶縁層2上には、シリコン(Si)を含有したア
ルミニウム−シリコン合金で配線3が形成されている。
絶縁層2の所定の箇所にはコンタクト孔4が穿孔され、
シリコン基板1内に形成された各素子領域と配線3が接
続されている。
そして、このコンタクト孔4の内周壁に単結晶や多結晶
から成る側壁膜5を設けている。この、単結晶や多結晶
は、シリコンを補集する材料を用いている。従って、コ
ンタクト孔4内は、アルミニウム−シリコン合金からな
る配線3とその外側周囲゛を覆う側壁膜5とで構成され
ている。
次に、本実施例の半導体装置の製造工程について第1図
(a)乃至第1図(f)を参照して説明する。
拡散層1aを有するシリコン基板1上に厚膜0゜8μm
の5io2rIAを着膜して絶縁層2を形成する(第1
図(a))。
絶縁層2上にレジストパターン11を形成しく第1図(
b))、異方性エツチングにより絶縁層2の所定箇所に
コンタクト孔4を穿孔してレジストパターン11を除去
する(第1図(C))。
コンタクト孔4を穿孔した絶縁層2の全面に、多結晶シ
リコンから成るpoly−st層12を着膜する(第1
図(d))。
poly−si層12の全面を反応性イオンエツチング
(RIB)L、コンタクト孔4の側壁部のみにPo1y
−8tを残し、厚さtが約0.1.um〜0.2μmの
側壁膜5を形成する(第1図(e))、このRIE法に
よるエツチングは、塩化系ガスを使用して行なう。
側壁膜5を形成したコンタクト孔4上にシリコンを含有
したアルミニウム合金(AI−3t)をスパッタリング
法により1.0μmの膜厚となるよう着膜して配線層を
形成する。その後、配線層をフォトリソ法によりパター
ニングし、所望のパターンを有する配線3を形成する(
第1図(f))。
上述したような構造の半導体装置によれば、配線3中の
シリコンがコンタクト孔4に流入して析出しようとして
も、側壁膜5でシリコンを補集することによりコンタク
ト孔4底部にシリコンが析出しない、従って、コンタク
ト孔4底部がシリコンの析出により塞がれることがなく
コンタクト抵抗の増加を防止することができる。
本実施例では、側壁膜5として多結晶S1から成るPo
1y−3tを使用したが、側壁膜5の材料として純A1
等の単結晶を使用してもよい、純Al等の単結晶は、シ
リコンを溶かす性質を有するので、配線中のシリコンが
コンタクト孔に流入して析出する際、Po1y−siと
同様の効果が得られる。
また、側壁膜をタングステン等の高融点金属で形成して
もよい、側壁膜を高融点金属で形成すると、コンタクト
孔底部に配線中のシリコンが析出しても、高融点金属で
ある側壁膜の下部がコンタクト孔底部のシリコン基板と
の接触を確保しているので、シリコン析出によりコンタ
クト抵抗は増加しない。
(発明の効果) 上述したように請求項1の発明は、コンタクト孔の側壁
面にシリコンを補集する材料からなる側壁膜を形成した
ので、配線中のシリコンがコンタクト底部に流入して析
出することを防ぎ、コンタクト抵抗の増加を防止するこ
とができると共にコンタクト不良を防止することができ
る。
請求項2の発明は、コンタクト孔の側壁面に高融点金属
からなる側壁膜を形成し、高融点金属下部がシリコン基
板と接触しているので、配線中にシリコンが析出しても
、コン−タクト抵抗の増加を防止することができると共
にコンタクト不良を防止することができる。
【図面の簡単な説明】
第1図(a)乃至(f>は本発明実施例の半導体装置の
製造工程図、第2図は従来の半導体装置の断面説明図で
ある。 第1図 1・・・・・・シリコン基板 2・・・・・・絶縁層 3・・・・・・配線 4・・・・・・コンタクト孔 5・・・・・・側壁膜

Claims (2)

    【特許請求の範囲】
  1. (1)シリコン基板上に絶縁層を形成し、この絶縁層に
    形成されたコンタクト孔を介してアルミニウム−シリコ
    ン合金から成る配線を前記シリコン基板に接続した半導
    体装置において、 前記コンタクト孔の側壁面にシリコンを補集する材料か
    らなる側壁膜を形成したことを特徴とする半導体装置。
  2. (2)シリコンを補集する材料に代えて高融点金属を用
    いて側壁膜とした請求項1に記載の半導体装置。
JP19277288A 1988-08-03 1988-08-03 半導体装置 Pending JPH0242747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19277288A JPH0242747A (ja) 1988-08-03 1988-08-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19277288A JPH0242747A (ja) 1988-08-03 1988-08-03 半導体装置

Publications (1)

Publication Number Publication Date
JPH0242747A true JPH0242747A (ja) 1990-02-13

Family

ID=16296769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19277288A Pending JPH0242747A (ja) 1988-08-03 1988-08-03 半導体装置

Country Status (1)

Country Link
JP (1) JPH0242747A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459153B1 (en) * 1999-05-12 2002-10-01 Koninklijke Philips Electronics N.V. Compositions for improving interconnect metallization performance in integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459153B1 (en) * 1999-05-12 2002-10-01 Koninklijke Philips Electronics N.V. Compositions for improving interconnect metallization performance in integrated circuits

Similar Documents

Publication Publication Date Title
JPH06125013A (ja) 半導体装置及びその製造方法
JPH0242747A (ja) 半導体装置
JPH0242748A (ja) 半導体装置
JPS5950544A (ja) 多層配線の形成方法
JPH06120211A (ja) 半導体装置の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPS5863150A (ja) 半導体装置の製造方法
JP2003318211A (ja) 半導体装置
JPH05267475A (ja) 配線形成法
JP2000232156A (ja) 半導体装置の製造方法
JPS6143855B2 (ja)
JPH0786209A (ja) 半導体装置の製造方法
JPS62241373A (ja) 半導体装置
JPH0547764A (ja) 半導体装置とその製造方法
JPH0917868A (ja) 半導体集積回路装置の配線接続構造及びその製造方法
JPH03185722A (ja) 半導体装置の製造方法
JPS5966150A (ja) 半導体装置およびその製造方法
JPS63147346A (ja) 半導体集積回路装置
JPH02134847A (ja) 半導体装置とその製造方法
JPH0334545A (ja) 半導体装置の製造方法
JPH0341732A (ja) 半導体装置の製造方法
JPH01192140A (ja) 半導体集積回路装置
JPH03280431A (ja) 多層配線の製造方法および装置
JPS6216547A (ja) 半導体装置の製造方法
JPS63117446A (ja) 半導体装置の製造方法