JPS63117446A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63117446A
JPS63117446A JP26434086A JP26434086A JPS63117446A JP S63117446 A JPS63117446 A JP S63117446A JP 26434086 A JP26434086 A JP 26434086A JP 26434086 A JP26434086 A JP 26434086A JP S63117446 A JPS63117446 A JP S63117446A
Authority
JP
Japan
Prior art keywords
aluminum
metal
wiring
alloy
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26434086A
Other languages
English (en)
Inventor
Katsuyuki Inayoshi
稲吉 勝幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26434086A priority Critical patent/JPS63117446A/ja
Publication of JPS63117446A publication Critical patent/JPS63117446A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 多層に設けられた配線の間がパイヤホールを通して接続
される半導体装置の製造において、バイヤホールを上層
配線のパターン化エツチングのエツチングストッパにな
り得る金属で充填することにより、 配線の最大幅の縮小を可能にさせて、配線パターンの密
度向上を可能にさせたものである。
〔産業上の利用分野〕
本発明は、多層に設けられた配線の間がパイヤホールを
通して接続される半導体装置の製造方法に係り、特に、
配線パターンの密度向上を可能にさせる接続方法に関す
半導体装置特に半導体集積回路(IC)は、集積度の向
上により配線が多層化すると共に配線パターンが高密度
化してきている。
そして層の異なる配線間の接続は、眉間絶縁膜に形成さ
れた貫通孔(パイヤホール)を通してなされるが、その
場合、配線パターンの密度向上には接続方法に工夫が望
まれる。
〔従来の技術〕
第2図は、従来方法による接続例を示す側面図1a)と
平面図(′b)である。
同図において、1はアルミニウムまたはアルミニウムを
主成分にした合金からなり基板表面に形成された第一の
配線、2は例えばPSGからなり第一の配線1を含む基
板上の絶縁膜、3は第一の配線1に繋げて絶縁膜2に形
成された貫通孔なるパイヤホール、4はパイヤホール3
の形成された絶縁膜2上にアルミニウムまたはアルミニ
ウムを主成分にした合金を被着しエツチングによりバイ
ヤホール3を覆うようにパターン化して形成された第二
の配線、4aおよび4bは第二の配線4と同時に形成さ
れ第二の配線4に隣接する第二の配線、である。
ここで、アルミニウムを主成分にした合金とは、アルミ
ニウムに例えばシリコンまたは銅などを数%程度添加し
て合金としたものであり、以下においても同様である。
第二の配線4は、上記被着の際にパイヤホール3の中に
入り込んで第一の配線1と接続される。
この場合、第二の配線4は、それを形成するエツチング
の際のエツチング領域がバイヤホール3に食い込まない
ように、即ち図中)に5で示す所謂かぶりが取れるよう
に、少なくともその部分の幅がパイヤホール3の大きさ
よりかなり大きくする必要がある。
それは、上記エツチング領域がバイヤホール3に食い込
むと、第一の配線1もエツチングされて接続の信頼性が
低下するので、第二の配線4のパターンの位置合わせ誤
差の吸収をも含めてかぶり5を確保するためである。
そしてこの幅は、他の部分の幅より太き(、第二の配線
4の最大幅となるのが一般である。
〔発明が解決しようとする問題点〕
このように第二の配線4の幅が部分的であっても大きく
なると、隣接する配線間の間隙の下限値の制限から、第
二の配線4および4aや4および4bの間隔が大きくな
り、第二の配線パターンの密度向上が阻害される問題と
なる。
〔問題点を解決するための手段〕
上記問題点は、表面に第一の配線が形成された基板上に
絶縁膜を形成し該絶縁膜に該第一の配線と磐がる貫通孔
を形成する工程と、該貫通孔に金属を充填する工程と、
その上にアルミニウムまたはアルミニウムを主成分にし
た合金を被着しエツチングによりパターン化して充填し
た金属に繋がる第二の配線を形成する工程とを含み、且
つ上記充填する金属を、銅、モリブデン、アルミニウム
・銅合金、アルミニウム・ニッケル合金、アルミニウム
・マグネシウム合金、またはアルミニウムを下層として
付加したこれらの金属にして、上記第一および第二の配
線を接続する本発明の製造方法によって解決される。
本発明によれば、上記貫通孔に対する金属の充填は、全
面に上記充填する金属を被着し、ポリッシングなどの機
械的表面除去手段により上記絶縁膜を表出させて行うの
が望ましい。
〔作用〕
被着したアルミニウムまたはアルミニウムを主成分にし
た合金をエツチングによりパターン化する際のエッチャ
ントが塩素系であるため、上記に示した充填する金属の
エツチングレートは、パターン化対象のそれよりも相対
的に小さくなる。このことは、上記アルミニウムを主成
分にした合金の元素の組み合わせが充填する金属のそれ
と同一の場合であっても、前者のアルミニウムと組み合
わせられる元素の濃度が後者のそれよりも低いことによ
り成立する。
従って本方法によれば、第二の配線を形成するエツチン
グのエツチング領域が上記貫通孔(バイヤホール)に食
い込んでも、そこに充填された金属がエツチングストッ
パとなって余分なエツチングが阻止されるので、第二の
配線は、パイヤホール部におけるかぶりを確保する必要
がなくなり、最大幅を従来より縮小することが出来る。
そしてこのことは、隣接する配線との間隔を従来より小
さくすることを可能にして配線パターンの密度向上を可
能にする。
また上記充填する金属は、単一工程によりパイヤホール
を選択的に充填することが困難であるので、その充填に
は上記の方法が用いられる。そこには、被着金属の除去
領域が広いため、リフトオフ法の利用が困難である事情
も含まれる。
〔実施例〕
以下、本発明方法の実施例について第1図の側面図(a
)〜(d)と平面図(e)を用い説明する。企図を通じ
同一符号は同一機能対象物を示す。
第1図において、先ず〔図(al参照〕、通常の方法に
より、表面にアルミニウムまたはアルミニウムを主成分
にした合金からなる第一の配線1が形成された基板上に
PSGからなる絶縁膜2を形成し、更に第一の配線1に
繋がるバイヤホール3を形成する。
次いで〔図(′b)参照〕、垂直蒸着により、金属6を
パイ中ホール3部の表面が絶縁膜2の表面より高くなる
まで全面に被着する。
金属6には、銅、モリブデン、アルミニウム・銅合金、
アルミニウム・ニッケル合金、アルミニウム・マグネシ
ウム合金、またはアルミニウムを下層として付加した前
記金属の何れかを用いる。
次いテC図(C1参照〕、ポリッシングなどの機械的表
面除去手段により、被着された金属lを表面から除去し
て絶縁膜2を表出させる。さすれば金属6は、パイヤホ
ール3の中に残りそこを充填した形になる。
この充填に上記の方法を用いるのは、先に述べたように
、単一工程による選択的充填が困難であり、また、リフ
トオフ法の利用も困難である事情による。
次いで〔図(d)参照〕、アルミニウムまたはアルミニ
ウムを主成分にした合金を全面に被着し、エッチャント
に塩素系ガス例えば 5iC14+ C12を用いたド
ライエツチングによりパターン化して、金属6に繋がる
第二の配線4およびその他の第二の配線4a、4bなど
を形成する。第二の配線4は、金属6を介して第一の配
線1と接続される。
この場合、金属6が上記ドライエツチングに対してエツ
チングストッパとなるので、第2図で示したかぶり5の
確保が必要でなくなり、工・ノチング領域がパイヤホー
ル3に食い込んでも支障がなくなる。
従って、本方法による場合の第二の配線4は、パイヤホ
ール3を完全に覆う必要がなくなって、図1e)に示す
如く、従来の場合の第二の配線4より最大幅を縮小する
ことが可能になり、隣接する配線間の間隙の下限値を確
保しながら、第二の配線4および4aや4および4bの
間隔を従来の場合より小さくすることが可能になる。そ
してこのことは、第二の配線パターンの密度向上を可能
にさせる。
また本方法は、第二の配線4のかぶり5に相当する第一
の配線1のかぶりの確保も不要にさせ、第一の配線パタ
ーンについても密度向上を可能にさせる。
〔発明の効果〕
以上説明したように本発明の構成によれば、多層に設け
られた配線の間がパイヤホールを通して接続される半導
体装置の製造において、配線の最大幅の縮小を可能にさ
せて、配線パターンの密度向上を可能にさせる効果があ
る。
【図面の簡単な説明】
第1図は本発明方法の実施例を示す側面図と平面図、 第2図は従来方法による接続例を示す側面図と平面図、 である。 図において、 1は第一の配線、 2は絶縁膜、 3はパイヤホール(言通孔)、 4.4a、 4bは第二の配線、 5はかぶり、 6は3に充愼する全屈、 である。

Claims (1)

  1. 【特許請求の範囲】  1)表面に第一の配線が形成された基板上に絶縁膜を
    形成し該絶縁膜に該第一の配線と繋がる貫通孔を形成す
    る工程と、該貫通孔に金属を充填する工程と、その上に
    アルミニウムまたはアルミニウムを主成分にした合金を
    被着しエッチングによりパターン化して充填した金属に
    繋がる第二の配線を形成する工程とを含み、且つ上記充
    填する金属を、銅、モリブデン、アルミニウム・銅合金
    、アルミニウム・ニッケル合金、アルミニウム・マグネ
    シウム合金、またはアルミニウムを下層として付加した
    これらの金属にして、上記第一および第二の配線を接続
    することを特徴とする半導体装置の製造方法。  2)上記貫通孔に対する金属の充填は、全面に上記充
    填する金属を被着し、ポリッシングなどの機械的表面除
    去手段により上記絶縁膜を表出させて行うことを特徴と
    する特許請求の範囲第1項記載の半導体装置の製造方法
JP26434086A 1986-11-06 1986-11-06 半導体装置の製造方法 Pending JPS63117446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26434086A JPS63117446A (ja) 1986-11-06 1986-11-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26434086A JPS63117446A (ja) 1986-11-06 1986-11-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63117446A true JPS63117446A (ja) 1988-05-21

Family

ID=17401808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26434086A Pending JPS63117446A (ja) 1986-11-06 1986-11-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63117446A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477143A (en) * 1987-09-18 1989-03-23 Toshiba Corp Formation of copper thin film wiring
JPH0799246A (ja) * 1992-12-02 1995-04-11 Hyundai Electron Ind Co Ltd 半導体装置のコンタクト及びその形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6477143A (en) * 1987-09-18 1989-03-23 Toshiba Corp Formation of copper thin film wiring
JPH0799246A (ja) * 1992-12-02 1995-04-11 Hyundai Electron Ind Co Ltd 半導体装置のコンタクト及びその形成方法

Similar Documents

Publication Publication Date Title
US5198385A (en) Photolithographic formation of die-to-package airbridge in a semiconductor device
JP3139781B2 (ja) 半導体装置およびその製造方法
JPH06125013A (ja) 半導体装置及びその製造方法
JPH04192333A (ja) 半導体装置
JPS63117446A (ja) 半導体装置の製造方法
JP2808616B2 (ja) 半導体装置の製造方法
JPS5950544A (ja) 多層配線の形成方法
JPH11251433A (ja) 半導体装置およびその製法
JPS5863150A (ja) 半導体装置の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPH01255249A (ja) 半導体集積回路装置
JPS63312658A (ja) 半導体装置の製造方法
JPH04188753A (ja) 多層配線半導体装置
JPH01125847A (ja) 半導体装置およびその製造方法
JPH0340449A (ja) 集積回路を有する半導体装置
JPH0115142B2 (ja)
JPH0542139B2 (ja)
JPH0334545A (ja) 半導体装置の製造方法
JPH05304216A (ja) 半導体装置
JPS60187039A (ja) 多層配線部材
JPH0645332A (ja) 半導体装置の製造方法
JPH0669349A (ja) 半導体装置の製造方法
JPH01264239A (ja) 半導体装置の製造方法
JPS606098B2 (ja) 半導体集積回路
JPS63164241A (ja) 半導体装置の製造方法