JPH04192333A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04192333A JPH04192333A JP2318614A JP31861490A JPH04192333A JP H04192333 A JPH04192333 A JP H04192333A JP 2318614 A JP2318614 A JP 2318614A JP 31861490 A JP31861490 A JP 31861490A JP H04192333 A JPH04192333 A JP H04192333A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- metal wiring
- interlayer insulating
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 50
- 239000002184 metal Substances 0.000 claims abstract description 50
- 239000011229 interlayer Substances 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 abstract description 11
- 238000000576 coating method Methods 0.000 abstract description 8
- 239000011248 coating agent Substances 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 112
- 238000000034 method Methods 0.000 description 17
- 229910052737 gold Inorganic materials 0.000 description 15
- 239000010931 gold Substances 0.000 description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 14
- 238000007747 plating Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に多層金属配線構造を有
する半導体装置のボンディングパッド部の構造に関する
。
する半導体装置のボンディングパッド部の構造に関する
。
［従来の技術〕
従来、この種の多層金属配線を有する半導体装置では、
配線金属として主としてアルミニウムまたはＡｌ１−Ｃ
ｕ、Ａ、ｅ−３ｉ−Ｃｕ等のアルミニウム合金が使用さ
れてきた。しかしながら、近年における配線幅や配線ピ
ッチの微細化に伴ってエレクトロ・マイグレーションや
ストレス・マイグレーション等の問題が発生し、このた
め、配線金属として金または金合金を使用することが対
策としてとられている。
配線金属として主としてアルミニウムまたはＡｌ１−Ｃ
ｕ、Ａ、ｅ−３ｉ−Ｃｕ等のアルミニウム合金が使用さ
れてきた。しかしながら、近年における配線幅や配線ピ
ッチの微細化に伴ってエレクトロ・マイグレーションや
ストレス・マイグレーション等の問題が発生し、このた
め、配線金属として金または金合金を使用することが対
策としてとられている。
一般に微細金配線を実現する方法としては、リフトオフ
法、エツチング法、レジストマスクによるメツキ法等が
考えられているが、寸法精度、プロセスの容易性を考慮
してレジストマスクによるメツキ法が近年多用されてき
ている。
法、エツチング法、レジストマスクによるメツキ法等が
考えられているが、寸法精度、プロセスの容易性を考慮
してレジストマスクによるメツキ法が近年多用されてき
ている。
その方法を簡単に述べると、絶縁膜上の全面にまず給電
膜としてチタン、白金等の膜を形成し、次に通常のホト
レジスト工程により配線パターン以外のところにホトレ
ジストを残す。次に金メッキすることにより、配線パタ
ーンを形成した後、ホトレジストを剥離する。最後に配
線パターンの間に残っている給電膜を配線パターンをマ
スクとしてエツチング除去する。エツチングする方法と
しては、ウェット法により化学的にエツチングする方法
と、逆スバ・ンタを利用したドライエツチング法あるい
はイオンミリング法があるが、パターンの微細化にはサ
イドエツチングの少ない不活性ガス雰囲気中での逆スパ
ツタを利用したドライエツチングが最も適している。
膜としてチタン、白金等の膜を形成し、次に通常のホト
レジスト工程により配線パターン以外のところにホトレ
ジストを残す。次に金メッキすることにより、配線パタ
ーンを形成した後、ホトレジストを剥離する。最後に配
線パターンの間に残っている給電膜を配線パターンをマ
スクとしてエツチング除去する。エツチングする方法と
しては、ウェット法により化学的にエツチングする方法
と、逆スバ・ンタを利用したドライエツチング法あるい
はイオンミリング法があるが、パターンの微細化にはサ
イドエツチングの少ない不活性ガス雰囲気中での逆スパ
ツタを利用したドライエツチングが最も適している。
ただし、この方法にも問題があり、下地に急峻な段差が
存在すると、その段差部では導電膜がエツチング残りし
易く、配線ショートを引起こした゛ リ、後の工程で段
差部から剥がれて飛散したりする等の不具合が発生され
る。
存在すると、その段差部では導電膜がエツチング残りし
易く、配線ショートを引起こした゛ リ、後の工程で段
差部から剥がれて飛散したりする等の不具合が発生され
る。
そこで、下地に急峻な段差を形成しないように、眉間絶
縁膜としてシリコンを含むポリイミド（以下、シリコン
ポリイミドと称する）等の塗布形成可能な有機系絶縁膜
または無機系絶縁膜を使用することが提案されている。
縁膜としてシリコンを含むポリイミド（以下、シリコン
ポリイミドと称する）等の塗布形成可能な有機系絶縁膜
または無機系絶縁膜を使用することが提案されている。
第５図はこのような対策を施した従来の半導体装置のワ
イヤボンディング用のボンディングパッド部の構造を示
す断面図である。すなわち、半導体基板１上に図示され
ない第１金属配線膜が形成され、この上に第１層間絶縁
膜３が形成されており、その上に図示されない第２金属
配線膜が形成され、さらにこの上に第２層間絶縁膜７が
形成されている。ここでは第１層間絶縁膜３としては、
プラズマＣＶＤ等で形成された膜が使用され、第２層間
絶縁膜７としては、塗布形成された例えばシリコンポリ
イミド等が使用される。次に、第２層間絶縁膜７に開孔
８が設けられ、この間孔内に第３金属配線膜１１を形成
してボンディングパッド′として構成している。
イヤボンディング用のボンディングパッド部の構造を示
す断面図である。すなわち、半導体基板１上に図示され
ない第１金属配線膜が形成され、この上に第１層間絶縁
膜３が形成されており、その上に図示されない第２金属
配線膜が形成され、さらにこの上に第２層間絶縁膜７が
形成されている。ここでは第１層間絶縁膜３としては、
プラズマＣＶＤ等で形成された膜が使用され、第２層間
絶縁膜７としては、塗布形成された例えばシリコンポリ
イミド等が使用される。次に、第２層間絶縁膜７に開孔
８が設けられ、この間孔内に第３金属配線膜１１を形成
してボンディングパッド′として構成している。
また、第６図は従来の他の半導体装置の構造を示す図で
ある。半導体基板１上に図示されない第１金属配線膜が
形成され、この上に第１層間絶縁膜３が形成されており
、その上に第２金属配線層６が形成されている。第１Ｎ
間絶縁膜３としては、ＣＶＤ法あるいはプラズマＣＶＤ
法等により形成された無機絶縁膜が形成されている。そ
して、この上に第２層間絶縁膜７が形成され、前記第２
金属配線膜６の一部を露呈させる開孔８が設けられる。
ある。半導体基板１上に図示されない第１金属配線膜が
形成され、この上に第１層間絶縁膜３が形成されており
、その上に第２金属配線層６が形成されている。第１Ｎ
間絶縁膜３としては、ＣＶＤ法あるいはプラズマＣＶＤ
法等により形成された無機絶縁膜が形成されている。そ
して、この上に第２層間絶縁膜７が形成され、前記第２
金属配線膜６の一部を露呈させる開孔８が設けられる。
第２層間絶縁膜７としては、塗布形成された例えばシリ
コンポリイミド膜等が使用されている。
コンポリイミド膜等が使用されている。
次に、第２層間絶縁膜７に設けた開孔８を覆うように第
３金属配線膜１１を形成し、これをボンディングパッド
部として構成している。
３金属配線膜１１を形成し、これをボンディングパッド
部として構成している。
なお、第５図、第６図ではフィールド絶縁膜および給電
膜等は省略しである。
膜等は省略しである。
〔発明が解決しようとする課題］
上述したように、従来の塗布形成された絶縁膜と、急峻
な段差部に金膜または給電膜が残存し易い配線形成法の
組合わせでは、クラックを防止しようとすると段差部に
残存した金膜または給電膜の剥がれによるショートの恐
れがあり、逆に剥がれによるショートを防止しようとす
るとクラックの発生の恐れがあった。
な段差部に金膜または給電膜が残存し易い配線形成法の
組合わせでは、クラックを防止しようとすると段差部に
残存した金膜または給電膜の剥がれによるショートの恐
れがあり、逆に剥がれによるショートを防止しようとす
るとクラックの発生の恐れがあった。
すなわち、第５図の例では、第２層間絶縁膜７の開孔８
内にボンディングパッドとしての第３金属配線膜１１を
形成しているため、この第３金属配線膜１１にボンディ
ング時の機械的圧力が加えられても、この力が第２層間
絶縁膜７に加えられることはなく、第２層間絶縁膜７に
クラックが入るのを防止することができる。しかしなが
ら、この構造では、第３金属配線膜１１のエツチング時
に、開孔８の側面部８ａに第３金属配線膜１１を形成す
る金メツキ膜または給電膜が残存し易いため、後工程で
それが剥がれて短絡不良となる恐れがある。
内にボンディングパッドとしての第３金属配線膜１１を
形成しているため、この第３金属配線膜１１にボンディ
ング時の機械的圧力が加えられても、この力が第２層間
絶縁膜７に加えられることはなく、第２層間絶縁膜７に
クラックが入るのを防止することができる。しかしなが
ら、この構造では、第３金属配線膜１１のエツチング時
に、開孔８の側面部８ａに第３金属配線膜１１を形成す
る金メツキ膜または給電膜が残存し易いため、後工程で
それが剥がれて短絡不良となる恐れがある。
一方、第６図の構造では、開孔８を覆うように第３金属
配線膜１１を形成しているため、開孔８の側面部８ａで
エツチングが行われることがなく、この側面部８ａでの
剥がれは問題とはならないが、ボンディング時の機械的
圧力により第２層間絶縁膜７にクラックが入る恐れがあ
り、信転性上好ましいとは言えない状態となる。
配線膜１１を形成しているため、開孔８の側面部８ａで
エツチングが行われることがなく、この側面部８ａでの
剥がれは問題とはならないが、ボンディング時の機械的
圧力により第２層間絶縁膜７にクラックが入る恐れがあ
り、信転性上好ましいとは言えない状態となる。
なお、第５図、第６図は３層構造の配線構造の例である
が、同様の問題は２層または４Ｎ以上の多層でも機械的
圧力によりクシツクの入り易い塗布形成された絶縁膜の
使用と、急峻な段差部に金膜または給電膜が残存し易い
配線形成法を組合わせた際には、問題となり得る。
が、同様の問題は２層または４Ｎ以上の多層でも機械的
圧力によりクシツクの入り易い塗布形成された絶縁膜の
使用と、急峻な段差部に金膜または給電膜が残存し易い
配線形成法を組合わせた際には、問題となり得る。
本発明の目的はこのような問題を解消した半導体装置を
提供することにある。
提供することにある。
［課題を解決するための手段］
本発明の半導体装置は、最上層の眉間絶縁膜に形成した
開孔内に最上層の金属配線層を形成してボンディングパ
ッド部を形成するとともに、この金属配線層の一部を開
孔の側面部を覆うようにリング状に形成している。
開孔内に最上層の金属配線層を形成してボンディングパ
ッド部を形成するとともに、この金属配線層の一部を開
孔の側面部を覆うようにリング状に形成している。
この場合、眉間絶縁膜の開孔の下側に、開孔よりも大き
い下層金属配線層を形成してもよい。
い下層金属配線層を形成してもよい。
本発明によれば、ボンディングパッド部と分Ｈしたリン
グ状部を設けることで、眉間絶縁膜の側面部における金
属配線膜のエツチング残りが防止でき、かつボンディン
グパッド部に加えられるボンディング時の衝撃力が層間
絶縁膜に加えられてクラックが発生することが防止でき
る。
グ状部を設けることで、眉間絶縁膜の側面部における金
属配線膜のエツチング残りが防止でき、かつボンディン
グパッド部に加えられるボンディング時の衝撃力が層間
絶縁膜に加えられてクラックが発生することが防止でき
る。
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例を示し、同図（ａ）は平面
図、同図（ｂ）はその縦断面図である。
図、同図（ｂ）はその縦断面図である。
これらの図において、■は半導体基板であり、この上に
フィールド絶縁膜２が形成され、この上に図示を省略し
た第１金属配線膜が形成されている。さらに、この上に
第１層間絶縁膜３が形成され、この上に給電膜４を利用
して金メツキ膜５を形成した第２金属配線膜６が形成さ
れている。さらに、この上に塗布形成した第２層間絶縁
膜７が形成され、この第２層間絶縁膜７には前記第２金
属配線膜６上に開孔８を開設している。そして、この開
孔８内に給電膜９と金メツキ膜１０からなる第３金属配
線膜１１でボンディングパッド部１１ａを形成し、かつ
同時に開孔８の側面部８ａを覆うように第３金属配線膜
１１の一部でリング状部１１ｂを形成している。
フィールド絶縁膜２が形成され、この上に図示を省略し
た第１金属配線膜が形成されている。さらに、この上に
第１層間絶縁膜３が形成され、この上に給電膜４を利用
して金メツキ膜５を形成した第２金属配線膜６が形成さ
れている。さらに、この上に塗布形成した第２層間絶縁
膜７が形成され、この第２層間絶縁膜７には前記第２金
属配線膜６上に開孔８を開設している。そして、この開
孔８内に給電膜９と金メツキ膜１０からなる第３金属配
線膜１１でボンディングパッド部１１ａを形成し、かつ
同時に開孔８の側面部８ａを覆うように第３金属配線膜
１１の一部でリング状部１１ｂを形成している。
第２図（ａ）ないしくｄ）は第１図の構造を製造工程順
に示す断面図である。
に示す断面図である。
先ず、第２図（ａ）のように、半導体基板１上にフィー
ルド絶縁膜２を形成し、この上に図示されない第１金属
配線膜を形成する。さらに、この上にＣＶＤ法またはプ
ラズマＣＶＤ法で第１層間絶縁膜３を形成する。この第
１層間絶縁膜３としては、例えばプラズマ酸化膜を計１
．０μ程度形成する。この際、シリカ塗布法、エツチン
グバック法等を用いて平坦化、平滑化を実施してもよい
。
ルド絶縁膜２を形成し、この上に図示されない第１金属
配線膜を形成する。さらに、この上にＣＶＤ法またはプ
ラズマＣＶＤ法で第１層間絶縁膜３を形成する。この第
１層間絶縁膜３としては、例えばプラズマ酸化膜を計１
．０μ程度形成する。この際、シリカ塗布法、エツチン
グバック法等を用いて平坦化、平滑化を実施してもよい
。
次に、第２図（ｂ）のように、全面に給電膜４を形成し
た後、ボンディングパッド形成領域にメツキ用のホトレ
ジストパターン１２を形成する。
た後、ボンディングパッド形成領域にメツキ用のホトレ
ジストパターン１２を形成する。
給電膜４としては、下地との密着性、メ・ンキ性を考慮
して、Ｐｄ、Ｐｔ、ＡｕとＴｉ、ＴｉＷ。
して、Ｐｄ、Ｐｔ、ＡｕとＴｉ、ＴｉＷ。
ＴｉＮ等の組合わせから選ばれる。なお、後述する第２
および第３金属配線膜の組成が異なる時には、バリア性
も考慮する必要がある。
および第３金属配線膜の組成が異なる時には、バリア性
も考慮する必要がある。
次に、第２図（Ｃ）のように、前記ホトレジスト１２を
マスクとして金メツキ膜５を形成し、第２金属配線膜６
を形成し、その一部をボンディングパッド下地部として
所要のパターンに形成する。
マスクとして金メツキ膜５を形成し、第２金属配線膜６
を形成し、その一部をボンディングパッド下地部として
所要のパターンに形成する。
そして、ホトレジスト１２を除去してから不要な給電膜
４をエツチング除去する。
４をエツチング除去する。
次に、第２図（ｄ）のように、シリコンポリイミド等の
塗布形成可能な絶縁膜を全面に形成する。
塗布形成可能な絶縁膜を全面に形成する。
膜厚としては平坦部で１．０〜１．５μ程度が望ましい
。また、塗布膜の形成前に例えばプラズマＣＶＤ法等に
より絶縁膜を形成してもよい。これにより、第２層間絶
縁膜７が形成される。そして、この上に図示を省略する
ホトレジストパターンを形成し、第２金属配線層で形成
したボンディングパッド下地部上に開孔８を形成する。
。また、塗布膜の形成前に例えばプラズマＣＶＤ法等に
より絶縁膜を形成してもよい。これにより、第２層間絶
縁膜７が形成される。そして、この上に図示を省略する
ホトレジストパターンを形成し、第２金属配線層で形成
したボンディングパッド下地部上に開孔８を形成する。
しかる上で、全面に給電膜９を形成し、この給電膜９を
利用して金メツキ膜１ｏを形成することにより第３金属
配線膜１１を形成する。そして、図示を省略するホトレ
ジストパターンにより、第３金属配線膜１１をパターン
形成することで、第１図の半導体装置が完成される。
利用して金メツキ膜１ｏを形成することにより第３金属
配線膜１１を形成する。そして、図示を省略するホトレ
ジストパターンにより、第３金属配線膜１１をパターン
形成することで、第１図の半導体装置が完成される。
このとき、第３金属配線［１１は、前記開孔８内に形成
されるボンディングパッド部１１ａと、前記開孔８の側
面部８ａを覆うリング状部１１ｂとがそれぞれ分離され
た状態となるようにパターン形成される。
されるボンディングパッド部１１ａと、前記開孔８の側
面部８ａを覆うリング状部１１ｂとがそれぞれ分離され
た状態となるようにパターン形成される。
なお、図示してはいないが、さらにパッシベーションや
機械的保護のため、この上にカバー膜を形成してもよい
。
機械的保護のため、この上にカバー膜を形成してもよい
。
この構成によれば、リング状部１１ｂがエツチングされ
ずに残されるということは、開孔８の側面部８ａを覆う
部分を残してエツチングすることであるため、第３金属
配線膜１１が開孔８の側面部８ａでエツチング残りが生
じることがない。また、ボンディングパッド部１１ａは
開孔８の内部にのみ形成されるため、ボンディング時の
力が第２層間絶縁膜７に加えられることがなく、第２層
間絶縁膜７におけるクラックの発生が防止できる。
ずに残されるということは、開孔８の側面部８ａを覆う
部分を残してエツチングすることであるため、第３金属
配線膜１１が開孔８の側面部８ａでエツチング残りが生
じることがない。また、ボンディングパッド部１１ａは
開孔８の内部にのみ形成されるため、ボンディング時の
力が第２層間絶縁膜７に加えられることがなく、第２層
間絶縁膜７におけるクラックの発生が防止できる。
なお、ボンディングパッド部１１ａとリング状部１１ｂ
との間隔は、ボンディング時の衝撃力の強さにもよるが
、少なくとも１μｍ以上とることが望ましい。
との間隔は、ボンディング時の衝撃力の強さにもよるが
、少なくとも１μｍ以上とることが望ましい。
第３図（ａ）および（ｂ）は本発明の第２実施例を示す
平面図およびその断面図である。この例では、第２層間
絶縁膜７の開孔８の下側に第２金属配線膜を形成してい
ない点が前記実施例とは相違している。このように構成
すれば、ボンディング時にボンディングパッド部１１ａ
に受ける衝撃が第２層間絶縁膜７に更に伝わらなくなり
、第２層間絶縁膜７のクラック防止効果が向上される。
平面図およびその断面図である。この例では、第２層間
絶縁膜７の開孔８の下側に第２金属配線膜を形成してい
ない点が前記実施例とは相違している。このように構成
すれば、ボンディング時にボンディングパッド部１１ａ
に受ける衝撃が第２層間絶縁膜７に更に伝わらなくなり
、第２層間絶縁膜７のクラック防止効果が向上される。
第４図（ａ）および（ｂ）は本発明の第３実施例を示す
平面図およびその断面図である。この実施例では、第１
実施例と同様の構成を、５層配線の２層配線以降に繰返
して使用している。この場合、各給電膜９Ａ、９Ｂ、９
Ｃと、金メツキ膜１０Ａ、ＩＯＢ、ＩＯＣで構成される
金属配線膜１１Ａ、ＩＩＢ、ＩＩＣの一部で形成された
リング状部１１ｂは、下から順次内側へ入るようにパタ
ーンが作られている。
平面図およびその断面図である。この実施例では、第１
実施例と同様の構成を、５層配線の２層配線以降に繰返
して使用している。この場合、各給電膜９Ａ、９Ｂ、９
Ｃと、金メツキ膜１０Ａ、ＩＯＢ、ＩＯＣで構成される
金属配線膜１１Ａ、ＩＩＢ、ＩＩＣの一部で形成された
リング状部１１ｂは、下から順次内側へ入るようにパタ
ーンが作られている。
この構成により、ボンディング時における衝撃が直接に
は層間絶縁膜７Ａ、７Ｂ、７Ｃには伝わらなくなり、ク
ラックが防止できる。
は層間絶縁膜７Ａ、７Ｂ、７Ｃには伝わらなくなり、ク
ラックが防止できる。
〔発明の効果］
以上説明したように本発明は、最上層の層間絶縁膜に形
成した開孔内に最上層の金属配線層を形成してボンディ
ングパッド部を形成し、かつこの金属配線層の一部を開
孔の側面部を覆うようにリング状に形成しているので、
ボンディングパッド部とリング状部が分離され、ボンデ
ィング時にボンディングパッド部に加えられる衝撃力が
眉間絶縁膜に伝えられることが回避されて眉間絶縁膜の
クラックが防止できるとともに、リング状部によって金
属配線膜のエツチング残りによる短絡不良等の発生が防
止できる効果がある。
成した開孔内に最上層の金属配線層を形成してボンディ
ングパッド部を形成し、かつこの金属配線層の一部を開
孔の側面部を覆うようにリング状に形成しているので、
ボンディングパッド部とリング状部が分離され、ボンデ
ィング時にボンディングパッド部に加えられる衝撃力が
眉間絶縁膜に伝えられることが回避されて眉間絶縁膜の
クラックが防止できるとともに、リング状部によって金
属配線膜のエツチング残りによる短絡不良等の発生が防
止できる効果がある。
第１図は本発明の第１実施例を示し、同図（ａ）は平面
図、同図（ｂ）はその断面図、第２図（ａ）ないしくｄ
）は第１図の構造を製造する方法を工程順に示す断面図
、第３図は本発明の第２実施例を示し、同図（ａ）は平
面図、同図（ｂ）はその断面図、第４図は本発明の第３
実施例を示し、同図（ａ）は平面図、同図（ｂ）はその
断面図、第５図および第６図はそれぞれ異なる従来構造
を示す断面図である。 １・・・半導体基板、２・・・フィールド絶縁膜、３・
・・第１層間絶縁膜、４・・・給電膜、５・・・金メツ
キ膜、６・・・第２金属配線膜、７・・・第２層間絶縁
膜、７Ａ、７Ｂ、７Ｃ・・・層間絶縁膜、８・・・開孔
、８ ａ ・・・側面部、９．９Ａ、９Ｂ、９Ｃ・・・
給電膜、１０、ＩＯＡ、ＩＯＢ、ＩＯＣ・・・金メツキ
膜、１１・・・第３金属配線膜、 １１Ａ、 １１Ｂ、 １１Ｃ−・・金属配線膜、１
１ ａ −ボンディングパッド部、ｌｌｂ・・・リング
状部。 第１図 第２図 第３図 第４図 ｉｌａ １１ｂ
図、同図（ｂ）はその断面図、第２図（ａ）ないしくｄ
）は第１図の構造を製造する方法を工程順に示す断面図
、第３図は本発明の第２実施例を示し、同図（ａ）は平
面図、同図（ｂ）はその断面図、第４図は本発明の第３
実施例を示し、同図（ａ）は平面図、同図（ｂ）はその
断面図、第５図および第６図はそれぞれ異なる従来構造
を示す断面図である。 １・・・半導体基板、２・・・フィールド絶縁膜、３・
・・第１層間絶縁膜、４・・・給電膜、５・・・金メツ
キ膜、６・・・第２金属配線膜、７・・・第２層間絶縁
膜、７Ａ、７Ｂ、７Ｃ・・・層間絶縁膜、８・・・開孔
、８ ａ ・・・側面部、９．９Ａ、９Ｂ、９Ｃ・・・
給電膜、１０、ＩＯＡ、ＩＯＢ、ＩＯＣ・・・金メツキ
膜、１１・・・第３金属配線膜、 １１Ａ、 １１Ｂ、 １１Ｃ−・・金属配線膜、１
１ ａ −ボンディングパッド部、ｌｌｂ・・・リング
状部。 第１図 第２図 第３図 第４図 ｉｌａ １１ｂ
Claims (1)
- 【特許請求の範囲】 １、塗布形成された複数層の絶縁膜と、これら絶縁膜に
よって絶縁される複数層の金属配線層を有し、最上の金
属配線膜の一部をボンディングパッド部として構成して
なる多層配線構造の半導体装置において、最上層の層間
絶縁膜に形成した開孔内に最上層の金属配線層を形成し
てボンディングパッド部を形成するとともに、この金属
配線層の一部を前記開孔の側面部を覆うようにリング状
に形成したことを特徴とする半導体装置。 ２、層間絶縁膜の開孔の下側に、開孔よりも大きい下層
金属配線層が形成されてなる特許請求の範囲第１項記載
の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318614A JP2616227B2 (ja) | 1990-11-24 | 1990-11-24 | 半導体装置 |
| US07/795,934 US5250760A (en) | 1990-11-24 | 1991-11-15 | Semiconductor device |
| EP91310725A EP0490506B1 (en) | 1990-11-24 | 1991-11-21 | Semiconductor device having a bonding pad |
| DE69118331T DE69118331T2 (de) | 1990-11-24 | 1991-11-21 | Halbleiter-Anordnung mit einem Kontaktfleck |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2318614A JP2616227B2 (ja) | 1990-11-24 | 1990-11-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04192333A true JPH04192333A (ja) | 1992-07-10 |
| JP2616227B2 JP2616227B2 (ja) | 1997-06-04 |
Family
ID=18101106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2318614A Expired - Lifetime JP2616227B2 (ja) | 1990-11-24 | 1990-11-24 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5250760A (ja) |
| EP (1) | EP0490506B1 (ja) |
| JP (1) | JP2616227B2 (ja) |
| DE (1) | DE69118331T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012613A (ja) * | 1996-06-21 | 1998-01-16 | Nec Corp | 半導体装置 |
| US7514790B2 (en) | 2005-06-02 | 2009-04-07 | Seiko Epson Corporation | Semiconductor device and method of manufacturing a semiconductor device |
| JP2010153707A (ja) * | 2008-12-26 | 2010-07-08 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
| JP2010153708A (ja) * | 2008-12-26 | 2010-07-08 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
| JP4829224B2 (ja) * | 2004-05-28 | 2011-12-07 | インターナショナル レクティフィアー コーポレイション | 表面実装のためのフロント接点の形成 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5316976A (en) * | 1992-07-08 | 1994-05-31 | National Semiconductor Corporation | Crater prevention technique for semiconductor processing |
| US5309025A (en) * | 1992-07-27 | 1994-05-03 | Sgs-Thomson Microelectronics, Inc. | Semiconductor bond pad structure and method |
| JP3007497B2 (ja) | 1992-11-11 | 2000-02-07 | 三菱電機株式会社 | 半導体集積回路装置、その製造方法、及びその実装方法 |
| DE69426293T2 (de) * | 1994-07-13 | 2001-04-05 | United Microelectronics Corp | Verfahren zur Reduzierung des Antenneneffekts während der Fabrikation |
| DE69420841T2 (de) * | 1994-07-13 | 2000-01-05 | United Microelectronics Corp | Verfahren zur Eliminierung des Antenneneffekts während der Fabrikation |
| EP0693781B1 (en) * | 1994-07-13 | 2002-10-02 | United Microelectronics Corporation | Grounding method for eliminating process antenna effect |
| DE10337569B4 (de) * | 2003-08-14 | 2008-12-11 | Infineon Technologies Ag | Integrierte Anschlussanordnung und Herstellungsverfahren |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178151A (ja) * | 1984-09-25 | 1986-04-21 | Nec Corp | 半導体装置 |
| US4872050A (en) * | 1988-03-15 | 1989-10-03 | Mitsubishi Denki Kabushiki Kaisha | Interconnection structure in semiconductor device and manufacturing method of the same |
| DE69031543T2 (de) * | 1989-02-17 | 1998-04-09 | Matsushita Electronics Corp | Verfahren zum Herstellen einer Halbleitervorrichtung |
| JPH02285638A (ja) * | 1989-04-27 | 1990-11-22 | Toshiba Corp | 半導体装置 |
-
1990
- 1990-11-24 JP JP2318614A patent/JP2616227B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-15 US US07/795,934 patent/US5250760A/en not_active Expired - Fee Related
- 1991-11-21 EP EP91310725A patent/EP0490506B1/en not_active Expired - Lifetime
- 1991-11-21 DE DE69118331T patent/DE69118331T2/de not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1012613A (ja) * | 1996-06-21 | 1998-01-16 | Nec Corp | 半導体装置 |
| JP4829224B2 (ja) * | 2004-05-28 | 2011-12-07 | インターナショナル レクティフィアー コーポレイション | 表面実装のためのフロント接点の形成 |
| US7514790B2 (en) | 2005-06-02 | 2009-04-07 | Seiko Epson Corporation | Semiconductor device and method of manufacturing a semiconductor device |
| JP2010153707A (ja) * | 2008-12-26 | 2010-07-08 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
| JP2010153708A (ja) * | 2008-12-26 | 2010-07-08 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69118331D1 (de) | 1996-05-02 |
| JP2616227B2 (ja) | 1997-06-04 |
| EP0490506A1 (en) | 1992-06-17 |
| EP0490506B1 (en) | 1996-03-27 |
| US5250760A (en) | 1993-10-05 |
| DE69118331T2 (de) | 1996-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2974022B1 (ja) | 半導体装置のボンディングパッド構造 | |
| US5703408A (en) | Bonding pad structure and method thereof | |
| US5707894A (en) | Bonding pad structure and method thereof | |
| JP2773578B2 (ja) | 半導体装置の製造方法 | |
| TWI336920B (en) | Pad structure and forming method of the same | |
| JPH01302842A (ja) | 多層配線構造の半導体装置 | |
| JPS5982746A (ja) | 半導体装置の電極配線方法 | |
| JP2006100558A (ja) | 半導体装置及びその製造方法 | |
| JPH04359518A (ja) | 半導体装置の製造方法 | |
| JP3453170B2 (ja) | 改良型半導体ボンドパッド構成体及びその製造方法 | |
| JPH04192333A (ja) | 半導体装置 | |
| JPH0797602B2 (ja) | 半導体集積回路装置 | |
| JP2002222811A (ja) | 半導体装置およびその製造方法 | |
| JP2001257226A (ja) | 半導体集積回路装置 | |
| JP2004140093A (ja) | ボンディングパッド及びその形成方法 | |
| JP2616063B2 (ja) | バンプ電極の製造方法 | |
| JP3685645B2 (ja) | 半導体装置の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JPH118249A (ja) | 配線の製法 | |
| JP4113692B2 (ja) | 半導体装置 | |
| JP2003309120A (ja) | 半導体装置 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPS60187039A (ja) | 多層配線部材 |