JP2010153708A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010153708A
JP2010153708A JP2008332454A JP2008332454A JP2010153708A JP 2010153708 A JP2010153708 A JP 2010153708A JP 2008332454 A JP2008332454 A JP 2008332454A JP 2008332454 A JP2008332454 A JP 2008332454A JP 2010153708 A JP2010153708 A JP 2010153708A
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
nitride film
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008332454A
Other languages
English (en)
Other versions
JP5535475B2 (ja
JP2010153708A5 (ja
Inventor
Takeshi Hishida
武司 菱田
Tsutomu Igarashi
勉 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2008332454A priority Critical patent/JP5535475B2/ja
Priority to US12/647,213 priority patent/US8159068B2/en
Publication of JP2010153708A publication Critical patent/JP2010153708A/ja
Publication of JP2010153708A5 publication Critical patent/JP2010153708A5/ja
Application granted granted Critical
Publication of JP5535475B2 publication Critical patent/JP5535475B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01031Gallium [Ga]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01041Niobium [Nb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/050414th Group
    • H01L2924/05042Si3N4
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10336Aluminium gallium arsenide [AlGaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】水分の浸入による半導体装置の信頼性低下を抑制した装置の提供。
【解決手段】GaAs系半導体、InP系半導体、及びGaN系半導体のいずれかからなる半導体層2と、半導体層2上に設けられ、端部4aが半導体層2上に位置する第1窒化シリコン膜4と、第1窒化シリコン膜4の端部4aを覆うように、半導体層2上及び第1窒化シリコン膜4上に設けられたポリイミドまたはベンゾシクロブテンのいずれかからなる保護膜12と、半導体層2の上面及び第1窒化シリコン膜4の端部4aに接するように、半導体層2と保護膜12との間から第1窒化シリコン膜4の端部4aと保護膜12との間にかけて連続的に設けられた第1Ti層14と、を具備することを特徴とする半導体装置。
【選択図】図2

Description

本発明は半導体装置に関し、特に半導体層上に保護膜が設けられた半導体装置に関する。
半導体装置の半導体層を、ストレスや付着物から保護するため、半導体層の表面に窒化シリコン(SiN)等の絶縁体からなる保護膜が設けられることがある。さらにモールド工程において半導体装置の最表面を保護するために、保護膜が設けられることがある。
特許文献1では、保護膜とスクライブラインとの境界上に金属膜を形成し、保護膜の剥がれを抑制する技術が開示されている。
特開平5−129430号公報
しかし、半導体層と保護膜との界面から水分が浸入し、電極を腐食させることがある。
特許文献1の例えば図1において、保護膜3をポリイミド層とすると、一番外側に設けられた金属膜6が保護膜3の端部を覆っているため、保護膜3の剥がれを抑制できる。しかし、ポリイミドは水分の浸透に対して耐性が低いため、保護膜3を浸透した水分が外部引き出し電極4に到達し、外部引き出し電極4を腐食させることがある。
本発明は、上記課題に鑑み、水分の浸入による半導体装置の信頼性低下を抑制することを目的とする。
本発明は、GaAs系半導体、InP系半導体、及びGaN系半導体のいずれかからなる半導体層と、前記半導体層上に設けられ、その端部が前記半導体層上に位置する第1窒化シリコン膜と、前記第1窒化シリコン膜の前記端部を覆うように、前記半導体層上及び前記第1窒化シリコン膜上に設けられたポリイミドまたはベンゾシクロブテン(BCB)のいずれかからなる保護膜と、前記半導体層の上面及び前記第1窒化シリコン膜の前記端部に接するように、前記半導体層と前記保護膜との間から前記第1窒化シリコン膜の端部と前記保護膜との間にかけて連続的に設けられたTi、Ta及びPtのいずれかからなる第1金属層と、を具備することを特徴とする半導体装置である。本発明によれば、水分への耐性が高く、かつ窒化シリコン及び半導体と密着性の高いTi、Ta及びPtのいずれかからなる第1金属層が設けられているため、水分の浸入による半導体装置の信頼性低下を抑制することができる。
上記構成において、前記第1金属層と重なるように前記第1金属層の上面に設けられたAu層を具備する構成とすることができる。この構成によれば、第1金属層の製造工程において、Au層をマスクとすることができるため、第1金属層を確実に形成することができる。また、第1金属層を保護することができる。
上記構成において、前記半導体層と前記第1窒化シリコン膜との間に設けられ、その端部が前記半導体層上に位置し、かつ前記端部が前記第1窒化シリコン膜に覆われている第2窒化シリコン膜と、前記半導体層の上面及び前記第2窒化シリコン膜の前記端部に接するように、前記半導体層と前記第1窒化シリコン膜との間から前記第1窒化シリコン膜と前記第2窒化シリコン膜との間にかけて連続的に設けられたTi、Ta及びPtのいずれかからなる第2金属層と、を具備する構成とすることができる。この構成によれば、第1金属層に欠陥が発生した場合でも、水分の浸入を抑制することができる。
上記構成において、前記半導体層と前記第1窒化シリコン膜との間にAuからなる電極パッドが設けられている構成とすることができる。この構成によれば、水分の浸入による電極パッドの腐食を抑制することができる。
上記構成において、前記電極パッドの上に位置する第1窒化シリコン膜の別の端部及び前記電極パッドの上面に接し、かつ前記電極パッドの上面が露出するように、前記電極パッド上から前記第1窒化シリコン膜と前記保護膜との間にかけて連続的に設けられたTi、Ta及びPtのいずれかからなる第3金属層を具備する構成とすることができる。この構成によれば、第1窒化シリコン膜と電極パッドとの界面から水分が浸入することを抑制することができる。
上記構成において、前記第3金属層と離間して、前記露出された電極パッドの上面に接続されたワイヤを具備する構成とすることができる。この構成によれば、ワイヤにかかる応力により第3金属層に剥離が発生することを抑制できる。
本発明によれば、水分の浸入による半導体装置の信頼性低下を抑制することができる。
図面を用いて、本発明の実施例について説明する。
実施例について説明する前に、比較例について説明する。図1(a)は比較例に係る半導体装置の端部付近を例示する断面図である。なお、半導体装置の端部とは、例えばスクライブラインにより区画された領域である。
図1(a)に示すように、例えばGaAsからなる例えば厚さ30μmの半導体層2上に、半導体層2を保護する膜として例えば厚さ600nmの第1窒化シリコン膜4が設けられている。半導体層2と第1窒化シリコン膜4との間には、例えば厚さ1μmの第2窒化シリコン膜6が設けられている。第1窒化シリコン膜4の端部4a及び第2窒化シリコン膜6の端部6aは、半導体層2上に位置する。また、第2窒化シリコン膜6の端部6aは第1窒化シリコン膜に覆われている。半導体層2上には、例えばAuGe等の金属からなる例えば厚さ400nmのオーミック電極8が設けられている。第2窒化シリコン膜は、オーミック電極8の上面の少なくとも一部が露出するような開口部を有している。さらに、例えばAu等の金属からなる電極パッド10が、オーミック電極8と電気的に接続されるように、オーミック電極8上に設けられている。すなわち、電極パッド10は半導体層2と第1窒化シリコン膜4との間に設けられている。半導体層2上及び第1窒化シリコン膜4上には、第1窒化シリコン膜4の端部4aを覆うように、ポリイミド層12(保護膜)が設けられている。ポリイミド層12の端部から第1窒化シリコン膜4の端部4aまでの距離は例えば3μm、ポリイミド層12の端部から第2窒化シリコン膜6の端部6aまでの距離は例えば4μm、ポリイミド層12の端部からオーミック電極8までの距離は例えば12μmである。
図1(b)は、比較例に係る半導体装置に水分が浸入する場合を例示する断面図である。まず、水分経路Aについて説明する。図1(b)に矢印で示すように、ポリイミドは水分浸透に対する耐性が低いため、半導体装置周辺の水分はポリイミド層12を浸透し、第1窒化シリコン膜4の表面に到達する。窒化シリコンは水分浸透に対する耐性が比較的高いため、ポリイミド層12を浸透した水分は第1窒化シリコン膜4を浸透せず、ポリイミド層12と第1窒化シリコン膜4との界面に蓄積される。第1窒化シリコン膜4とポリイミド層12とは接しているが、窒化シリコンとポリイミドとの密着性が低く、またポリイミド層12が第1窒化シリコン膜4を覆っているため、第1窒化シリコン膜4とポリイミド層12との界面に蓄積された水分は界面を移動し、第1窒化シリコン膜4の端部4aに到達することがある。次に、水分経路Bについて説明する。
半導体層2とポリイミド層12とは接しているが、半導体層2とポリイミド層12との界面から水分が浸入し、第1窒化シリコン膜4の端部4aに到達することがある。
水分経路A及びBなどから浸入した水分が、半導体層2と第1窒化シリコン膜4との界面、及び半導体層2と第2窒化シリコン膜6との界面へ浸入し、オーミック電極8に到達することがある。このとき、オーミック電極8は浸入した水分によって腐食する。特にオーミック電極8上の電極パッド10にワイヤボンディングされている場合、ワイヤにストレスがかかることにより、腐食したオーミック電極8の剥離が生じることがある。このように、水分の浸入により、半導体装置の信頼性が低下する。
図2(a)は実施例1に係る半導体装置を例示する断面図であり、図2(b)は実施例1に係る半導体装置における水分の経路を例示する断面図である。まず、図2(a)を参照し、実施例1に係る半導体装置の構成について説明する。なお、図1(a)で既述した構成と同様の構成については説明を省略する。
図2(a)に示すように、実施例1に係る半導体装置では、例えば厚さ3〜20nmの第1Ti層14(第1金属層)が、半導体層2の上面及び第1窒化シリコン膜4の端部4aに接するように、半導体層2とポリイミド層12との間から第1窒化シリコン膜4とポリイミド層12との間にかけて連続的に設けられている。また、第1窒化シリコン膜4の一部はポリイミド層12と接している。次に、図2(b)を参照し、図2(a)に示した半導体装置における水分の経路について説明する。
図2(b)に矢印で示すように、図1(b)と同様、水分は外部からポリイミド層12へ浸透し、第1窒化シリコン膜4とポリイミド層12との界面を移動する(水分経路A)。しかし、半導体層2の上面及び第1窒化シリコン膜4の端部4aに接するように第1Ti層14が設けられている。Tiは半導体層2を形成するGaAs系半導体及び窒化シリコンと密着性が高く、水分による腐食への耐性にも優れている。従って、水分経路Aから浸入した水分が、半導体層2と第1窒化シリコン膜4との界面へと浸入することが抑制される。また、半導体層2とポリイミド層12との界面から浸入した水分も(水分経路B)、第1Ti層14があるため、半導体層2と第1窒化シリコン膜4との界面へと浸入することが抑制される。
すなわち、実施例1によれば、第1Ti層14をポリイミド層12と第1窒化シリコン膜4との間に設けることで、半導体層2と第1窒化シリコン膜4との界面への水分の浸入が抑制される。このような構成は、Tiを半導体装置の一番外側に設けた特許文献1の技術とは大きく異なる。従って、実施例1によれば、水分によるオーミック電極8の腐食が抑制され、半導体装置の信頼性向上が可能となる。
第1Ti層14の厚さに制限はないが、段差軽減のために20nm以下の厚さとすることが好ましい。また、第1Ti層14の厚さが、15nm以下であればより段差が軽減でき、さらに10nm以下であるとより好ましい。第1Ti層14を容易に成膜するためには、第1Ti層14の厚さが3nm以上であることが好ましい。第1Ti層14は、半導体層2とポリイミド層12との間から第1窒化シリコン膜4とポリイミド層12との間にかけて連続的に設けられているとしたが、第1窒化シリコン膜4とポリイミド層12との界面の全面に設けられなくてもよい。Tiは導電性があるため、第1Ti層14が電極パッド10の近くまで延在していると、第1Ti層14と電極パッド10との間で短絡が発生するおそれがある。電極パッド10との短絡回避のためには、第1Ti層14が第1窒化シリコン膜4とポリイミド層12との界面の一部に設けられていることが好ましい。換言すれば、第1窒化シリコン膜4の一部がポリイミド層12と接するように、第1Ti層14が設けられていることが好ましい。また、電極パッド10と接するように、電極パッド10と第1Ti層14との間に第1窒化シリコン膜4とが設けられていることが好ましい。第1Ti層14は、半導体層2とポリイミド層12との間から第1窒化シリコン膜4の端部4aとポリイミド層12との間にかけて連続的に設けられていれば、水分浸入の抑制効果は発揮される。
水分の浸入を抑制するためには、Ti以外に半導体や窒化シリコンと密着性の高い金属、例えばPt、Taを用いてもよい。さらにその他に、Rn及びNb等の金属を用いて層を形成してもよい。
半導体層2はGaAsからなるとしたが、水分浸入の抑制のためには、Tiと密着性の高い他の半導体を用いてもよい。例えばGaAs系半導体、InP系半導体、GaN系半導体等からなことが好ましい。なお、GaAs系半導体とは、Ga及びAsを含む半導体であり、例えばGaAs、InGaAs、及びAlGaAs等がある。InP系半導体とは、In及びPを含む半導体であり、例えばInP、InGaAsP、InAlGaP、及びInAlGaAsP等がある。GaN系半導体とは、Ga及びNを含む半導体であり、例えばGaN、InGaN、AlGaN、及びInAlGaN等がある。
実施例2は第2Ti層16を設けた例である。図3は実施例2に係る半導体装置を例示する断面図である。既述した構成と同様の構成については説明を省略する。
図3に示すように、例えば厚さ3〜20nmの第2Ti層16(第2金属層)が、半導体層2の上面及び第2窒化シリコン膜6の端部6aに接するように、半導体層2と第1窒化シリコン膜4との間から第1窒化シリコン膜4と第2窒化シリコン膜6との間にかけて連続的に設けられている。
実施例2によれば、例えば第1Ti層14にピンホールなどの欠陥が生じた場合でも、第2Ti層16が水分の浸入を抑制するため、より確実に半導体装置の信頼性向上を図ることが可能となる。
実施例3はTiの上にAu層を設けた例である。図4は実施例3に係る半導体装置を例示する断面図である。既述した構成と同様の構成については説明を省略する。
図4に示すように、例えばメッキ法により形成された例えば厚さ4μmのAu層18が、第1Ti層14と重なるように第1Ti層14の上に設けられている。Au層18は第1Ti層14の表面に接している。
Tiはエッチング耐性が高い物質である。このため、第1Ti層14を形成するためのパターニングを行う際に、第1Ti層14よりもレジストの方が早くエッチングされ、第1Ti層14を形成できないことがある。そこで、第1Ti層14の製造工程において、第1Ti層14となる部分の上に、例えばメッキ法によりAu層18を設け、Au層18をマスクとして第1Ti層14を形成する。これにより、第1Ti層14を形成することができる。
実施例3によれば、Au層18をマスクとするため、レジストを用いる場合よりも、第1Ti層14を確実に形成することができる。また、図4に示すように、第1Ti層14の上にAu層18が設けられているため、第1Ti層14を保護することができる。
図4では第1Ti層14上にAu層18を設けた例を説明したが、図3の第2Ti層16の上にAu層18を設けても同様の効果が得られる。また、Au層18はメッキ法以外の方法で形成されてもよいが、第1Ti層14上の任意の領域にAu層18を形成することができるため、メッキ法を用いることが好ましい。
実施例4は、電極パッド上に金属層が設けられた例である。図5(a)は実施例4に係る半導体装置を例示する断面図であり、図5(b)は実施例4に係る半導体装置における水分の経路を例示する断面図である。まず、図5(a)を参照し、実施例4に係る半導体装置の構成について説明する。なお、既述した構成と同様の構成については説明を省略する。
図5(a)に示すように、第1窒化シリコン膜4には電極パッド10の上面が露出するように例えば80μm×80μmの開口部22が形成されており、第1窒化シリコン膜4の別の端部4bは電極パッド10の上に位置している。露出した電極パッド10の上面には、電極パッド10と電気的に接続されるように、例えばAu等の金属からなるワイヤ20が設けられている。例えば厚さ3〜20nmの第3Ti層24(第3金属層)が、第1窒化シリコン膜4の別の端部4b及び電極パッド10の上面に接し、かつ電極パッド10の上面が露出するように、電極パッド10上から第1窒化シリコン膜4とポリイミド層12との間にかけて連続的に設けられている。また、Au層18が、第1Ti層14の上面だけでなく、第3Ti層24と重なるように第3Ti層24の上面にも設けられている。ワイヤ20は、第3Ti層24及びAu層18と離間して設けられている。換言すれば、ワイヤ20は、第3Ti層24及びAu層18と接触していない。ワイヤ20と第3Ti層24との間の距離は例えば10μmである。次に、図5(b)を参照し、図5(a)の半導体装置における水分の経路について説明する。
図5(b)に矢印で示すように、外部からポリイミド層12を浸透した水分は、図1(b)の例と同様に、第1窒化シリコン膜4とポリイミド層12との界面を移動する(水分経路A)。しかし、第3Ti層24が第1窒化シリコン膜4とポリイミド層12との間に設けられている。Tiは電極パッド10を形成するAuと密着性が高いため、水分が第1窒化シリコン膜4とポリイミド層12との界面から、第1窒化シリコン膜4の別の端部4bを介して第1窒化シリコン膜14と電極パッド10との界面へと浸入することを抑制することができる。
また、図1(b)の例と同様に、半導体層2とポリイミド層12との界面から水分が浸入することがある(水分経路B)。しかし、第1Ti層14が設けられているため、水分が半導体層2と第1窒化シリコン膜4との界面へと侵入することを抑制することができる。
さらに、電極パッド10の上面に水分が蓄積することもある。第1窒化シリコン膜4と電極パッド10との密着性が低い場合、水分が第1窒化シリコン膜4と電極パッド10との界面に浸入し、オーミック電極8に到達し腐食を発生させることがある(水分経路C)。しかし、実施例4によれば、第1窒化シリコン膜4の別の端部4bと電極パッド10の上面に接するように第3Ti層24が設けられているため、第1窒化シリコン膜4と電極パッド10との界面への水分の浸入を抑制することができる。
このように、実施例4によれば、水分経路A、B及びCからの水分の浸入を抑制することができる。従って、水分によるオーミック電極8の腐食が抑制され、半導体装置の信頼性向上が可能となる。
ワイヤ20が第3Ti層24に接触すると、ワイヤボンディング工程において加わるストレスにより、第3Ti層24に剥離が発生することがある。この場合、水分が第1窒化シリコン膜4と電極パッド10との界面に浸入し、半導体装置の信頼性低下を招く可能性がある。このため、ワイヤ20は第3Ti層24に接触しないことが好ましい。
第1窒化シリコン膜4の端部を覆うように半導体層2上及び第1窒化シリコン膜4上に設けられた保護膜としてポリイミド層12を例に説明したが、この保護膜としてはポリイミド以外にもベンゾシクロブテンを用いることもできる。オーミック電極8は例えばAuGeからなるとしたが、半導体層2側から順にTi、Auからなる構成としてもよい。また、電極パッド10は例えばAuからなるとしたが、Tiと密着性が高い金属、例えばAuGe等であってもよい。
次に、耐湿性試験の結果について説明する。まず、試験に用いたサンプルについて説明する。図6は比較例として用いた半導体装置を例示する断面図である。図6に示すように、比較例に係る半導体装置は、第1Ti層14並びに第3Ti層24が設けられていない他は図5(a)と同様の構成である。
サンプルは、図5(a)の構造(実施例4)を有するFET(Field Effect Transistor)、及び図6に示すFETである(比較例)。なお、図5(a)および図6では、半導体装置の端部を図示しFETの各電極等は図示していない。各サンプルにおいて、第1窒化シリコン膜4の厚さは600nm、第2窒化シリコン膜6の厚さは1μm、ポリイミド層12の厚さは3μmである。また、第1Ti層14の厚さは5nm、第3Ti層24の厚さは5nm、Au層18の厚さは4μmである。ポリイミド層12の端部から第1窒化シリコン膜4の端部4aまでの長さは3μm、第1窒化シリコン膜4の端部4aから第2窒化シリコン膜6の端部6aまでの長さは4μm、第1Ti層14と半導体層2とが接している長さは2μm、第2窒化シリコン膜6と半導体層2とが接している長さは8μmである。半導体層2はGaAs、オーミック電極8はAuGeから各々なる。次に、試験の条件を説明する。
各サンプルを、温度130℃、湿度85%の環境下に置き、ソース−ドレイン電圧VDS=28V、ゲート−ソース電圧VGS=−2Vを印加した。この状態で時間を経過させた後、各サンプルのワイヤ20に引っ張り応力をかけ、オーミック電極8が剥がれるか試験を行った。
比較例に係るサンプルでは、20時間経過した時点で、オーミック電極8の剥離が発生した。すなわち、浸入した水分がAuGeからなるオーミック電極8を腐食させ、図6に点線で示した領域9において剥離が発生した。
これに対し、実施例4に係るサンプルでは、96時間以上経過した時点でオーミック電極8の剥離が発生した。このように、実施例4によれば、製品適用レベルである96時間以上、オーミック電極8の剥離が発生しない半導体装置を得ることができた。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図1(a)は比較例に係る半導体装置を例示する断面図であり、図1(b)は水分が浸入した場合を例示する断面図である。 図2(a)は実施例1に係る半導体装置を例示する断面図であり、図2(b)は水分が浸入した場合を例示する断面図である。 図3は実施例2に係る半導体装置を例示する断面図である。 図4は実施例3に係る半導体装置を例示する断面図である。 図5(a)は実施例4に係る半導体装置を例示する断面図であり、図5(b)は水分が浸入した場合を例示する断面図である。 図6は比較例として実験に用いた半導体装置を例示する断面図である。
符号の説明
半導体層 2
第1窒化シリコン膜 4
第2窒化シリコン膜 6
オーミック電極 8
電極パッド 10
ポリイミド層 12
第1Ti層 14
第2Ti層 16
Au層 18
ワイヤ 20
開口部 22
第3Ti層 24

Claims (6)

  1. GaAs系半導体、InP系半導体、及びGaN系半導体のいずれかからなる半導体層と、
    前記半導体層上に設けられ、その端部が前記半導体層上に位置する第1窒化シリコン膜と、
    前記第1窒化シリコン膜の前記端部を覆うように、前記半導体層上及び前記第1窒化シリコン膜上に設けられたポリイミドまたはベンゾシクロブテンのいずれかからなる保護膜と、
    前記半導体層の上面及び前記第1窒化シリコン膜の前記端部に接するように、前記半導体層と前記保護膜との間から前記第1窒化シリコン膜の端部と前記保護膜との間にかけて連続的に設けられたTi、Ta及びPtのいずれかからなる第1金属層と、を具備することを特徴とする半導体装置。
  2. 前記第1金属層と重なるように前記第1金属層の上面に設けられたAu層を具備することを特徴とする請求項1記載の半導体装置。
  3. 前記半導体層と前記第1窒化シリコン膜との間に設けられ、その端部が前記半導体層上に位置し、かつ前記端部が前記第1窒化シリコン膜に覆われている第2窒化シリコン膜と、
    前記半導体層の上面及び前記第2窒化シリコン膜の前記端部に接するように、前記半導体層と前記第1窒化シリコン膜との間から前記第1窒化シリコン膜と前記第2窒化シリコン膜との間にかけて連続的に設けられたTi、Ta及びPtのいずれかからなる第2金属層と、を具備することを特徴とする請求項1または2記載の半導体装置。
  4. 前記半導体層と前記第1窒化シリコン膜との間にAuからなる電極パッドが設けられていることを特徴とする請求項1から3いずれか一項記載の半導体装置。
  5. 前記電極パッドの上に位置する第1窒化シリコン膜の別の端部及び前記電極パッドの上面に接し、かつ前記電極パッドの上面が露出するように、前記電極パッド上から前記第1窒化シリコン膜と前記保護膜との間にかけて連続的に設けられたTi、Ta及びPtのいずれかからなる第3金属層を具備することを特徴とする請求項4記載の半導体装置。
  6. 前記第3金属層と離間して、前記露出された電極パッドの上面に接続されたワイヤを具備することを特徴とする請求項7記載の半導体装置。
JP2008332454A 2008-12-26 2008-12-26 半導体装置 Active JP5535475B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008332454A JP5535475B2 (ja) 2008-12-26 2008-12-26 半導体装置
US12/647,213 US8159068B2 (en) 2008-12-26 2009-12-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008332454A JP5535475B2 (ja) 2008-12-26 2008-12-26 半導体装置

Publications (3)

Publication Number Publication Date
JP2010153708A true JP2010153708A (ja) 2010-07-08
JP2010153708A5 JP2010153708A5 (ja) 2012-02-09
JP5535475B2 JP5535475B2 (ja) 2014-07-02

Family

ID=42283893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008332454A Active JP5535475B2 (ja) 2008-12-26 2008-12-26 半導体装置

Country Status (2)

Country Link
US (1) US8159068B2 (ja)
JP (1) JP5535475B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012060071A1 (ja) * 2010-11-04 2012-05-10 パナソニック株式会社 半導体チップ
JP2013145805A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
US8766445B2 (en) 2011-10-12 2014-07-01 Mitsubishi Electric Corporation Semiconductor device
WO2016024387A1 (ja) * 2014-08-11 2016-02-18 パナソニックIpマネジメント株式会社 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6846687B2 (ja) * 2017-09-12 2021-03-24 パナソニックIpマネジメント株式会社 半導体装置およびその製造方法
US10957664B2 (en) * 2019-05-29 2021-03-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192333A (ja) * 1990-11-24 1992-07-10 Nec Corp 半導体装置
JPH08111519A (ja) * 1994-08-19 1996-04-30 Fujitsu Ltd 半導体装置
JPH09252050A (ja) * 1996-03-15 1997-09-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003347407A (ja) * 1997-03-14 2003-12-05 Toshiba Corp マイクロ波集積回路素子
JP2004047575A (ja) * 2002-07-09 2004-02-12 Fujitsu Ltd 多層配線半導体集積回路
JP2004134450A (ja) * 2002-10-08 2004-04-30 Fujitsu Ltd 半導体集積回路
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007214358A (ja) * 2006-02-09 2007-08-23 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121174A (en) * 1987-10-23 1992-06-09 Vitesse Semiconductor Corporation Gate-to-ohmic metal contact scheme for III-V devices
JPH05129430A (ja) 1991-11-06 1993-05-25 Matsushita Electric Ind Co Ltd 半導体装置
DE69425186T3 (de) * 1993-04-28 2005-04-14 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
KR100211070B1 (ko) * 1994-08-19 1999-07-15 아끼구사 나오유끼 반도체 장치 및 그 제조방법
US6936859B1 (en) * 1998-05-13 2005-08-30 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
US6946685B1 (en) * 2000-08-31 2005-09-20 Lumileds Lighting U.S., Llc Light emitting semiconductor method and device
JP2003168823A (ja) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体発光素子
WO2006043422A1 (ja) * 2004-10-19 2006-04-27 Nichia Corporation 半導体素子
US7582966B2 (en) * 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
JP2008270794A (ja) * 2007-03-29 2008-11-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192333A (ja) * 1990-11-24 1992-07-10 Nec Corp 半導体装置
JPH08111519A (ja) * 1994-08-19 1996-04-30 Fujitsu Ltd 半導体装置
JPH09252050A (ja) * 1996-03-15 1997-09-22 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2003347407A (ja) * 1997-03-14 2003-12-05 Toshiba Corp マイクロ波集積回路素子
JP2004047575A (ja) * 2002-07-09 2004-02-12 Fujitsu Ltd 多層配線半導体集積回路
JP2004134450A (ja) * 2002-10-08 2004-04-30 Fujitsu Ltd 半導体集積回路
JP2006303452A (ja) * 2005-03-25 2006-11-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007214358A (ja) * 2006-02-09 2007-08-23 Toshiba Corp 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012060071A1 (ja) * 2010-11-04 2012-05-10 パナソニック株式会社 半導体チップ
US8766445B2 (en) 2011-10-12 2014-07-01 Mitsubishi Electric Corporation Semiconductor device
JP2013145805A (ja) * 2012-01-13 2013-07-25 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
WO2016024387A1 (ja) * 2014-08-11 2016-02-18 パナソニックIpマネジメント株式会社 半導体装置
JPWO2016024387A1 (ja) * 2014-08-11 2017-06-01 パナソニックIpマネジメント株式会社 半導体装置
US10090220B2 (en) 2014-08-11 2018-10-02 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP5535475B2 (ja) 2014-07-02
US8159068B2 (en) 2012-04-17
US20100164103A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
JP5535475B2 (ja) 半導体装置
US8748995B2 (en) Nitride semiconductor device with metal layer formed on active region and coupled with electrode interconnect
JP5177551B2 (ja) 半導体装置
US20130288401A1 (en) Method for fabricating semiconductor device
US8461667B2 (en) Semiconductor device
TW201413960A (zh) 化合物半導體裝置及其製造方法
JP4597653B2 (ja) 半導体装置、それを備える半導体モジュールおよび半導体装置の製造方法。
US20240128353A1 (en) High electron mobility transistor and method for fabricating the same
US9564503B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP3255281B2 (ja) 窒化物半導体素子
JP6104858B2 (ja) 半導体装置および半導体装置の製造方法
JP2010153708A5 (ja)
US9583412B2 (en) Semiconductor device
US12027604B2 (en) High electron mobility transistor and method for fabricating the same
KR20090104646A (ko) 반도체 장치
US20240234539A9 (en) High electron mobility transistor and method for fabricating the same
JP2018006398A (ja) 半導体装置の製造方法
JP6699867B2 (ja) 半導体装置
JP6061217B2 (ja) 半導体装置の製造方法
JP2007042779A (ja) T字型ゲート構造ナイトライド系電界効果トランジスタおよびその製造方法
JP2019179857A (ja) 半導体装置および半導体装置の製造方法
JP2006202814A (ja) モニターfetおよびそれを用いた化合物半導体装置の製造方法
JP2009290145A (ja) 導電部材の形成方法、電子デバイスの製造方法、および、電子デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140423

R150 Certificate of patent or registration of utility model

Ref document number: 5535475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250