JP2004134450A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2004134450A JP2004134450A JP2002294939A JP2002294939A JP2004134450A JP 2004134450 A JP2004134450 A JP 2004134450A JP 2002294939 A JP2002294939 A JP 2002294939A JP 2002294939 A JP2002294939 A JP 2002294939A JP 2004134450 A JP2004134450 A JP 2004134450A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- wiring layer
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】多層配線構造の半導体集積回路の耐湿性、信頼性を向上させる。
【解決手段】半導体集積回路の電極端子パッド１０を、半導体集積回路表面に露出する部分を有する最上層の配線層１４ｄ、およびこの配線層１４ｄとビア１９によって電気的に接続された下層側の配線層１８によって構成する。配線層１４ｄ，１８間を接続するビア１９は、これらの配線層１４ｄ，１８間の領域であって配線層１４ｄの表面露出部分に対応した領域にある有機系層間絶縁膜１３ｃを囲うように形成する。これにより、電極端子パッド１０の上層側の配線層１４ｄに損傷が発生してむき出しとなった有機系層間絶縁膜１３ｃに水が侵入した場合でも、下層側の配線層１８およびビア１９によってこれより先への水の侵入を防止することができ、半導体集積回路の耐湿性、信頼性を向上させることができる。
【選択図】 図１
【解決手段】半導体集積回路の電極端子パッド１０を、半導体集積回路表面に露出する部分を有する最上層の配線層１４ｄ、およびこの配線層１４ｄとビア１９によって電気的に接続された下層側の配線層１８によって構成する。配線層１４ｄ，１８間を接続するビア１９は、これらの配線層１４ｄ，１８間の領域であって配線層１４ｄの表面露出部分に対応した領域にある有機系層間絶縁膜１３ｃを囲うように形成する。これにより、電極端子パッド１０の上層側の配線層１４ｄに損傷が発生してむき出しとなった有機系層間絶縁膜１３ｃに水が侵入した場合でも、下層側の配線層１８およびビア１９によってこれより先への水の侵入を防止することができ、半導体集積回路の耐湿性、信頼性を向上させることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に関し、特に層間絶縁膜を用いて配線を積層した多層配線構造を有する半導体集積回路に関する。
【０００２】
【従来の技術】
従来の超高速光通信用ＩＣや、マイクロ波あるいはミリ波集積回路は、気密封止パッケージに収められていたため、その耐湿性に関しては特に配慮する必要がなかった。
【０００３】
ところで、近年では、低誘電率を有する有機系の層間絶縁膜を積層して形成した多層配線を用いた高周波集積回路（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ，ＭＭＩＣ）が提案されている（例えば、「ＩＥＥＥ ＭＴＴ−Ｓ Ｄｉｇｅｓｔ， Ｓ−５， ｐｐ８３１−８３４， １９９０」参照）。このようなＭＭＩＣなどの半導体集積回路は、そのチップサイズの縮小により低コスト化が進み、パッケージのコストが全体の中で大きな部分を占めるようになってきている。そこで、パッケージのコスト低減のために、低価格なパッケージを使用することのできるベアチップ実装の要求が高まっている。このベアチップ実装を信頼性良く実現するためには、半導体集積回路の耐湿性を確保することが必要となる。
【０００４】
図２２は従来の半導体集積回路を上から見たレイアウト模式図、図２３は従来の半導体集積回路の一部断面模式図である。ここで、図２３は、図２２のＢ−Ｂ断面に対応した部分を図示している。
【０００５】
ベアチップ実装される従来の半導体集積回路は、図２２に示すように、集積回路部１０１に電気的に接続された複数の電極端子パッド１００を有している。
この半導体集積回路は、例えば図２３に示すように、半導体基板１０２上に、ポリイミドやＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）などを用いた３層の有機系層間絶縁膜１０３ａ，１０３ｂ，１０３ｃが積層された構造を有している。層間すなわち半導体基板１０２上および有機系層間絶縁膜１０３ａ，１０３ｂ，１０３ｃ上には、それぞれ所定の領域に、Ａｕなどを用いて形成された配線層１０４ａ，１０４ｂ，１０４ｃ，１０４ｄがそれぞれ形成されている。各配線層１０４ａ，１０４ｂ，１０４ｃ，１０４ｄ間は、有機系層間絶縁膜１０３ａ，１０３ｂ，１０３ｃを貫通して、例えばＡｕを用いて形成されたビア１０５ａ，１０５ｂ，１０５ｃによってそれぞれ電気的に接続されている。また、半導体基板１２上に形成される最下層の配線層１０４ａは、図２２に示した集積回路部１０１に含まれるトランジスタ１０６に電気的に接続されるように形成されている。有機系層間絶縁膜１０３ｃ上に形成される最上層の配線層１０４ｄは、その一部が、図２２に示した電極端子パッド１００として用いられるようになっている。
【０００６】
この図２２および図２３に例示したような多層配線構造を有する半導体集積回路は、例えば、電極端子パッド１００をワイヤボンディングして、あるいは電極端子パッド１００上に形成されるバンプを介して、基板などに実装されるようになる。
【０００７】
しかしながら、一般に、有機系材料は透水性、吸水性が高く、このような性質は、上記の有機系層間絶縁膜１０３ａ，１０３ｂ，１０３ｃについても同様に認められる。そのため、図２３に示したような多層配線構造では、半導体集積回路の耐湿性が乏しく、現在では、通常、その耐湿性向上を目的とした別の構造が広く用いられるようになっている。
【０００８】
図２４は耐湿性を向上させた従来の半導体集積回路の一部断面模式図である。ただし、図２４では、図２２および図２３に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【０００９】
この図２４に示す半導体集積回路は、電極端子パッド１００として用いるために半導体集積回路表面に露出させておくべき領域を除き、半導体集積回路表面をＳｉＮなどのシリコン無機膜１０７で覆った多層配線構造を有している。これにより、有機系層間絶縁膜１０３ａ，１０３ｂ，１０３ｃは外部環境から遮断されることとなり、半導体集積回路の耐湿性が向上するようになる。（例えば、特許文献１参照。）
【００１０】
【特許文献１】
特開平８−３１６２２９号公報
【００１１】
【発明が解決しようとする課題】
しかし、一般に、金属材料を用いて形成される配線層と有機系の層間絶縁膜との間の密着性は良好ではなく、そのため、従来の多層配線構造の半導体集積回路では、その耐湿性に関し、次に示すような問題が生じる場合があった。
【００１２】
図２５はプローブ測定時の半導体集積回路を上から見た場合のレイアウト模式図、図２６はプローブ測定時の半導体集積回路の一部断面模式図である。ただし、図２５および図２６では、図２２から図２４に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００１３】
オンウエハ測定による半導体集積回路の良品選別の際には、図２５に示すように、各電極端子パッド１００にプローブ２００がコンタクトされ、測定が行われる。しかし、電極端子パッド１００部分と有機系層間絶縁膜１０３ｃとの間の密着性が良好でないことから、プローブ２００のコンタクトにより、図２６に示すように、電極端子パッド１００に損傷が発生する場合がある。この場合、電極端子パッド１００の下の有機系層間絶縁膜１０３ｃがむき出しとなり、そこが水の侵入経路となって、半導体集積回路の耐湿性が劣化してしまうようになる。
【００１４】
このような耐湿性劣化は、プローブ測定時のみならず、ワイヤボンディング時あるいはバンプ形成時などにも発生する場合がある。図２７はワイヤボンディング時の半導体集積回路の一部断面模式図、図２８はスタッドバンプ形成時の半導体集積回路の一部断面模式図である。ただし、図２７および図２８では、図２２から図２４に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００１５】
半導体集積回路をパッケージに実装する際のワイヤボンディング時にも、図２７に示すように、ワイヤ２０１を接続する時の熱や衝撃により、電極端子パッド１００を損傷させてしまい、有機系層間絶縁膜１０３ｃがむき出しになってしまう場合がある。同様に、図２８に示すように、半導体集積回路をフリップチップ実装するためのスタッドバンプ２０２の形成時にも、電極端子パッド１００の損傷により有機系層間絶縁膜１０３ｃがむき出しになってしまう場合がある。
【００１６】
また、図２６から図２８に示した半導体集積回路の端部に形成されているシリコン無機膜１０７は、有機系層間絶縁膜１０３ａ，１０３ｂ，１０３ｃの側壁に堆積されるため、その膜厚が比較的薄くなり、さらにその緻密性が良好でないことから、半導体集積回路の耐湿性の長期信頼性を劣化させてしまう場合があった。
【００１７】
本発明はこのような点に鑑みてなされたものであり、高耐湿性を有し信頼性の高い多層配線構造の半導体集積回路を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に例示する構成によって実現可能な半導体集積回路が提供される。本発明の半導体集積回路は、半導体基板上に層間絶縁膜を用いて配線層を積層した多層配線構造を有する半導体集積回路において、表面に露出する部分を有する第１の配線層と、前記第１の配線層と前記層間絶縁膜を挟んで形成された第２の配線層とが、前記第１の配線層と前記第２の配線層との間の領域であって前記第１の配線層の前記表面に露出する部分に対応する領域を囲うように形成されたビアによって電気的に接続された電極端子パッドを有することを特徴とする。
【００１９】
このような半導体集積回路においては、電極端子パッド１０が、半導体集積回路表面に露出する第１の配線層である最上層の配線層１４ｄ、およびこの配線層１４ｄとビア１９によって電気的に接続された下層側の第２の配線層である配線層１８で構成されている。さらに、配線層１４ｄ，１８間を接続するビア１９は、これらの配線層１４ｄ，１８間の領域であって第１の配線層の表面に露出する部分に対応した領域にある有機系層間絶縁膜１３ｃを囲うように形成される。これにより、電極端子パッド１０の表面に露出している部分に損傷が発生してむき出しとなった有機系層間絶縁膜１３ｃに水が侵入した場合であっても、その下の配線層１８およびビア１９によって、これより先への水の侵入が防止されるようになる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、第１の実施の形態について説明する。
【００２１】
図１は第１の実施の形態の半導体集積回路の一部断面模式図、図２は第１の実施の形態の半導体集積回路を上から見たレイアウト模式図である。ここで、図１は、図２のＡ−Ａ断面に対応した部分を図示している。
【００２２】
第１の実施の形態の半導体集積回路は、図２に示すように、例えばＡｕを用いて形成されて、半導体集積回路の集積回路部１１に電気的に接続された複数の電極端子パッド１０を有している。これらの電極端子パッド１０は、その表面が半導体集積回路から露出するように形成される。
【００２３】
半導体集積回路は、図１に示すように、例えばＧａＡｓの半導体基板１２上に、例えばＢＣＢを用いて形成された３層の有機系層間絶縁膜１３ａ，１３ｂ，１３ｃが積層された構造を有している。層間すなわち半導体基板１２上および有機系層間絶縁膜１３ａ，１３ｂ，１３ｃ上には、それぞれ所定の領域に、例えばＡｕを用いて形成された配線層１４ａ，１４ｂ，１４ｃ，１４ｄが形成されている。各配線層１４ａ，１４ｂ，１４ｃ，１４ｄ間は、有機系層間絶縁膜１３ａ，１３ｂ，１３ｃを貫通して、例えばＡｕを用いて形成されたビア１５ａ，１５ｂ，１５ｃによって電気的に接続されている。また、最下層の配線層１４ａは、図２に示した集積回路部１１に含まれるトランジスタ１６に電気的に接続されるように形成されている。この半導体集積回路表面は、最上層の配線層１４ｄの一部の領域を残して、例えばＳｉＮからなるシリコン無機膜１７によって覆われている。配線層１４ｄの表面露出部分は、バンプなどが形成されるパッド領域として用いられる。
【００２４】
さらに、この半導体集積回路は、有機系層間絶縁膜１３ｂ上であって配線層１４ｄの表面露出部分の直下に、その表面露出部分よりも大きく、Ａｕなどを用いて形成された配線層１８を有している。この配線層１８と最上層の配線層１４ｄとの間は、同じくＡｕなどを用いて形成されたビア１９によって電気的に接続されている。このビア１９は、図１および図２に示したように、最上層の配線層１４ｄとビア１９で接続された下層側の配線層１８との間の領域にあって、配線層１４ｄの表面露出部分に対応した直下の領域にある有機系層間絶縁膜１３ｃを囲うように形成されている。
【００２５】
このように、第１の実施の形態の半導体集積回路では、電極端子パッド１０が、表面に露出する最上層の配線層１４ｄを第１の配線層、その下層側の配線層１８を第２の配線層とし、これらの配線層１４ｄ，１８間がビア１９によってその所定領域を囲まれた状態で電気的に接続されて構成されている。
【００２６】
上記構成の半導体集積回路において、有機系層間絶縁膜１３ａ，１３ｂ，１３ｃは、ＢＣＢをスピンコート法により塗布して形成される。また、配線層１４ａ，１４ｂ，１４ｃ，１４ｄ，１８は、半導体基板１２上に、あるいは各有機系層間絶縁膜１３ａ，１３ｂ，１３ｃの形成後に、金メッキ法により形成する。ビア１５ａ，１５ｂ，１５ｃ，１９は、各有機系層間絶縁膜１３ａ，１３ｂ，１３ｃにドライエッチング法によりビアホールを形成した後、金メッキ法により形成される。
【００２７】
図３は第１の実施の形態の半導体集積回路の効果を説明する図である。
第１の実施の形態の半導体集積回路において、例えばプローブ測定時にコンタクトしたプローブによって電極端子パッド１０に損傷が発生した場合には、その下にある有機系層間絶縁膜１３ｃへの水の侵入経路ができてしまう。しかし、その電極端子パッド１０の有機系層間絶縁膜１３ｃの領域は、配線層１８およびビア１９によって囲まれているため、この囲まれた領域以外の領域への水の侵入を防ぐことができる。したがって、電極端子パッド１０の損傷部分に水が侵入した場合であっても、その水が半導体集積回路内部のトランジスタ１６などへ到達するのを防止することができ、半導体集積回路の耐湿性が確保される。
【００２８】
勿論、ワイヤボンディング時の電極端子パッド１０の損傷、あるいはスタッドバンプ形成時の電極端子パッド１０の損傷による水の侵入に対しても同様の効果が得られる。図４は第１の実施の形態の半導体集積回路をワイヤボンディングした状態の一部断面模式図、図５は第１の実施の形態の半導体集積回路にスタッドバンプを形成した状態の一部断面模式図である。
【００２９】
半導体集積回路をパッケージに実装するときには、図４に示すように、電極端子パッド１０上にワイヤ２０が接続されるようになる。このようなワイヤボンディングの際の熱や衝撃などにより、電極端子パッド１０に損傷が発生する場合があるが、その場合でも、配線層１８およびビア１９によって水の侵入が防止され、半導体集積回路の耐湿性が確保される。
【００３０】
また、半導体集積回路をフリップチップ実装するときには、図５に示すように、電極端子パッド１０上にスタッドバンプ２１が形成される。このスタッドバンプ２１の形成時に電極端子パッド１０に損傷が発生した場合でも、配線層１８およびビア１９によって半導体集積回路の耐湿性は確保される。
【００３１】
さらに、このような高耐湿性半導体集積回路を用いることにより、より信頼性の高い半導体集積回路モジュールの作製が可能となる。半導体集積回路モジュールは、例えば、上記構成の半導体集積回路を、図５に示したスタッドバンプ２１を介して実装基板にフリップチップ実装することにより得られる。
【００３２】
図６は第１の実施の形態の半導体集積回路をフリップチップ実装した状態の一部断面模式図である。
フリップチップ実装は、まず、電極端子パッド１０上にスタッドバンプ２１を形成した後、例えばアルミナセラミック基板などの実装基板２２上に、例えば熱圧着することによって行われる。そして、最終的には、モールド樹脂２３を塗布して個辺に切り出すことにより、半導体集積回路モジュールが作製される。
【００３３】
なお、このような半導体集積回路モジュールの作製においては、半導体集積回路と実装基板２２との間にアンダフィル材を挿入して接続強度を向上させるようにしてもよい。また、半導体集積回路のフリップチップ実装には、上記の熱圧着法のほか、導電性樹脂や非導電性フィルムを用いた圧接法を用いることも可能である。
【００３４】
また、ここでは実装基板２２にアルミナセラミック基板を用いたが、ガラスセラミック基板、あるいはエポキシ基板などの有機系基板を用いてもよい。また、実装基板２２にポリイミドフィルムを用いれば、基板厚を５０μｍ以下に薄くすることができるため、放熱性の良い高出力デバイスを実現することができるようになる。さらに、ポリイミドフィルムを用いることで、実装基板２２裏面へ信号を取り出すためのスルーホール部２４による反射特性劣化によって高周波信号が損失するのを低減することができるようになり、高周波に対応した高耐湿半導体集積回路モジュールを実現することができる。
【００３５】
図７は第１の実施の形態の半導体集積回路のフリップチップモジュールをマザーボードに実装した状態の一部断面模式図である。
図６に示したようなフリップチップ実装された半導体集積回路モジュールは、更にマザーボード２５に実装される。マザーボード２５へは、図６に示した実装基板２２のスルーホール部２４を、ハンダバンプ２６を介して接続することができる。
【００３６】
以上説明したように、この第１の実施の形態の半導体集積回路では、電極端子パッド１０を、表面に露出する最上層の配線層１４ｄに加えて、その直下に形成した配線層１８、およびこの配線層１８と最上層の配線層１４ｄとを接続するビア１９によって構成する。これにより、電極端子パッド１０に損傷が発生した場合であっても、耐湿性を確保することのできる高耐湿半導体集積回路が実現される。さらに、このような高耐湿半導体集積回路を用いることにより、信頼性の高い半導体集積回路モジュールが実現される。
【００３７】
このように電極端子パッド１０の損傷部分からの水の侵入を防止するための半導体集積回路の多層配線構造としては、上記の図１に示したもののほか、以下の図８から図１２に第１〜第５の変形例としてそれぞれ示すような多層配線構造とすることも可能である。
【００３８】
図８は第１の実施の形態の半導体集積回路の第１の変形例の一部断面模式図である。ただし、図８では、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００３９】
第１の変形例の半導体集積回路は、有機系層間絶縁膜１３ａ上であって配線層１８の直下に、Ａｕなどを用いて形成された配線層１８ａを有している。この配線層１８ａとその上層側にある配線層１８との間は、Ａｕなどを用いて形成されたビア１９ａによって電気的に接続されている。このビア１９ａは、有機系層間絶縁膜１３ｂにおいて、上層側のビア１９の直下に形成されている。すなわち、第１の変形例の半導体集積回路は、電極端子パッド１０が、上層側と下層側の配線層１８，１８ａおよびビア１９，１９ａで構成されている。この点で、この第１の変形例は、図１に示した多層配線構造を有する半導体集積回路と相違する。その他の構成は、図１の半導体集積回路の構成と同様である。
【００４０】
このような多層配線構造の半導体集積回路においては、損傷した電極端子パッド１０から侵入した水が、たとえ上層側の配線層１８を超えて侵入する場合であっても、その下層側の配線層１８ａおよびこれらの間を接続するビア１９ａによって、これより先への水の侵入を防止することができる。そのため、より高い耐湿性を実現することが可能となる。
【００４１】
図９は第１の実施の形態の半導体集積回路の第２の変形例の一部断面模式図である。ただし、図９では、図１および図８に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４２】
第２の変形例の半導体集積回路は、下層側のビア１９ａが、その上層側にあるビア１９の直下の位置ではなく、配線層１４ｄの表面露出部分直下の領域にある有機系層間絶縁膜１３ｃを囲うように形成されたビア１９のより内側の領域に対応した有機系層間絶縁膜１３ｂの領域を囲うように形成されている点で第１の変形例と相違する。その他の構成およびその効果については第１の変形例と同様である。このように、上層側のビア１９と下層側のビア１９ａとの間の位置関係を変化させても、半導体集積回路の耐湿性は確保される。
【００４３】
図１０は第１の実施の形態の半導体集積回路の第３の変形例の一部断面模式図である。ただし、図１０では、図１および図８に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４４】
第３の変形例の半導体集積回路は、第２の変形例と同様、上層側のビア１９と下層側のビア１９ａとの間の位置関係を変化させたものである。この第３の変形例では、上層側のビア１９が下層側のビア１９ａのより内側の領域に対応した有機系層間絶縁膜１３ｃの領域を囲うように形成されている点で第１の変形例と相違する。その他の構成およびその効果については第１の変形例と同様である。
【００４５】
図１１は第１の実施の形態の半導体集積回路の第４の変形例の一部断面模式図である。ただし、図１１では、図１および図８に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４６】
第４の変形例の半導体集積回路は、第１の変形例における下層側のビア１９ａの位置を、その上層側にあるビア１９に対してトランジスタ１６の側へずらしたような配置となるようにしている点で第１の変形例と相違する。その他の構成およびその効果については第１の変形例と同様である。
【００４７】
図１２は第１の実施の形態の半導体集積回路の第５の変形例の一部断面模式図である。ただし、図１２では、図１および図８に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４８】
第５の変形例の半導体集積回路は、最上層の配線層１４ｄと下層側の配線層１８ａとの間にある上層側の配線層１８が、上層側のビア１９と下層側のビア１９ａとの接続に必要な領域にのみ形成されている点で第１の変形例と相違する。その他の構成については第１の変形例と同様である。このような多層配線構造であっても、電極端子パッド１０の損傷部分からの水の侵入を、配線層１８，１８ａおよびビア１９，１９ａによって囲まれた領域で防止することができ、耐湿性が確保される。
【００４９】
なお、上記の第１〜第４の変形例の半導体集積回路において、最上層の配線層１４ｄと下層側の配線層１８ａとの間にある上層側の配線層１８を、この第５の変形例に示したように、上層側のビア１９と下層側のビア１９ａとの接続に必要な領域にのみ形成された構成とすることも可能である。
【００５０】
次に、第２の実施の形態について説明する。
図１３は第２の実施の形態の半導体集積回路の一部断面模式図である。ただし、図１３では、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５１】
第２の実施の形態の半導体集積回路は、有機系層間絶縁膜１３ａ上並びに配線層１４ｂ上、および有機系層間絶縁膜１３ｂ上並びに配線層１４ｃ，１８上に、ビア１５ｂ，１５ｃ，１９の部分を除き、ＳｉＮなどのシリコン無機膜３０ａ，３０ｂがそれぞれ形成された多層配線構造を有している点で第１の実施の形態の半導体集積回路と相違する。その他の構成については第１の実施の形態と同様である。
【００５２】
このような多層配線構造を有する半導体集積回路においては、シリコン無機膜３０ａ，３０ｂによってトランジスタ１６の耐湿性が向上される。さらに、配線層１４ａ，１４ｂ，１４ｃ，１４ｄ，１８のエレクトロマイグレーションも抑制されるようになる。
【００５３】
なお、第１の実施の形態の第１〜第５の変形例に示した半導体集積回路についても、シリコン無機膜３０ａ，３０ｂを用いたこの第２の実施の形態の半導体集積回路と同様の多層配線構造とすることもできる。これにより、それぞれ耐湿性向上およびエレクトロマイグレーションの抑制を図れるようになる。
【００５４】
次に、第３の実施の形態について説明する。
図１４は第３の実施の形態の半導体集積回路の一部断面模式図である。ただし、図１４では、図１および図１３に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５５】
第３の実施の形態の半導体集積回路は、有機系層間絶縁膜１３ａ，１３ｂ，１３ｃの端部に、Ａｕなどの配線材料を用いて形成された防湿壁４０を有し、その外側にシリコン無機膜１７が形成された多層配線構造である点で第２の実施の形態の半導体集積回路と相違する。その他の構成については第２の実施の形態と同様である。
【００５６】
このような半導体集積回路においては、耐湿性向上およびエレクトロマイグレーションの抑制に加え、シリコン無機膜１７の耐湿性劣化による半導体集積回路の端面からの水の侵入に対する耐湿性を高めることができる。また、この防湿壁４０は、半導体集積回路表面へのシリコン無機膜１７の形成前に、金メッキ法などを用いる従来のプロセス工程で形成することができる。そのため、製造コストの増大はほとんど発生しない。
【００５７】
なお、第１の実施の形態の半導体集積回路、および第１の実施の形態の第１〜第５の変形例に示した半導体集積回路を、防湿壁４０を形成したこの第３の実施の形態の半導体集積回路と同様の多層配線構造とすることもできる。
【００５８】
次に、第４の実施の形態について説明する。
図１５は第４の実施の形態の半導体集積回路の一部断面模式図である。ただし、図１５では、図１および図１３に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５９】
第４の実施の形態の半導体集積回路は、有機系層間絶縁膜１３ａ，１３ｂ，１３ｃの端部より内側に、Ａｕなどの配線材料を用いて形成された防湿壁５０を有する多層配線構造である点で第２，第３の実施の形態の半導体集積回路と相違する。その他の構成については第２の実施の形態と同様である。
【００６０】
このような半導体集積回路においては、半導体集積回路の端面からの水の侵入の抑制効果を高め、耐湿性を向上させることができる。また、防湿壁５０は、各有機系層間絶縁膜１３ａ，１３ｂ，１３ｃに形成したビアホールに対して各ビア１５ａ，１５ｂ，１５ｃおよび配線層１４ｂ，１４ｃ，１４ｄと同一工程で順に形成する。そのため、防湿壁５０は、従来のプロセス工程で形成することができ、製造コストの増大はほとんど発生しない。
【００６１】
なお、第１の実施の形態の半導体集積回路、および第１の実施の形態の第１〜第５の変形例に示した半導体集積回路を、防湿壁５０を形成したこの第４の実施の形態の半導体集積回路と同様の多層配線構造とすることもできる。
【００６２】
このように半導体集積回路端面からの水の侵入を抑制するための防湿壁５０は、必ずしもすべての有機系層間絶縁膜１３ａ，１３ｂ，１３ｃ内に形成されていなくてもよい。ここで、以下の図１６および図１７に、第４の実施の形態の半導体集積回路についての第１，第２の変形例をそれぞれ示す。
【００６３】
図１６は第４の実施の形態の半導体集積回路の第１の変形例の一部断面模式図である。ただし、図１６では、図１３および図１５に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００６４】
この第１の変形例の半導体集積回路は、最下層の有機系層間絶縁膜１３ａにのみ防湿壁５０ａが形成されている多層配線構造を有する。このような多層配線構造によっても、防湿壁５０ａがない場合に比べてトランジスタ１６の耐湿性を向上させることができる。
【００６５】
図１７は第４の実施の形態の半導体集積回路の第２の変形例の一部断面模式図である。ただし、図１７では、図１３および図１５に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００６６】
この第２の変形例の半導体集積回路は、最下層の有機系層間絶縁膜１３ａにのみ防湿壁５０ａが形成されている点では図１６に示した第１の変形例と同じであるが、この防湿壁５０ａがビア１９の直下に形成されている点で第１の変形例と相違する。このように、防湿壁５０ａを電極端子パッド１０のビア１９直下、またはその近傍に形成することにより、耐湿性を向上させるとともに、防湿壁５０ａを半導体集積回路端部あるいはその近傍に形成する場合よりもチップサイズを縮小することができる。
【００６７】
なお、第１の実施の形態の半導体集積回路、および第１の実施の形態の第１〜第５の変形例に示した半導体集積回路を、防湿壁５０ａを形成したこの第４の実施の形態の第１，第２の変形例に示した半導体集積回路と同様の多層配線構造とすることもできる。
【００６８】
次に、第５の実施の形態について説明する。
図１８は第５の実施の形態の半導体集積回路を上から見たレイアウト模式図、図１９は第５の実施の形態の半導体集積回路の一部断面模式図である。ただし、図１８および図１９において、図１および図２に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００６９】
第５の実施の形態の半導体集積回路は、図１８および図１９に示すように、電極端子パッド１０の周辺を除く最上層の有機系層間絶縁膜１３ｃ上に、Ａｕなどの配線材料からなる接地導体層６０を形成した多層配線構造を有している点で第１の実施の形態の半導体集積回路と相違する。その他の構成については第１の実施の形態と同様である。
【００７０】
このような半導体集積回路においては、接地導体層６０により水の侵入経路を狭くすることができるため、半導体集積回路表面からの耐湿性を確保することができる。
【００７１】
なお、第１の実施の形態の第１〜第５の変形例に示した半導体集積回路、第２〜第４の実施の形態の半導体集積回路、および第４の実施の形態の第１，第２の変形例に示した半導体集積回路を、接地導体層６０を形成したこの第５の実施の形態の半導体集積回路と同様の多層配線構造とすることもできる。
【００７２】
次に、第６の実施の形態について説明する。
図２０は第６の実施の形態の半導体集積回路の一部断面模式図、図２１は第６の実施の形態の半導体集積回路の電極端子パッドを上から見たレイアウト模式図である。ただし、図２０および図２１においては、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００７３】
第６の実施の形態の半導体集積回路は、図２０および図２１に示すように、配線層１４ｄの表面露出部分直下の有機系層間絶縁膜１３ｃの領域を囲うように形成されたビア１９の内側に、更に４つの電気接続用ビア７０を形成した多層配線構造を有する。その他の構成については第１の実施の形態と同様である。
【００７４】
このような半導体集積回路においては、電極端子パッド１０の損傷部分からの耐湿性を確保することができるとともに、電極端子パッド１０の配線抵抗を低減することができる。そのため、高周波信号の損失を低減することができ、高周波回路の性能を向上させることができる。
【００７５】
なお、第１の実施の形態の第１〜第５の変形例に示した半導体集積回路、第２〜第５の実施の形態の半導体集積回路、および第４の実施の形態の第１，第２の変形例に示した半導体集積回路を、ビア１９の内側に４つの電気接続用ビア７０を形成したこの第６の実施の形態の半導体集積回路と同様の多層配線構造とすることもできる。
【００７６】
また、上記の第１の実施の形態の第１〜第５の変形例に示した半導体集積回路、第２〜第６の実施の形態の半導体集積回路、および第４の実施の形態の第１，第２の変形例に示した半導体集積回路については、第１の実施の形態において図４および図５に示した場合と同様に、ワイヤボンディングやスタッドバンプを形成することが可能である。また、図６および図７に示したように、これらの半導体集積回路を実装基板２２に実装して作製された半導体集積回路モジュール、およびその半導体集積回路モジュールをマザーボード２５に実装したモジュールについて、高耐湿性および高信頼性が実現される。
【００７７】
なお、以上の説明では、４層の配線層１４ａ，１４ｂ，１４ｃ，１４ｄが形成された多層配線構造の場合について述べたが、本発明ではその配線層数に制限はない。また、有機系層間絶縁膜１３ａ，１３ｂ，１３ｃにＢＣＢを用いた場合を例に説明したが、ＢＣＢのほか、ポリイミドを用いることもできる。また、シリコン無機膜１７にはＳｉＮを用いたが、ＳｉＯ２やＳｉＯＮを用いることもできる。また、配線材料としてＡｕを用いたが、ＣｕやＡｌを用いることもできる。また、半導体基板１２にはＧａＡｓを用いたが、ＩｎＰやＳｉを用いることもでき、さらに、ウエハ上に導電層をエピタキシャル成長で形成した基板、あるいはイオン注入した基板なども用いることができる。
【００７８】
（付記１） 半導体基板上に層間絶縁膜を用いて配線層を積層した多層配線構造を有する半導体集積回路において、
表面に露出する部分を有する第１の配線層と、前記第１の配線層と前記層間絶縁膜を挟んで形成された第２の配線層とが、前記第１の配線層と前記第２の配線層との間の領域であって前記第１の配線層の前記表面に露出する部分に対応する領域を囲うように形成されたビアによって電気的に接続された電極端子パッドを有することを特徴とする半導体集積回路。
【００７９】
（付記２） 前記半導体基板上に前記層間絶縁膜を用いて積層した前記配線層のうち少なくとも一層は、部分的にシリコン無機膜によって被覆された構造を有することを特徴とする付記１記載の半導体集積回路。
【００８０】
（付記３） 前記層間絶縁膜の端部または前記層間絶縁膜の端部より内側に、配線材料を用いて形成された防湿壁を有することを特徴とする付記１記載の半導体集積回路。
【００８１】
（付記４） 前記防湿壁は、前記層間絶縁膜の端部より内側であってかつ前記第２の配線層よりも前記半導体基板の側にある前記層間絶縁膜内にのみ形成されていることを特徴とする付記３記載の半導体集積回路。
【００８２】
（付記５） 最上層の前記層間絶縁膜上に、前記電極端子パッドの周辺を除き、配線材料を用いて形成された接地導体層を有することを特徴とする付記１記載の半導体集積回路。
【００８３】
（付記６） 前記ビアによって囲まれた領域内に、前記第１の配線層と前記第２の配線層とを電気的に接続する電気接続用ビアを有することを特徴とする付記１記載の半導体集積回路。
【００８４】
（付記７） 前記層間絶縁膜は、ポリイミドまたはベンゾシクロブテンを用いて形成されていることを特徴とする付記１記載の半導体集積回路。
（付記８） 前記半導体基板は、化合物半導体基板であることを特徴とする付記１記載の半導体集積回路。
【００８５】
（付記９） 前記電極端子パッド上にバンプが形成されていることを特徴とする付記１記載の半導体集積回路。
（付記１０） 半導体基板上に層間絶縁膜を用いて配線層を積層した多層配線構造を有する半導体集積回路を備えた半導体集積回路モジュールにおいて、
表面に露出する部分を有する第１の配線層と、前記第１の配線層と前記層間絶縁膜を挟んで形成された第２の配線層とが、前記第１の配線層と前記第２の配線層との間の領域であって前記第１の配線層の前記表面に露出する部分に対応する領域を囲うように形成されたビアによって電気的に接続された電極端子パッドを有する半導体集積回路が、実装基板上にフリップチップ実装されていることを特徴とする半導体集積回路モジュール。
【００８６】
（付記１１） 前記実装基板は、ポリイミドを用いて形成されていることを特徴とする付記１０記載の半導体集積回路モジュール。
【００８７】
【発明の効果】
以上説明したように本発明では、半導体集積回路の電極端子パッドを、表面に露出する側の第１の配線層とこれと層間絶縁膜を挟んで形成された第２の配線層とが、第１の配線層の表面露出部分に対応する領域を囲うビアによって接続された構成とする。これにより、電極端子パッドに損傷が発生した場合であっても、半導体集積回路内部への更なる水の侵入を防止することができ、半導体集積回路の耐湿性、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体集積回路の一部断面模式図である。
【図２】第１の実施の形態の半導体集積回路を上から見たレイアウト模式図である。
【図３】第１の実施の形態の半導体集積回路の効果を説明する図である。
【図４】第１の実施の形態の半導体集積回路をワイヤボンディングした状態の一部断面模式図である。
【図５】第１の実施の形態の半導体集積回路にスタッドバンプを形成した状態の一部断面模式図である。
【図６】第１の実施の形態の半導体集積回路をフリップチップ実装した状態の一部断面模式図である。
【図７】第１の実施の形態の半導体集積回路のフリップチップモジュールをマザーボードに実装した状態の一部断面模式図である。
【図８】第１の実施の形態の半導体集積回路の第１の変形例の一部断面模式図である。
【図９】第１の実施の形態の半導体集積回路の第２の変形例の一部断面模式図である。
【図１０】第１の実施の形態の半導体集積回路の第３の変形例の一部断面模式図である。
【図１１】第１の実施の形態の半導体集積回路の第４の変形例の一部断面模式図である。
【図１２】第１の実施の形態の半導体集積回路の第５の変形例の一部断面模式図である。
【図１３】第２の実施の形態の半導体集積回路の一部断面模式図である。
【図１４】第３の実施の形態の半導体集積回路の一部断面模式図である。
【図１５】第４の実施の形態の半導体集積回路の一部断面模式図である。
【図１６】第４の実施の形態の半導体集積回路の第１の変形例の一部断面模式図である。
【図１７】第４の実施の形態の半導体集積回路の第２の変形例の一部断面模式図である。
【図１８】第５の実施の形態の半導体集積回路を上から見たレイアウト模式図である。
【図１９】第５の実施の形態の半導体集積回路の一部断面模式図である。
【図２０】第６の実施の形態の半導体集積回路の一部断面模式図である。
【図２１】第６の実施の形態の半導体集積回路の電極端子パッドを上から見たレイアウト模式図である。
【図２２】従来の半導体集積回路を上から見たレイアウト模式図である。
【図２３】従来の半導体集積回路の一部断面模式図である。
【図２４】耐湿性を向上させた従来の半導体集積回路の一部断面模式図である。
【図２５】プローブ測定時の半導体集積回路を上から見た場合のレイアウト模式図である。
【図２６】プローブ測定時の半導体集積回路の一部断面模式図である。
【図２７】ワイヤボンディング時の半導体集積回路の一部断面模式図である。
【図２８】スタッドバンプ形成時の半導体集積回路の一部断面模式図である。
【符号の説明】
１０ 電極端子パッド
１１ 集積回路部
１２ 半導体基板
１３ａ，１３ｂ，１３ｃ 有機系層間絶縁膜
１４ａ，１４ｂ，１４ｃ，１４ｄ，１８，１８ａ 配線層
１５ａ，１５ｂ，１５ｃ，１９，１９ａ ビア
１６ トランジスタ
１７，３０ａ，３０ｂ シリコン無機膜
２０ ワイヤ
２１ スタッドバンプ
２２ 実装基板
２３ モールド樹脂
２４ スルーホール部
２５ マザーボード
２６ ハンダバンプ
４０，５０，５０ａ 防湿壁
６０ 接地導体層
７０ 電気接続用ビア
【発明の属する技術分野】
本発明は半導体集積回路に関し、特に層間絶縁膜を用いて配線を積層した多層配線構造を有する半導体集積回路に関する。
【０００２】
【従来の技術】
従来の超高速光通信用ＩＣや、マイクロ波あるいはミリ波集積回路は、気密封止パッケージに収められていたため、その耐湿性に関しては特に配慮する必要がなかった。
【０００３】
ところで、近年では、低誘電率を有する有機系の層間絶縁膜を積層して形成した多層配線を用いた高周波集積回路（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ，ＭＭＩＣ）が提案されている（例えば、「ＩＥＥＥ ＭＴＴ−Ｓ Ｄｉｇｅｓｔ， Ｓ−５， ｐｐ８３１−８３４， １９９０」参照）。このようなＭＭＩＣなどの半導体集積回路は、そのチップサイズの縮小により低コスト化が進み、パッケージのコストが全体の中で大きな部分を占めるようになってきている。そこで、パッケージのコスト低減のために、低価格なパッケージを使用することのできるベアチップ実装の要求が高まっている。このベアチップ実装を信頼性良く実現するためには、半導体集積回路の耐湿性を確保することが必要となる。
【０００４】
図２２は従来の半導体集積回路を上から見たレイアウト模式図、図２３は従来の半導体集積回路の一部断面模式図である。ここで、図２３は、図２２のＢ−Ｂ断面に対応した部分を図示している。
【０００５】
ベアチップ実装される従来の半導体集積回路は、図２２に示すように、集積回路部１０１に電気的に接続された複数の電極端子パッド１００を有している。
この半導体集積回路は、例えば図２３に示すように、半導体基板１０２上に、ポリイミドやＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）などを用いた３層の有機系層間絶縁膜１０３ａ，１０３ｂ，１０３ｃが積層された構造を有している。層間すなわち半導体基板１０２上および有機系層間絶縁膜１０３ａ，１０３ｂ，１０３ｃ上には、それぞれ所定の領域に、Ａｕなどを用いて形成された配線層１０４ａ，１０４ｂ，１０４ｃ，１０４ｄがそれぞれ形成されている。各配線層１０４ａ，１０４ｂ，１０４ｃ，１０４ｄ間は、有機系層間絶縁膜１０３ａ，１０３ｂ，１０３ｃを貫通して、例えばＡｕを用いて形成されたビア１０５ａ，１０５ｂ，１０５ｃによってそれぞれ電気的に接続されている。また、半導体基板１２上に形成される最下層の配線層１０４ａは、図２２に示した集積回路部１０１に含まれるトランジスタ１０６に電気的に接続されるように形成されている。有機系層間絶縁膜１０３ｃ上に形成される最上層の配線層１０４ｄは、その一部が、図２２に示した電極端子パッド１００として用いられるようになっている。
【０００６】
この図２２および図２３に例示したような多層配線構造を有する半導体集積回路は、例えば、電極端子パッド１００をワイヤボンディングして、あるいは電極端子パッド１００上に形成されるバンプを介して、基板などに実装されるようになる。
【０００７】
しかしながら、一般に、有機系材料は透水性、吸水性が高く、このような性質は、上記の有機系層間絶縁膜１０３ａ，１０３ｂ，１０３ｃについても同様に認められる。そのため、図２３に示したような多層配線構造では、半導体集積回路の耐湿性が乏しく、現在では、通常、その耐湿性向上を目的とした別の構造が広く用いられるようになっている。
【０００８】
図２４は耐湿性を向上させた従来の半導体集積回路の一部断面模式図である。ただし、図２４では、図２２および図２３に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【０００９】
この図２４に示す半導体集積回路は、電極端子パッド１００として用いるために半導体集積回路表面に露出させておくべき領域を除き、半導体集積回路表面をＳｉＮなどのシリコン無機膜１０７で覆った多層配線構造を有している。これにより、有機系層間絶縁膜１０３ａ，１０３ｂ，１０３ｃは外部環境から遮断されることとなり、半導体集積回路の耐湿性が向上するようになる。（例えば、特許文献１参照。）
【００１０】
【特許文献１】
特開平８−３１６２２９号公報
【００１１】
【発明が解決しようとする課題】
しかし、一般に、金属材料を用いて形成される配線層と有機系の層間絶縁膜との間の密着性は良好ではなく、そのため、従来の多層配線構造の半導体集積回路では、その耐湿性に関し、次に示すような問題が生じる場合があった。
【００１２】
図２５はプローブ測定時の半導体集積回路を上から見た場合のレイアウト模式図、図２６はプローブ測定時の半導体集積回路の一部断面模式図である。ただし、図２５および図２６では、図２２から図２４に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００１３】
オンウエハ測定による半導体集積回路の良品選別の際には、図２５に示すように、各電極端子パッド１００にプローブ２００がコンタクトされ、測定が行われる。しかし、電極端子パッド１００部分と有機系層間絶縁膜１０３ｃとの間の密着性が良好でないことから、プローブ２００のコンタクトにより、図２６に示すように、電極端子パッド１００に損傷が発生する場合がある。この場合、電極端子パッド１００の下の有機系層間絶縁膜１０３ｃがむき出しとなり、そこが水の侵入経路となって、半導体集積回路の耐湿性が劣化してしまうようになる。
【００１４】
このような耐湿性劣化は、プローブ測定時のみならず、ワイヤボンディング時あるいはバンプ形成時などにも発生する場合がある。図２７はワイヤボンディング時の半導体集積回路の一部断面模式図、図２８はスタッドバンプ形成時の半導体集積回路の一部断面模式図である。ただし、図２７および図２８では、図２２から図２４に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００１５】
半導体集積回路をパッケージに実装する際のワイヤボンディング時にも、図２７に示すように、ワイヤ２０１を接続する時の熱や衝撃により、電極端子パッド１００を損傷させてしまい、有機系層間絶縁膜１０３ｃがむき出しになってしまう場合がある。同様に、図２８に示すように、半導体集積回路をフリップチップ実装するためのスタッドバンプ２０２の形成時にも、電極端子パッド１００の損傷により有機系層間絶縁膜１０３ｃがむき出しになってしまう場合がある。
【００１６】
また、図２６から図２８に示した半導体集積回路の端部に形成されているシリコン無機膜１０７は、有機系層間絶縁膜１０３ａ，１０３ｂ，１０３ｃの側壁に堆積されるため、その膜厚が比較的薄くなり、さらにその緻密性が良好でないことから、半導体集積回路の耐湿性の長期信頼性を劣化させてしまう場合があった。
【００１７】
本発明はこのような点に鑑みてなされたものであり、高耐湿性を有し信頼性の高い多層配線構造の半導体集積回路を提供することを目的とする。
【００１８】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に例示する構成によって実現可能な半導体集積回路が提供される。本発明の半導体集積回路は、半導体基板上に層間絶縁膜を用いて配線層を積層した多層配線構造を有する半導体集積回路において、表面に露出する部分を有する第１の配線層と、前記第１の配線層と前記層間絶縁膜を挟んで形成された第２の配線層とが、前記第１の配線層と前記第２の配線層との間の領域であって前記第１の配線層の前記表面に露出する部分に対応する領域を囲うように形成されたビアによって電気的に接続された電極端子パッドを有することを特徴とする。
【００１９】
このような半導体集積回路においては、電極端子パッド１０が、半導体集積回路表面に露出する第１の配線層である最上層の配線層１４ｄ、およびこの配線層１４ｄとビア１９によって電気的に接続された下層側の第２の配線層である配線層１８で構成されている。さらに、配線層１４ｄ，１８間を接続するビア１９は、これらの配線層１４ｄ，１８間の領域であって第１の配線層の表面に露出する部分に対応した領域にある有機系層間絶縁膜１３ｃを囲うように形成される。これにより、電極端子パッド１０の表面に露出している部分に損傷が発生してむき出しとなった有機系層間絶縁膜１３ｃに水が侵入した場合であっても、その下の配線層１８およびビア１９によって、これより先への水の侵入が防止されるようになる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、第１の実施の形態について説明する。
【００２１】
図１は第１の実施の形態の半導体集積回路の一部断面模式図、図２は第１の実施の形態の半導体集積回路を上から見たレイアウト模式図である。ここで、図１は、図２のＡ−Ａ断面に対応した部分を図示している。
【００２２】
第１の実施の形態の半導体集積回路は、図２に示すように、例えばＡｕを用いて形成されて、半導体集積回路の集積回路部１１に電気的に接続された複数の電極端子パッド１０を有している。これらの電極端子パッド１０は、その表面が半導体集積回路から露出するように形成される。
【００２３】
半導体集積回路は、図１に示すように、例えばＧａＡｓの半導体基板１２上に、例えばＢＣＢを用いて形成された３層の有機系層間絶縁膜１３ａ，１３ｂ，１３ｃが積層された構造を有している。層間すなわち半導体基板１２上および有機系層間絶縁膜１３ａ，１３ｂ，１３ｃ上には、それぞれ所定の領域に、例えばＡｕを用いて形成された配線層１４ａ，１４ｂ，１４ｃ，１４ｄが形成されている。各配線層１４ａ，１４ｂ，１４ｃ，１４ｄ間は、有機系層間絶縁膜１３ａ，１３ｂ，１３ｃを貫通して、例えばＡｕを用いて形成されたビア１５ａ，１５ｂ，１５ｃによって電気的に接続されている。また、最下層の配線層１４ａは、図２に示した集積回路部１１に含まれるトランジスタ１６に電気的に接続されるように形成されている。この半導体集積回路表面は、最上層の配線層１４ｄの一部の領域を残して、例えばＳｉＮからなるシリコン無機膜１７によって覆われている。配線層１４ｄの表面露出部分は、バンプなどが形成されるパッド領域として用いられる。
【００２４】
さらに、この半導体集積回路は、有機系層間絶縁膜１３ｂ上であって配線層１４ｄの表面露出部分の直下に、その表面露出部分よりも大きく、Ａｕなどを用いて形成された配線層１８を有している。この配線層１８と最上層の配線層１４ｄとの間は、同じくＡｕなどを用いて形成されたビア１９によって電気的に接続されている。このビア１９は、図１および図２に示したように、最上層の配線層１４ｄとビア１９で接続された下層側の配線層１８との間の領域にあって、配線層１４ｄの表面露出部分に対応した直下の領域にある有機系層間絶縁膜１３ｃを囲うように形成されている。
【００２５】
このように、第１の実施の形態の半導体集積回路では、電極端子パッド１０が、表面に露出する最上層の配線層１４ｄを第１の配線層、その下層側の配線層１８を第２の配線層とし、これらの配線層１４ｄ，１８間がビア１９によってその所定領域を囲まれた状態で電気的に接続されて構成されている。
【００２６】
上記構成の半導体集積回路において、有機系層間絶縁膜１３ａ，１３ｂ，１３ｃは、ＢＣＢをスピンコート法により塗布して形成される。また、配線層１４ａ，１４ｂ，１４ｃ，１４ｄ，１８は、半導体基板１２上に、あるいは各有機系層間絶縁膜１３ａ，１３ｂ，１３ｃの形成後に、金メッキ法により形成する。ビア１５ａ，１５ｂ，１５ｃ，１９は、各有機系層間絶縁膜１３ａ，１３ｂ，１３ｃにドライエッチング法によりビアホールを形成した後、金メッキ法により形成される。
【００２７】
図３は第１の実施の形態の半導体集積回路の効果を説明する図である。
第１の実施の形態の半導体集積回路において、例えばプローブ測定時にコンタクトしたプローブによって電極端子パッド１０に損傷が発生した場合には、その下にある有機系層間絶縁膜１３ｃへの水の侵入経路ができてしまう。しかし、その電極端子パッド１０の有機系層間絶縁膜１３ｃの領域は、配線層１８およびビア１９によって囲まれているため、この囲まれた領域以外の領域への水の侵入を防ぐことができる。したがって、電極端子パッド１０の損傷部分に水が侵入した場合であっても、その水が半導体集積回路内部のトランジスタ１６などへ到達するのを防止することができ、半導体集積回路の耐湿性が確保される。
【００２８】
勿論、ワイヤボンディング時の電極端子パッド１０の損傷、あるいはスタッドバンプ形成時の電極端子パッド１０の損傷による水の侵入に対しても同様の効果が得られる。図４は第１の実施の形態の半導体集積回路をワイヤボンディングした状態の一部断面模式図、図５は第１の実施の形態の半導体集積回路にスタッドバンプを形成した状態の一部断面模式図である。
【００２９】
半導体集積回路をパッケージに実装するときには、図４に示すように、電極端子パッド１０上にワイヤ２０が接続されるようになる。このようなワイヤボンディングの際の熱や衝撃などにより、電極端子パッド１０に損傷が発生する場合があるが、その場合でも、配線層１８およびビア１９によって水の侵入が防止され、半導体集積回路の耐湿性が確保される。
【００３０】
また、半導体集積回路をフリップチップ実装するときには、図５に示すように、電極端子パッド１０上にスタッドバンプ２１が形成される。このスタッドバンプ２１の形成時に電極端子パッド１０に損傷が発生した場合でも、配線層１８およびビア１９によって半導体集積回路の耐湿性は確保される。
【００３１】
さらに、このような高耐湿性半導体集積回路を用いることにより、より信頼性の高い半導体集積回路モジュールの作製が可能となる。半導体集積回路モジュールは、例えば、上記構成の半導体集積回路を、図５に示したスタッドバンプ２１を介して実装基板にフリップチップ実装することにより得られる。
【００３２】
図６は第１の実施の形態の半導体集積回路をフリップチップ実装した状態の一部断面模式図である。
フリップチップ実装は、まず、電極端子パッド１０上にスタッドバンプ２１を形成した後、例えばアルミナセラミック基板などの実装基板２２上に、例えば熱圧着することによって行われる。そして、最終的には、モールド樹脂２３を塗布して個辺に切り出すことにより、半導体集積回路モジュールが作製される。
【００３３】
なお、このような半導体集積回路モジュールの作製においては、半導体集積回路と実装基板２２との間にアンダフィル材を挿入して接続強度を向上させるようにしてもよい。また、半導体集積回路のフリップチップ実装には、上記の熱圧着法のほか、導電性樹脂や非導電性フィルムを用いた圧接法を用いることも可能である。
【００３４】
また、ここでは実装基板２２にアルミナセラミック基板を用いたが、ガラスセラミック基板、あるいはエポキシ基板などの有機系基板を用いてもよい。また、実装基板２２にポリイミドフィルムを用いれば、基板厚を５０μｍ以下に薄くすることができるため、放熱性の良い高出力デバイスを実現することができるようになる。さらに、ポリイミドフィルムを用いることで、実装基板２２裏面へ信号を取り出すためのスルーホール部２４による反射特性劣化によって高周波信号が損失するのを低減することができるようになり、高周波に対応した高耐湿半導体集積回路モジュールを実現することができる。
【００３５】
図７は第１の実施の形態の半導体集積回路のフリップチップモジュールをマザーボードに実装した状態の一部断面模式図である。
図６に示したようなフリップチップ実装された半導体集積回路モジュールは、更にマザーボード２５に実装される。マザーボード２５へは、図６に示した実装基板２２のスルーホール部２４を、ハンダバンプ２６を介して接続することができる。
【００３６】
以上説明したように、この第１の実施の形態の半導体集積回路では、電極端子パッド１０を、表面に露出する最上層の配線層１４ｄに加えて、その直下に形成した配線層１８、およびこの配線層１８と最上層の配線層１４ｄとを接続するビア１９によって構成する。これにより、電極端子パッド１０に損傷が発生した場合であっても、耐湿性を確保することのできる高耐湿半導体集積回路が実現される。さらに、このような高耐湿半導体集積回路を用いることにより、信頼性の高い半導体集積回路モジュールが実現される。
【００３７】
このように電極端子パッド１０の損傷部分からの水の侵入を防止するための半導体集積回路の多層配線構造としては、上記の図１に示したもののほか、以下の図８から図１２に第１〜第５の変形例としてそれぞれ示すような多層配線構造とすることも可能である。
【００３８】
図８は第１の実施の形態の半導体集積回路の第１の変形例の一部断面模式図である。ただし、図８では、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００３９】
第１の変形例の半導体集積回路は、有機系層間絶縁膜１３ａ上であって配線層１８の直下に、Ａｕなどを用いて形成された配線層１８ａを有している。この配線層１８ａとその上層側にある配線層１８との間は、Ａｕなどを用いて形成されたビア１９ａによって電気的に接続されている。このビア１９ａは、有機系層間絶縁膜１３ｂにおいて、上層側のビア１９の直下に形成されている。すなわち、第１の変形例の半導体集積回路は、電極端子パッド１０が、上層側と下層側の配線層１８，１８ａおよびビア１９，１９ａで構成されている。この点で、この第１の変形例は、図１に示した多層配線構造を有する半導体集積回路と相違する。その他の構成は、図１の半導体集積回路の構成と同様である。
【００４０】
このような多層配線構造の半導体集積回路においては、損傷した電極端子パッド１０から侵入した水が、たとえ上層側の配線層１８を超えて侵入する場合であっても、その下層側の配線層１８ａおよびこれらの間を接続するビア１９ａによって、これより先への水の侵入を防止することができる。そのため、より高い耐湿性を実現することが可能となる。
【００４１】
図９は第１の実施の形態の半導体集積回路の第２の変形例の一部断面模式図である。ただし、図９では、図１および図８に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４２】
第２の変形例の半導体集積回路は、下層側のビア１９ａが、その上層側にあるビア１９の直下の位置ではなく、配線層１４ｄの表面露出部分直下の領域にある有機系層間絶縁膜１３ｃを囲うように形成されたビア１９のより内側の領域に対応した有機系層間絶縁膜１３ｂの領域を囲うように形成されている点で第１の変形例と相違する。その他の構成およびその効果については第１の変形例と同様である。このように、上層側のビア１９と下層側のビア１９ａとの間の位置関係を変化させても、半導体集積回路の耐湿性は確保される。
【００４３】
図１０は第１の実施の形態の半導体集積回路の第３の変形例の一部断面模式図である。ただし、図１０では、図１および図８に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４４】
第３の変形例の半導体集積回路は、第２の変形例と同様、上層側のビア１９と下層側のビア１９ａとの間の位置関係を変化させたものである。この第３の変形例では、上層側のビア１９が下層側のビア１９ａのより内側の領域に対応した有機系層間絶縁膜１３ｃの領域を囲うように形成されている点で第１の変形例と相違する。その他の構成およびその効果については第１の変形例と同様である。
【００４５】
図１１は第１の実施の形態の半導体集積回路の第４の変形例の一部断面模式図である。ただし、図１１では、図１および図８に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４６】
第４の変形例の半導体集積回路は、第１の変形例における下層側のビア１９ａの位置を、その上層側にあるビア１９に対してトランジスタ１６の側へずらしたような配置となるようにしている点で第１の変形例と相違する。その他の構成およびその効果については第１の変形例と同様である。
【００４７】
図１２は第１の実施の形態の半導体集積回路の第５の変形例の一部断面模式図である。ただし、図１２では、図１および図８に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４８】
第５の変形例の半導体集積回路は、最上層の配線層１４ｄと下層側の配線層１８ａとの間にある上層側の配線層１８が、上層側のビア１９と下層側のビア１９ａとの接続に必要な領域にのみ形成されている点で第１の変形例と相違する。その他の構成については第１の変形例と同様である。このような多層配線構造であっても、電極端子パッド１０の損傷部分からの水の侵入を、配線層１８，１８ａおよびビア１９，１９ａによって囲まれた領域で防止することができ、耐湿性が確保される。
【００４９】
なお、上記の第１〜第４の変形例の半導体集積回路において、最上層の配線層１４ｄと下層側の配線層１８ａとの間にある上層側の配線層１８を、この第５の変形例に示したように、上層側のビア１９と下層側のビア１９ａとの接続に必要な領域にのみ形成された構成とすることも可能である。
【００５０】
次に、第２の実施の形態について説明する。
図１３は第２の実施の形態の半導体集積回路の一部断面模式図である。ただし、図１３では、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５１】
第２の実施の形態の半導体集積回路は、有機系層間絶縁膜１３ａ上並びに配線層１４ｂ上、および有機系層間絶縁膜１３ｂ上並びに配線層１４ｃ，１８上に、ビア１５ｂ，１５ｃ，１９の部分を除き、ＳｉＮなどのシリコン無機膜３０ａ，３０ｂがそれぞれ形成された多層配線構造を有している点で第１の実施の形態の半導体集積回路と相違する。その他の構成については第１の実施の形態と同様である。
【００５２】
このような多層配線構造を有する半導体集積回路においては、シリコン無機膜３０ａ，３０ｂによってトランジスタ１６の耐湿性が向上される。さらに、配線層１４ａ，１４ｂ，１４ｃ，１４ｄ，１８のエレクトロマイグレーションも抑制されるようになる。
【００５３】
なお、第１の実施の形態の第１〜第５の変形例に示した半導体集積回路についても、シリコン無機膜３０ａ，３０ｂを用いたこの第２の実施の形態の半導体集積回路と同様の多層配線構造とすることもできる。これにより、それぞれ耐湿性向上およびエレクトロマイグレーションの抑制を図れるようになる。
【００５４】
次に、第３の実施の形態について説明する。
図１４は第３の実施の形態の半導体集積回路の一部断面模式図である。ただし、図１４では、図１および図１３に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５５】
第３の実施の形態の半導体集積回路は、有機系層間絶縁膜１３ａ，１３ｂ，１３ｃの端部に、Ａｕなどの配線材料を用いて形成された防湿壁４０を有し、その外側にシリコン無機膜１７が形成された多層配線構造である点で第２の実施の形態の半導体集積回路と相違する。その他の構成については第２の実施の形態と同様である。
【００５６】
このような半導体集積回路においては、耐湿性向上およびエレクトロマイグレーションの抑制に加え、シリコン無機膜１７の耐湿性劣化による半導体集積回路の端面からの水の侵入に対する耐湿性を高めることができる。また、この防湿壁４０は、半導体集積回路表面へのシリコン無機膜１７の形成前に、金メッキ法などを用いる従来のプロセス工程で形成することができる。そのため、製造コストの増大はほとんど発生しない。
【００５７】
なお、第１の実施の形態の半導体集積回路、および第１の実施の形態の第１〜第５の変形例に示した半導体集積回路を、防湿壁４０を形成したこの第３の実施の形態の半導体集積回路と同様の多層配線構造とすることもできる。
【００５８】
次に、第４の実施の形態について説明する。
図１５は第４の実施の形態の半導体集積回路の一部断面模式図である。ただし、図１５では、図１および図１３に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５９】
第４の実施の形態の半導体集積回路は、有機系層間絶縁膜１３ａ，１３ｂ，１３ｃの端部より内側に、Ａｕなどの配線材料を用いて形成された防湿壁５０を有する多層配線構造である点で第２，第３の実施の形態の半導体集積回路と相違する。その他の構成については第２の実施の形態と同様である。
【００６０】
このような半導体集積回路においては、半導体集積回路の端面からの水の侵入の抑制効果を高め、耐湿性を向上させることができる。また、防湿壁５０は、各有機系層間絶縁膜１３ａ，１３ｂ，１３ｃに形成したビアホールに対して各ビア１５ａ，１５ｂ，１５ｃおよび配線層１４ｂ，１４ｃ，１４ｄと同一工程で順に形成する。そのため、防湿壁５０は、従来のプロセス工程で形成することができ、製造コストの増大はほとんど発生しない。
【００６１】
なお、第１の実施の形態の半導体集積回路、および第１の実施の形態の第１〜第５の変形例に示した半導体集積回路を、防湿壁５０を形成したこの第４の実施の形態の半導体集積回路と同様の多層配線構造とすることもできる。
【００６２】
このように半導体集積回路端面からの水の侵入を抑制するための防湿壁５０は、必ずしもすべての有機系層間絶縁膜１３ａ，１３ｂ，１３ｃ内に形成されていなくてもよい。ここで、以下の図１６および図１７に、第４の実施の形態の半導体集積回路についての第１，第２の変形例をそれぞれ示す。
【００６３】
図１６は第４の実施の形態の半導体集積回路の第１の変形例の一部断面模式図である。ただし、図１６では、図１３および図１５に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００６４】
この第１の変形例の半導体集積回路は、最下層の有機系層間絶縁膜１３ａにのみ防湿壁５０ａが形成されている多層配線構造を有する。このような多層配線構造によっても、防湿壁５０ａがない場合に比べてトランジスタ１６の耐湿性を向上させることができる。
【００６５】
図１７は第４の実施の形態の半導体集積回路の第２の変形例の一部断面模式図である。ただし、図１７では、図１３および図１５に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００６６】
この第２の変形例の半導体集積回路は、最下層の有機系層間絶縁膜１３ａにのみ防湿壁５０ａが形成されている点では図１６に示した第１の変形例と同じであるが、この防湿壁５０ａがビア１９の直下に形成されている点で第１の変形例と相違する。このように、防湿壁５０ａを電極端子パッド１０のビア１９直下、またはその近傍に形成することにより、耐湿性を向上させるとともに、防湿壁５０ａを半導体集積回路端部あるいはその近傍に形成する場合よりもチップサイズを縮小することができる。
【００６７】
なお、第１の実施の形態の半導体集積回路、および第１の実施の形態の第１〜第５の変形例に示した半導体集積回路を、防湿壁５０ａを形成したこの第４の実施の形態の第１，第２の変形例に示した半導体集積回路と同様の多層配線構造とすることもできる。
【００６８】
次に、第５の実施の形態について説明する。
図１８は第５の実施の形態の半導体集積回路を上から見たレイアウト模式図、図１９は第５の実施の形態の半導体集積回路の一部断面模式図である。ただし、図１８および図１９において、図１および図２に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００６９】
第５の実施の形態の半導体集積回路は、図１８および図１９に示すように、電極端子パッド１０の周辺を除く最上層の有機系層間絶縁膜１３ｃ上に、Ａｕなどの配線材料からなる接地導体層６０を形成した多層配線構造を有している点で第１の実施の形態の半導体集積回路と相違する。その他の構成については第１の実施の形態と同様である。
【００７０】
このような半導体集積回路においては、接地導体層６０により水の侵入経路を狭くすることができるため、半導体集積回路表面からの耐湿性を確保することができる。
【００７１】
なお、第１の実施の形態の第１〜第５の変形例に示した半導体集積回路、第２〜第４の実施の形態の半導体集積回路、および第４の実施の形態の第１，第２の変形例に示した半導体集積回路を、接地導体層６０を形成したこの第５の実施の形態の半導体集積回路と同様の多層配線構造とすることもできる。
【００７２】
次に、第６の実施の形態について説明する。
図２０は第６の実施の形態の半導体集積回路の一部断面模式図、図２１は第６の実施の形態の半導体集積回路の電極端子パッドを上から見たレイアウト模式図である。ただし、図２０および図２１においては、図１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００７３】
第６の実施の形態の半導体集積回路は、図２０および図２１に示すように、配線層１４ｄの表面露出部分直下の有機系層間絶縁膜１３ｃの領域を囲うように形成されたビア１９の内側に、更に４つの電気接続用ビア７０を形成した多層配線構造を有する。その他の構成については第１の実施の形態と同様である。
【００７４】
このような半導体集積回路においては、電極端子パッド１０の損傷部分からの耐湿性を確保することができるとともに、電極端子パッド１０の配線抵抗を低減することができる。そのため、高周波信号の損失を低減することができ、高周波回路の性能を向上させることができる。
【００７５】
なお、第１の実施の形態の第１〜第５の変形例に示した半導体集積回路、第２〜第５の実施の形態の半導体集積回路、および第４の実施の形態の第１，第２の変形例に示した半導体集積回路を、ビア１９の内側に４つの電気接続用ビア７０を形成したこの第６の実施の形態の半導体集積回路と同様の多層配線構造とすることもできる。
【００７６】
また、上記の第１の実施の形態の第１〜第５の変形例に示した半導体集積回路、第２〜第６の実施の形態の半導体集積回路、および第４の実施の形態の第１，第２の変形例に示した半導体集積回路については、第１の実施の形態において図４および図５に示した場合と同様に、ワイヤボンディングやスタッドバンプを形成することが可能である。また、図６および図７に示したように、これらの半導体集積回路を実装基板２２に実装して作製された半導体集積回路モジュール、およびその半導体集積回路モジュールをマザーボード２５に実装したモジュールについて、高耐湿性および高信頼性が実現される。
【００７７】
なお、以上の説明では、４層の配線層１４ａ，１４ｂ，１４ｃ，１４ｄが形成された多層配線構造の場合について述べたが、本発明ではその配線層数に制限はない。また、有機系層間絶縁膜１３ａ，１３ｂ，１３ｃにＢＣＢを用いた場合を例に説明したが、ＢＣＢのほか、ポリイミドを用いることもできる。また、シリコン無機膜１７にはＳｉＮを用いたが、ＳｉＯ２やＳｉＯＮを用いることもできる。また、配線材料としてＡｕを用いたが、ＣｕやＡｌを用いることもできる。また、半導体基板１２にはＧａＡｓを用いたが、ＩｎＰやＳｉを用いることもでき、さらに、ウエハ上に導電層をエピタキシャル成長で形成した基板、あるいはイオン注入した基板なども用いることができる。
【００７８】
（付記１） 半導体基板上に層間絶縁膜を用いて配線層を積層した多層配線構造を有する半導体集積回路において、
表面に露出する部分を有する第１の配線層と、前記第１の配線層と前記層間絶縁膜を挟んで形成された第２の配線層とが、前記第１の配線層と前記第２の配線層との間の領域であって前記第１の配線層の前記表面に露出する部分に対応する領域を囲うように形成されたビアによって電気的に接続された電極端子パッドを有することを特徴とする半導体集積回路。
【００７９】
（付記２） 前記半導体基板上に前記層間絶縁膜を用いて積層した前記配線層のうち少なくとも一層は、部分的にシリコン無機膜によって被覆された構造を有することを特徴とする付記１記載の半導体集積回路。
【００８０】
（付記３） 前記層間絶縁膜の端部または前記層間絶縁膜の端部より内側に、配線材料を用いて形成された防湿壁を有することを特徴とする付記１記載の半導体集積回路。
【００８１】
（付記４） 前記防湿壁は、前記層間絶縁膜の端部より内側であってかつ前記第２の配線層よりも前記半導体基板の側にある前記層間絶縁膜内にのみ形成されていることを特徴とする付記３記載の半導体集積回路。
【００８２】
（付記５） 最上層の前記層間絶縁膜上に、前記電極端子パッドの周辺を除き、配線材料を用いて形成された接地導体層を有することを特徴とする付記１記載の半導体集積回路。
【００８３】
（付記６） 前記ビアによって囲まれた領域内に、前記第１の配線層と前記第２の配線層とを電気的に接続する電気接続用ビアを有することを特徴とする付記１記載の半導体集積回路。
【００８４】
（付記７） 前記層間絶縁膜は、ポリイミドまたはベンゾシクロブテンを用いて形成されていることを特徴とする付記１記載の半導体集積回路。
（付記８） 前記半導体基板は、化合物半導体基板であることを特徴とする付記１記載の半導体集積回路。
【００８５】
（付記９） 前記電極端子パッド上にバンプが形成されていることを特徴とする付記１記載の半導体集積回路。
（付記１０） 半導体基板上に層間絶縁膜を用いて配線層を積層した多層配線構造を有する半導体集積回路を備えた半導体集積回路モジュールにおいて、
表面に露出する部分を有する第１の配線層と、前記第１の配線層と前記層間絶縁膜を挟んで形成された第２の配線層とが、前記第１の配線層と前記第２の配線層との間の領域であって前記第１の配線層の前記表面に露出する部分に対応する領域を囲うように形成されたビアによって電気的に接続された電極端子パッドを有する半導体集積回路が、実装基板上にフリップチップ実装されていることを特徴とする半導体集積回路モジュール。
【００８６】
（付記１１） 前記実装基板は、ポリイミドを用いて形成されていることを特徴とする付記１０記載の半導体集積回路モジュール。
【００８７】
【発明の効果】
以上説明したように本発明では、半導体集積回路の電極端子パッドを、表面に露出する側の第１の配線層とこれと層間絶縁膜を挟んで形成された第２の配線層とが、第１の配線層の表面露出部分に対応する領域を囲うビアによって接続された構成とする。これにより、電極端子パッドに損傷が発生した場合であっても、半導体集積回路内部への更なる水の侵入を防止することができ、半導体集積回路の耐湿性、信頼性を向上させることができる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体集積回路の一部断面模式図である。
【図２】第１の実施の形態の半導体集積回路を上から見たレイアウト模式図である。
【図３】第１の実施の形態の半導体集積回路の効果を説明する図である。
【図４】第１の実施の形態の半導体集積回路をワイヤボンディングした状態の一部断面模式図である。
【図５】第１の実施の形態の半導体集積回路にスタッドバンプを形成した状態の一部断面模式図である。
【図６】第１の実施の形態の半導体集積回路をフリップチップ実装した状態の一部断面模式図である。
【図７】第１の実施の形態の半導体集積回路のフリップチップモジュールをマザーボードに実装した状態の一部断面模式図である。
【図８】第１の実施の形態の半導体集積回路の第１の変形例の一部断面模式図である。
【図９】第１の実施の形態の半導体集積回路の第２の変形例の一部断面模式図である。
【図１０】第１の実施の形態の半導体集積回路の第３の変形例の一部断面模式図である。
【図１１】第１の実施の形態の半導体集積回路の第４の変形例の一部断面模式図である。
【図１２】第１の実施の形態の半導体集積回路の第５の変形例の一部断面模式図である。
【図１３】第２の実施の形態の半導体集積回路の一部断面模式図である。
【図１４】第３の実施の形態の半導体集積回路の一部断面模式図である。
【図１５】第４の実施の形態の半導体集積回路の一部断面模式図である。
【図１６】第４の実施の形態の半導体集積回路の第１の変形例の一部断面模式図である。
【図１７】第４の実施の形態の半導体集積回路の第２の変形例の一部断面模式図である。
【図１８】第５の実施の形態の半導体集積回路を上から見たレイアウト模式図である。
【図１９】第５の実施の形態の半導体集積回路の一部断面模式図である。
【図２０】第６の実施の形態の半導体集積回路の一部断面模式図である。
【図２１】第６の実施の形態の半導体集積回路の電極端子パッドを上から見たレイアウト模式図である。
【図２２】従来の半導体集積回路を上から見たレイアウト模式図である。
【図２３】従来の半導体集積回路の一部断面模式図である。
【図２４】耐湿性を向上させた従来の半導体集積回路の一部断面模式図である。
【図２５】プローブ測定時の半導体集積回路を上から見た場合のレイアウト模式図である。
【図２６】プローブ測定時の半導体集積回路の一部断面模式図である。
【図２７】ワイヤボンディング時の半導体集積回路の一部断面模式図である。
【図２８】スタッドバンプ形成時の半導体集積回路の一部断面模式図である。
【符号の説明】
１０ 電極端子パッド
１１ 集積回路部
１２ 半導体基板
１３ａ，１３ｂ，１３ｃ 有機系層間絶縁膜
１４ａ，１４ｂ，１４ｃ，１４ｄ，１８，１８ａ 配線層
１５ａ，１５ｂ，１５ｃ，１９，１９ａ ビア
１６ トランジスタ
１７，３０ａ，３０ｂ シリコン無機膜
２０ ワイヤ
２１ スタッドバンプ
２２ 実装基板
２３ モールド樹脂
２４ スルーホール部
２５ マザーボード
２６ ハンダバンプ
４０，５０，５０ａ 防湿壁
６０ 接地導体層
７０ 電気接続用ビア
Claims (5)
- 半導体基板上に層間絶縁膜を用いて配線層を積層した多層配線構造を有する半導体集積回路において、
表面に露出する部分を有する第１の配線層と、前記第１の配線層と前記層間絶縁膜を挟んで形成された第２の配線層とが、前記第１の配線層と前記第２の配線層との間の領域であって前記第１の配線層の前記表面に露出する部分に対応する領域を囲うように形成されたビアによって電気的に接続された電極端子パッドを有することを特徴とする半導体集積回路。 - 前記半導体基板上に前記層間絶縁膜を用いて積層した前記配線層のうち少なくとも一層は、部分的にシリコン無機膜によって被覆された構造を有することを特徴とする請求項１記載の半導体集積回路。
- 前記層間絶縁膜の端部または前記層間絶縁膜の端部より内側に、配線材料を用いて形成された防湿壁を有することを特徴とする請求項１記載の半導体集積回路。
- 最上層の前記層間絶縁膜上に、前記電極端子パッドの周辺を除き、配線材料を用いて形成された接地導体層を有することを特徴とする請求項１記載の半導体集積回路。
- 前記ビアによって囲まれた領域内に、前記第１の配線層と前記第２の配線層とを電気的に接続する電気接続用ビアを有することを特徴とする請求項１記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002294939A JP2004134450A (ja) | 2002-10-08 | 2002-10-08 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002294939A JP2004134450A (ja) | 2002-10-08 | 2002-10-08 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004134450A true JP2004134450A (ja) | 2004-04-30 |
Family
ID=32285338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002294939A Pending JP2004134450A (ja) | 2002-10-08 | 2002-10-08 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004134450A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210648A (ja) * | 2005-01-28 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
| JP2006261514A (ja) * | 2005-03-18 | 2006-09-28 | Nec Electronics Corp | 半導体チップおよびその製造方法 |
| JP2008016638A (ja) * | 2006-07-06 | 2008-01-24 | Sony Corp | 半導体装置 |
| JP2008187140A (ja) * | 2007-01-31 | 2008-08-14 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| JP2010153708A (ja) * | 2008-12-26 | 2010-07-08 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
| US7939913B2 (en) | 2007-03-30 | 2011-05-10 | Fujitsu Semiconductor Limited | Semiconductor device |
| US7969008B2 (en) | 2005-12-27 | 2011-06-28 | Fujitsu Semiconductor Limited | Semiconductor device with improved pads |
| JP2013030819A (ja) * | 2012-11-09 | 2013-02-07 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
| JP2013084829A (ja) * | 2011-10-12 | 2013-05-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
-
2002
- 2002-10-08 JP JP2002294939A patent/JP2004134450A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006210648A (ja) * | 2005-01-28 | 2006-08-10 | Nec Electronics Corp | 半導体装置 |
| US7663240B2 (en) | 2005-01-28 | 2010-02-16 | Nec Electronics Corporation | Semiconductor device with multiple interconnect layers and vias |
| JP2006261514A (ja) * | 2005-03-18 | 2006-09-28 | Nec Electronics Corp | 半導体チップおよびその製造方法 |
| US7969008B2 (en) | 2005-12-27 | 2011-06-28 | Fujitsu Semiconductor Limited | Semiconductor device with improved pads |
| JP2008016638A (ja) * | 2006-07-06 | 2008-01-24 | Sony Corp | 半導体装置 |
| US8084279B2 (en) | 2007-01-31 | 2011-12-27 | Renesas Electronics Corporation | Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns |
| US7696081B2 (en) | 2007-01-31 | 2010-04-13 | Renesas Technology Corp. | Method of manufacturing semiconductor device that uses both a normal photomask and a phase shift mask for defining interconnect patterns |
| JP2008187140A (ja) * | 2007-01-31 | 2008-08-14 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| US7939913B2 (en) | 2007-03-30 | 2011-05-10 | Fujitsu Semiconductor Limited | Semiconductor device |
| US8143153B2 (en) | 2007-03-30 | 2012-03-27 | Fujitsu Semiconductor Limited | Method for manufacturing semiconductor device |
| US8937007B2 (en) | 2007-03-30 | 2015-01-20 | Fujitsu Semiconductor Limited | Semiconductor device |
| JP2010153708A (ja) * | 2008-12-26 | 2010-07-08 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
| JP2013084829A (ja) * | 2011-10-12 | 2013-05-09 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2013030819A (ja) * | 2012-11-09 | 2013-02-07 | Fujitsu Semiconductor Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10672750B2 (en) | Semiconductor device | |
| US6951773B2 (en) | Chip packaging structure and manufacturing process thereof | |
| US7414309B2 (en) | Encapsulated electronic part packaging structure | |
| US7880297B2 (en) | Semiconductor chip having conductive member for reducing localized voltage drop | |
| JP3214470B2 (ja) | マルチチップモジュール及びその製造方法 | |
| US20050101116A1 (en) | Integrated circuit device and the manufacturing method thereof | |
| US7453153B2 (en) | Circuit device | |
| US7078794B2 (en) | Chip package and process for forming the same | |
| US20030006493A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002170918A (ja) | 半導体装置及びその製造方法 | |
| US20090146314A1 (en) | Semiconductor Device | |
| CN100573858C (zh) | 芯片封装体 | |
| JP3443408B2 (ja) | 配線基板及びそれを用いた半導体装置 | |
| JP2004134450A (ja) | 半導体集積回路 | |
| JP2005026363A (ja) | 半導体装置とその製造方法 | |
| US6430059B1 (en) | Integrated circuit package substrate integrating with decoupling capacitor | |
| US7884465B2 (en) | Semiconductor package with passive elements embedded within a semiconductor chip | |
| US20100244274A1 (en) | Wiring board | |
| US20080251915A1 (en) | Structure of semiconductor chip and package structure having semiconductor chip embedded therein | |
| JP2001102517A (ja) | 回路装置 | |
| US7696615B2 (en) | Semiconductor device having pillar-shaped terminal | |
| US20040089930A1 (en) | Simplified stacked chip assemblies | |
| CN114784486B (zh) | 电磁屏蔽封装结构及其制造方法 | |
| US20080099930A1 (en) | Semiconductor device | |
| JP3933601B2 (ja) | 高周波集積回路パッケージ及び電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080205 |