CN114784486B - 电磁屏蔽封装结构及其制造方法 - Google Patents

电磁屏蔽封装结构及其制造方法 Download PDF

Info

Publication number
CN114784486B
CN114784486B CN202210683030.1A CN202210683030A CN114784486B CN 114784486 B CN114784486 B CN 114784486B CN 202210683030 A CN202210683030 A CN 202210683030A CN 114784486 B CN114784486 B CN 114784486B
Authority
CN
China
Prior art keywords
dielectric layer
antenna
chip
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210683030.1A
Other languages
English (en)
Other versions
CN114784486A (zh
Inventor
贾海峰
徐扬
丁青成
王文霞
张士明
宋夫玉
宋华栋
李其峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weihai Honglin Electric Power Technology Co ltd
Original Assignee
Weihai Honglin Electric Power Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Weihai Honglin Electric Power Technology Co ltd filed Critical Weihai Honglin Electric Power Technology Co ltd
Priority to CN202210683030.1A priority Critical patent/CN114784486B/zh
Publication of CN114784486A publication Critical patent/CN114784486A/zh
Application granted granted Critical
Publication of CN114784486B publication Critical patent/CN114784486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及一种电磁屏蔽封装结构及其制造方法，涉及半导体技术领域。所述制造方法包括：在基底上形成三层介质层和两层金属层；通过第一蚀刻工艺形成贯穿所述基底和第一介质层的多个第一通孔和第二通孔；通过第二蚀刻工艺继续蚀刻所述第二通孔的底部以形成贯通所述第二介质层并延伸至所述第三介质层中的第三通孔，以及沉积布线图案。本发明采用两次蚀刻工艺实现控制芯片与第一天线或第二天线的电磁屏蔽。

Description

电磁屏蔽封装结构及其制造方法
技术领域
本发明涉及半导体技术领域，具体涉及一种电磁屏蔽封装结构及其制造方法。
背景技术
通讯模块往往需要集成功率芯片和天线组件，独立包封的天线组件占用面积较大，不利于小型化封装结构。并且，对应于不同频率不同功能的电磁信号需要设置不同的接收处理芯片，其相互的电磁影响较大，且对于差分信号，往往需要设置相同长度的导线以保证信号的同时性，而小型化封装的差分信号线的设置是较难实现长度统一的。
发明内容
本发明的目的是克服上述现有技术的不足，提供一种电磁屏蔽封装结构的制造方法，其包括以下步骤：
在基底上形成三层介质层和两层金属层，所述三层介质层包括第一介质层、第二介质层和第三介质层，所述两层金属层包括第一金属层和第二金属层，其中，所述第一金属层介于所述第一介质层和第二介质层之间，所述第二金属层介于所述第二介质层和第三介质层之间，所述第一金属层包括一窗口部；
通过第一蚀刻工艺形成贯穿所述基底和第一介质层的多个第一通孔和第二通孔，所述多个第一通孔露出所述第一金属层，所述第二通孔对应于所述窗口部设置；
通过第二蚀刻工艺继续蚀刻所述第二通孔的底部以形成贯通所述第二介质层并延伸至所述第三介质层中的第三通孔，所述第三通孔包括在所述基底、第一介质层和第二介质层的第一部分以及在所述第三介质层中的第二部分，所述第一部分使得所述第二金属层断开为两个部分，所述第二部分具有在所述第一部分和第二部分之间底切结构；
沉积布线图案，所述布线图案包括通过所述多个第一通孔与所述第一金属层电连接的第一布线，以及通过所述第三通孔与所述第二金属层的两个部分分别电连接的第二布线。
作为优选的方案，在实施所述第二蚀刻工艺之前，所述第二金属层包括由第一天线和第二天线构成的所述两个部分以及连接所述第一天线和第二天线的连接部分，所述连接部分对应于所述窗口部设置。
作为优选的方案，实施所述第二蚀刻工艺包括蚀刻部分所述连接部分以使得所述第一天线和第二天线电绝缘，且所述第一部分底部的侧面露出所述连接部分的未蚀刻部分。
作为优选的方案，所述第一介质层中包括第一芯片和第二芯片，所述第一芯片和第二芯片通过基底中的通孔分别电连接至所述第一布线和第二布线；其中，所述第一芯片通过第二布线的一部分电连接至所述第一天线，所述第二芯片通过第二布线的另一部分电连接至所述第二天线。
作为优选的方案，还包括在所述第一通孔和第二通孔中填充绝缘材料，并在所述基底下形成再分布层，所述再分布层与所述布线图案电连接。
本发明根据上述方法，还提供了一种电磁屏蔽封装结构，其包括：
基底；
形成在基底上的三层介质层和两层金属层，所述三层介质层包括第一介质层、第二介质层和第三介质层，所述两层金属层包括第一金属层和第二金属层，其中，所述第一金属层介于所述第一介质层和第二介质层之间，所述第二金属层介于所述第二介质层和第三介质层之间，所述第一金属层包括一窗口部；
贯穿所述基底和第一介质层的多个第一通孔，所述多个第一通孔露出所述第一金属层；
贯穿所述基底、第一介质层和第二介质层并延伸至所述第三介质层中的第三通孔，所述第三通孔通过所述窗口部穿过所述第一金属层；所述第三通孔包括在所述基底、第一介质层和第二介质层的第一部分以及在所述第三介质层中的第二部分，所述第一部分使得所述第二金属层断开为两个部分，所述第二部分具有在所述第一部分和第二部分之间底切结构；
布线图案，包括通过所述多个第一通孔与所述第一金属层电连接的第一布线，以及通过所述第三通孔与所述第二金属层的两个部分分别电连接的第二布线。
作为优选的方案，所述第二金属层包括由第一天线和第二天线构成的所述两个部分，且所述第一部分底部的侧面露出所述连接部分的未蚀刻部分。
作为优选的方案，所述第一介质层中包括第一芯片和第二芯片，所述第一芯片和第二芯片通过基底中的通孔分别电连接至所述第一布线和第二布线；其中，所述第一芯片通过第二布线的一部分电连接至所述第一天线，所述第二芯片通过第二布线的另一部分电连接至所述第二天线。
作为优选的方案，还包括在所述第一通孔和第二通孔中填充的绝缘材料，并在所述基底下形成有再分布层，所述再分布层与所述布线图案电连接。
本发明的有益效果在于：
本发明采用两次蚀刻工艺形成使得第一天线和第二天线绝缘断开的第二通孔，并在该第二通孔中形成布线图案，以在第二通孔的底切位置实现布线图案与第一天线和第二天线的电连接，保证差分电磁信号的同时性传递。同时在第一次蚀刻工艺中还形成了与第一金属层电连接的第一通孔，以实现控制芯片与第一线性或第二天线的电磁屏蔽。
附图说明
图1为本发明实施例的电磁屏蔽封装结构的结构示意图。
图2-图8为本发明实施例的电磁屏蔽封装结构制造方法的流程示意图。
附图标记说明
基底10；通孔11；第一芯片12；第二芯片13；第一介质层14；第一金属层15；窗口部16；第二介质层17；第二金属层18；连接部分19；第一天线20；第二天线21；第三介质层22；第一通孔23；第二通孔24；第三通孔的第一部分25；第三通孔的第二部分26；第一布线27；第二布线28；绝缘材料29；再分布层30；连接端子31。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
如图2～图8所示，本实施例提供一种电磁屏蔽封装结构的制造方法，包括以下步骤：
在具体的实施例中，如图2所示，提供一基底10，该基底10可以中介板，在基底10中具有多个通孔11，多个通孔11贯穿所述基底10的厚度方向。所述基底10的厚度可以是较薄的，例如可以是200-500微米，其起到初始支撑作用。
在基底10上接合第一芯片12和第二芯片13，第一芯片12和第二芯片13可以是通信芯片。接合方式可以采用例如焊球接合、共晶键合的方式实现，第一芯片12和第二芯片13通过多个通孔11电引出。
接着参见图3，在基底10上形成覆盖所述第一芯片12和第二芯片13的第一介质层14。该第一介质层14可以是例如氧化铝等无机材料，亦可以是例如聚酰亚胺等有机材料。第一介质层14可以采用例如磁控溅射、层压、CVD、PVD等方式形成。
在所述第一介质层14上沉积形成一第一金属层15，第一金属层15可以铜层、钨层、铂层、金层等，其覆盖于所述第一介质层14的整个上表面，仅在第一芯片12和第二芯片13之间具有一窗口部16。该窗口部16通过图案化工艺形成，其可以是方形、圆形形状。
进一步的，在第一金属层15上形成第二介质层17，第二介质层17采用预第一介质层14相同的材料和相同的形成工艺，在此不再赘述。
然后，在第二介质层17上形成第二金属18，第二金属层18包括两个天线结构，即第一天线20和第二天线21，且第一天线20和第二天线21之间通过连接部分19电连接于一体。其中，第一天线20和第二天线21分别位于第一芯片12和第二芯片13正上方，且第一芯片12和第二芯片13分别接收第一天线20和第二天线21，或者分别控制第一天线20和第二天线21。如图4所示，第一金属层15介于所述第一芯片12和第二芯片13与第二金属层18之间，以此第一金属层15充当电磁屏蔽层。
在第二金属层18上覆盖一第三介质层22，第三介质层22的材质与第一介质层14和第二介质层17的材质不同，以此，可以保证后续通孔的分布式形成。第三介质层22可以是氮化硅、氮化铝、氧化铝等无机材料。
接着，参见图5，通过第一蚀刻工艺形成贯穿所述基底10和第一介质层14的多个第一通孔23和第二通孔24，所述多个第一通孔23露出所述第一金属层15，所述第二通孔24对应于所述窗口部16设置。该第一蚀刻工艺可以采用湿法蚀刻形成，且第一通孔23和第二通孔24具有相同的孔径和形状。
进一步的参见图6，通过第二蚀刻工艺继续蚀刻所述第二通孔24的底部以形成贯通所述第二介质层17并延伸至所述第三介质层22中的第三通孔，所述第三通孔包括在所述基底10、第一介质层14和第二介质层17的第一部分25以及在所述第三介质层22中的第二部分26，所述第一部分25使得所述第二金属层18断开为两个部分，所述第二部分26具有在所述第一部分25和第二部分26之间底切结构。
其中， 第二部分26未贯穿所述第三介质层22，且第二部分26相较于第一部分25具有较大的孔径，以此，底切结构形成于第一部分25和第二部分26的连接位置。第三通孔将第二金属层18断开为两个分立的天线结构，即第一天线20和第二天线21相互绝缘。
参见图7，沉积布线图案，所述布线图案包括通过所述多个第一通孔23与所述第一金属层15电连接的第一布线27，以及通过所述第三通孔的第一部分25与所述第二金属层18的两个部分（即第一天线20和第二天线21）分别电连接的第二布线28。
特别的，第二布线28在底切位置分别与第一天线20和第二天线21的露出部分电连接，以此形成分别串联的天线与芯片结构，这样保证差分电磁信号的同时性传递。还包括在所述第一通孔和第二通孔中填充绝缘材料29。
最后参见图8，并在所述基底10下形成再分布层30，所述再分布层30与所述布线图案电连接，且在再分布层30的下方形成多个连接端子31。再分布层30可以包括多个布线层和介质层的叠置结构，且连接端子31可以是焊球。至此，形成本发明的电磁屏蔽封装结构。
更为具体的，本发明的电磁屏蔽封装结构的制造方法，其包括以下步骤：
在基底上形成三层介质层和两层金属层，所述三层介质层包括第一介质层、第二介质层和第三介质层，所述两层金属层包括第一金属层和第二金属层，其中，所述第一金属层介于所述第一介质层和第二介质层之间，所述第二金属层介于所述第二介质层和第三介质层之间，所述第一金属层包括一窗口部；
通过第一蚀刻工艺形成贯穿所述基底和第一介质层的多个第一通孔和第二通孔，所述多个第一通孔露出所述第一金属层，所述第二通孔对应于所述窗口部设置；
通过第二蚀刻工艺继续蚀刻所述第二通孔的底部以形成贯通所述第二介质层并延伸至所述第三介质层中的第三通孔，所述第三通孔包括在所述基底、第一介质层和第二介质层的第一部分以及在所述第三介质层中的第二部分，所述第一部分使得所述第二金属层断开为两个部分，所述第二部分具有在所述第一部分和第二部分之间底切结构；
沉积布线图案，所述布线图案包括通过所述多个第一通孔与所述第一金属层电连接的第一布线，以及通过所述第三通孔与所述第二金属层的两个部分分别电连接的第二布线。
作为优选的方案，在实施所述第二蚀刻工艺之前，所述第二金属层包括由第一天线和第二天线构成的所述两个部分以及连接所述第一天线和第二天线的连接部分，所述连接部分对应于所述窗口部设置。
作为优选的方案，实施所述第二蚀刻工艺包括蚀刻部分所述连接部分以使得所述第一天线和第二天线电绝缘，且所述第一部分底部的侧面露出所述连接部分的未蚀刻部分。
作为优选的方案，所述第一介质层中包括第一芯片和第二芯片，所述第一芯片和第二芯片通过基底中的通孔分别电连接至所述第一布线和第二布线。其中，所述第一芯片通过第二布线的一部分电连接至所述第一天线，所述第二芯片通过第二布线的另一部分电连接至所述第二天线。
作为优选的方案，还包括在所述第一通孔和第二通孔中填充绝缘材料，并在所述基底下形成再分布层，所述再分布层与所述布线图案电连接。
通过上述制造方法，本发明还提供了一种电磁屏蔽封装结构，其可以参见图1。
电磁屏蔽封装结构包括基底10。基底10上电连接有至少一第一芯片12和第二芯片13。
电磁屏蔽封装结构还包括形成在基底10上的三层介质层和两层金属层。所述三层介质层包括第一介质层14、第二介质层17和第三介质层22。所述两层金属层包括第一金属层15和第二金属层18，其中，所述第一金属层15介于所述第一介质层14和第二介质层17之间，所述第二金属层18介于所述第二介质层17和第三介质层22之间，所述第一金属层15包括一窗口部16；其中，第一介质层14覆盖所述第一芯片12和第二芯片13。
电磁屏蔽封装结构还包括贯穿所述基底10和第一介质层14的多个第一通孔，所述多个第一通孔露出所述第一金属层15。
电磁屏蔽封装结构还包括贯穿所述基底10、第一介质层14和第二介质层17并延伸至所述第三介质层22中的第三通孔，所述第三通孔通过所述窗口部16穿过所述第一金属层15。所述第三通孔包括在所述基底10、第一介质层14和第二介质层17的第一部分25以及在所述第三介质层22中的第二部分26。所述第一部分25使得所述第二金属层18断开为两个部分，所述第二部分26具有在所述第一部分25和第二部分26之间底切结构。
所述第二金属层18包括由第一天线20和第二天线21构成的所述两个部分，且所述第一部分25底部的侧面露出所述连接部分19的未蚀刻部分。
电磁屏蔽封装结构还包括布线图案，其包括通过所述多个第一通孔与所述第一金属层15电连接的第一布线27，以及通过所述第三通孔与所述第二金属层18的两个部分分别电连接的第二布线28。
所述第一芯片12和第二芯片13通过基底10中的通孔分别电连接至所述第一布线27和第二布线28。其中所述第一芯片12和第二芯片13分别通过第二布线的一部分电连接至所述第一天线20和第二天线21。
最后，在所述第一通孔和第二通孔中填充的绝缘材料29，并在所述基底10下形成有再分布层30，所述再分布层30与所述布线图案电连接。再分布层30的底部设置有外部连接端子31。
本发明采用两次蚀刻工艺形成使得第一天线和第二天线绝缘断开的第二通孔，并在该第二通孔中形成布线图案，以在第二通孔的底切位置实现布线图案与第一天线和第二天线的电连接，保证差分电磁信号的同时性传递。同时在第一次蚀刻工艺中还形成了与第一金属层电连接的第一通孔，以实现控制芯片与第一线性或第二天线的电磁屏蔽。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种电磁屏蔽封装结构的制造方法，其特征在于，包括以下步骤：
在基底上形成三层介质层和两层金属层，所述三层介质层包括第一介质层、第二介质层和第三介质层，所述两层金属层包括第一金属层和第二金属层，其中，所述第一金属层介于所述第一介质层和第二介质层之间，所述第二金属层介于所述第二介质层和第三介质层之间，所述第一金属层包括一窗口部；
通过第一蚀刻工艺形成贯穿所述基底和第一介质层的多个第一通孔和第二通孔，所述多个第一通孔露出所述第一金属层，所述第二通孔对应于所述窗口部设置；
通过第二蚀刻工艺继续蚀刻所述第二通孔的底部以形成贯通所述第二介质层并延伸至所述第三介质层中的第三通孔，所述第三通孔包括在所述基底、第一介质层和第二介质层的第一部分以及在所述第三介质层中的第二部分，所述第一部分使得所述第二金属层断开为两个部分，所述第二部分具有在所述第一部分和第二部分之间底切结构；
沉积布线图案，所述布线图案包括通过所述多个第一通孔与所述第一金属层电连接的第一布线，以及通过所述第三通孔与所述第二金属层的两个部分分别电连接的第二布线。
2.根据权利要求1所述的电磁屏蔽封装结构的制造方法，其特征在于：在实施所述第二蚀刻工艺之前，所述第二金属层包括由第一天线和第二天线构成的所述两个部分以及连接所述第一天线和第二天线的连接部分，所述连接部分对应于所述窗口部设置。
3.根据权利要求2所述的电磁屏蔽封装结构的制造方法，其特征在于：实施所述第二蚀刻工艺包括蚀刻部分所述连接部分以使得所述第一天线和第二天线电绝缘，且所述第一部分底部的侧面露出所述连接部分的未蚀刻部分。
4.根据权利要求3所述的电磁屏蔽封装结构的制造方法，其特征在于：所述第一介质层中包括第一芯片和第二芯片，所述第一芯片和第二芯片通过基底中的通孔分别电连接至所述第一布线和第二布线；其中，所述第一芯片通过第二布线的一部分电连接至所述第一天线，所述第二芯片通过第二布线的另一部分电连接至所述第二天线。
5.根据权利要求1所述的电磁屏蔽封装结构的制造方法，其特征在于：还包括在所述第一通孔和第二通孔中填充绝缘材料，并在所述基底下形成再分布层，所述再分布层与所述布线图案电连接。
6.一种电磁屏蔽封装结构，其特征在于，包括：
基底；
形成在基底上的三层介质层和两层金属层，所述三层介质层包括第一介质层、第二介质层和第三介质层，所述两层金属层包括第一金属层和第二金属层，其中，所述第一金属层介于所述第一介质层和第二介质层之间，所述第二金属层介于所述第二介质层和第三介质层之间，所述第一金属层包括一窗口部；
贯穿所述基底和第一介质层的多个第一通孔，所述多个第一通孔露出所述第一金属层；
贯穿所述基底、第一介质层和第二介质层并延伸至所述第三介质层中的第三通孔，所述第三通孔通过所述窗口部穿过所述第一金属层；所述第三通孔包括在所述基底、第一介质层和第二介质层的第一部分以及在所述第三介质层中的第二部分，所述第一部分使得所述第二金属层断开为两个部分，所述第二部分具有在所述第一部分和第二部分之间底切结构；以及
布线图案，包括通过所述多个第一通孔与所述第一金属层电连接的第一布线，以及通过所述第三通孔与所述第二金属层的两个部分分别电连接的第二布线。
7.根据权利要求6所述的电磁屏蔽封装结构，其特征在于：所述第二金属层包括由第一天线和第二天线构成的所述两个部分，且所述第一部分底部的侧面露出所述第一天线和第二天线的侧面部分。
8.根据权利要求7所述的电磁屏蔽封装结构，其特征在于：所述第一介质层中包括第一芯片和第二芯片，所述第一芯片和第二芯片通过基底中的通孔分别电连接至所述第一布线和第二布线；其中，所述第一芯片通过第二布线的一部分电连接至所述第一天线，所述第二芯片通过第二布线的另一部分电连接至所述第二天线。
9.根据权利要求6所述的电磁屏蔽封装结构，其特征在于：还包括在所述第一通孔和第二通孔中填充的绝缘材料，并在所述基底下形成有再分布层，所述再分布层与所述布线图案电连接。
CN202210683030.1A 2022-06-17 2022-06-17 电磁屏蔽封装结构及其制造方法 Active CN114784486B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210683030.1A CN114784486B (zh) 2022-06-17 2022-06-17 电磁屏蔽封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210683030.1A CN114784486B (zh) 2022-06-17 2022-06-17 电磁屏蔽封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN114784486A CN114784486A (zh) 2022-07-22
CN114784486B true CN114784486B (zh) 2022-08-23

Family

ID=82421685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210683030.1A Active CN114784486B (zh) 2022-06-17 2022-06-17 电磁屏蔽封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN114784486B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453542B1 (en) * 2000-02-28 2002-09-24 Headway Technologies, Inc. Method for fabricating balanced shield connections for noise reduction in MR/GMR read heads
CN112133687A (zh) * 2020-10-12 2020-12-25 成都振芯科技股份有限公司 一种多通道dds芯片基板封装结构及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508665B2 (en) * 2020-06-23 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with thick RDLs and thin RDLs stacked alternatingly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453542B1 (en) * 2000-02-28 2002-09-24 Headway Technologies, Inc. Method for fabricating balanced shield connections for noise reduction in MR/GMR read heads
CN112133687A (zh) * 2020-10-12 2020-12-25 成都振芯科技股份有限公司 一种多通道dds芯片基板封装结构及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
基于FDTD的孔缝阵腔体屏蔽效能研究;詹琼等;《贵州大学学报(自然科学版)》;20120815(第04期);全文 *
高速BGA封装与PCB差分互连结构的设计与优化;高振斌等;《现代电子技术》;20171115(第22期);全文 *

Also Published As

Publication number Publication date
CN114784486A (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
US7945231B2 (en) Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same
CN111316434B (zh) 具有差分同轴通孔的电子衬底
US9997466B2 (en) Integrated circuit stack including a patterned array of electrically conductive pillars
KR100309957B1 (ko) 반도체장치
US7132743B2 (en) Integrated circuit package substrate having a thin film capacitor structure
CN113451280A (zh) 包括天线的半导体装置
US7078794B2 (en) Chip package and process for forming the same
US5227583A (en) Ceramic package and method for making same
EP1766683A2 (en) Universal interconnect die
KR20090013417A (ko) 반도체 패키지, 이를 이용한 웨이퍼 스택 패키지 및 이의제조방법
US7772694B2 (en) Integrated circuit module and method of packaging same
US9184113B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
US10748871B2 (en) Semiconductor chip and semiconductor package including the same
CN102790030B (zh) 具有偏置钝化以减少电迁移的半导体结构
CN114784486B (zh) 电磁屏蔽封装结构及其制造方法
US20100244274A1 (en) Wiring board
JP2004134450A (ja) 半導体集積回路
US8385084B2 (en) Shielding structures for signal paths in electronic devices
US20060145350A1 (en) High frequency conductors for packages of integrated circuits
CN112530874A (zh) 一种三维晶圆集成结构及其制备方法、电子设备
CN111081696A (zh) 半导体封装和制造半导体封装的方法
JPH11163217A (ja) 半導体装置
CN211238248U (zh) 半导体封装
CN113991285A (zh) 封装天线、封装芯片及片上天线系统
JP2001244409A (ja) 高周波モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant