KR100309957B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR100309957B1
KR100309957B1 KR1019980034572A KR19980034572A KR100309957B1 KR 100309957 B1 KR100309957 B1 KR 100309957B1 KR 1019980034572 A KR1019980034572 A KR 1019980034572A KR 19980034572 A KR19980034572 A KR 19980034572A KR 100309957 B1 KR100309957 B1 KR 100309957B1
Authority
KR
South Korea
Prior art keywords
bonding
circuit board
semiconductor chip
wire
semiconductor device
Prior art date
Application number
KR1019980034572A
Other languages
English (en)
Other versions
KR19990029348A (ko
Inventor
미찌오 호리우찌
히데미 아까다
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR19990029348A publication Critical patent/KR19990029348A/ko
Application granted granted Critical
Publication of KR100309957B1 publication Critical patent/KR100309957B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명은 회로 기판의 제조 코스트를 내리고, 수율을 향상하고, 또한 전기적 특성이 뛰어난 반도체 장치를 제공한다.
에어리어어레이 형상으로 전극 단자가 설치된 반도체 칩(10)이 전극 단자 형성면을 바깥 방향으로 해서 회로 기판(5)의 한쪽 면에 탑재됨과 동시에, 상기 반도체 칩이 탑재된 영역을 제외한 상기 회로 기판의 한쪽 면에 에어리어 어레이 형상으로 본딩 패드(22)가 설치되고, 상기 전극 단자와 상기 본딩 패드(22)가 도체 와이어를 전기적 절연성을 갖는 절연막으로 피복한 본딩 와이어(20)를 통하여 전기적으로 접속되고, 상기 회로 기판의 다른 쪽 면에 에어리어 어레이 형상으로 설치된 외부 접속 단자(12)와 상기 본딩 패드(22)가 상기 회로 기판을 두께 방향으로 관통해서 설치된 도통부(18)에 의해 전기적으로 접속된다.

Description

반도체 장치
본 발명은 회로기판에 반도체칩을 탑재한 반도체 장치에 관한 것이다.
반도체 장치에 탑재되는 반도체칩은 고기능화에 따라 전극단자수가 증대하고 있으므로, 반도체칩의 전극단자 형성면에 에어리어어레이(area array) 형상으로 전극단자를 형성하고, 플립칩 접속에 의해서 회로기판에 반도체칩을 탑재하는 방법이 사용되어 왔다. 플립칩 접속에서는 전극단자에 형성한 범프를 회로기판의 패드에 접합해서 전극단자와 회로기판에 설치되는 외부접속단자를 전기적으로 접속한다.
도 7 은 에어리어어레이 형상으로 전극단자를 형성한 반도체칩(10)을 회로기판(5)에 탑재한 반도체 장치의 종래예를 나타낸다. 6이 회로기판(5)의 양면에 각각 형성한 빌드업층, 7이 외부 단자이고, 반도체칩(10)은 범프(8)를 통하여 빌드업층(6)에 설치한 배선 패턴(도시되지 않음)에 전기적으로 접속되고, 회로기판(5)에 설치한 비어를 통하여 외부접속단자(7)와 전기적으로 접속한다. 빌드업층(6)은 반도체칩의 전극단자와 외부접속단자를 전기적으로 접속하는 배선 패턴을 형성하기 위해 복수층으로 형성된다. 9는 반도체칩(10)을 봉지하는 봉지 수지이다.
상기 반도체 장치에 형성된 빌드업층(6)은 에폭시나 폴리이미드 등의 전기적 절연재를 기재로 해서 소정 패턴으로 배선을 형성함과 동시에, 층간에서 배선을 전기적으로 접속하면서 쌓아올려 형성한다. 따라서 고밀도 배선에는 적합하지만, 확실히 다층 형성하기가 곤란하여 제조 비용이 높고, 신뢰성이 낮으며, 제조 수율이 낮은 문제점이 있었다.
본 발명은 상기와 같은 에어리어어레이 형상으로 전극단자를 형성한 반도체칩을 탑재한 반도체 장치에 관한 것으로서, 빌드업층과 같은 고밀도 배선에 의한 배선의 돌림 설치를 필요없게 하고, 제조를 용이하게 해서 제조 코스트를 끌어내릴 수 있음과 동시에, 신뢰성이 높고 전기적 특성도 뛰어난 반도체 장치를 제공하는 것을 목적으로 한다.
도 1 은 본 발명에 의한 반도체 장치의 일 실시예를 나타내는 단면도.
도 2 는 회로기판의 구성과 본딩와이어의 본딩부의 확대 단면도.
도 3 은 본딩와이어의 확대도.
도 4 는 반도체 장치의 다른 실시예의 구성을 나타내는 단면도.
도 5 는 회로기판의 다른 구성예를 나타내는 단면도.
도 6 은 회로기판의 또 다른 구성예를 나타내는 단면도.
도 7 은 회로기판에 반도체칩을 탑재한 반도체 장치의 종래예의 구성을 나타내는 단면도.
* 도면의 주요부분에 대한 부호의 설명*
5: 회로기판
10: 반도체칩
12: 외부접속단자
14: 서멀 범프
16: 서멀 비어
18: 비어
20: 본딩와이어
22: 본딩패드
24: 랜드
26: 보호막
30: 절연막
32: 수지막
34: 도전성 수지
40: 절연 격벽
42: 도체부
본 발명은 상기 목적을 달성하기 위해서 다음과 같은 구성을 제공한다.
즉, 에어리어어레이 형상으로 전극단자가 설치된 반도체칩이 전극단자 형성면을 바깥 방향으로 해서 회로기판의 일면에 탑재됨과 동시에, 상기 반도체칩이 탑재된 영역을 제외한 상기 회로기판의 상기 일면에 에어리어어레이 형상으로 본딩패드가 설치되고, 도체 와이어를 전기적 절연성을 갖는 절연막으로 피복한 본딩와이어에 의하여 상기 전극단자와 상기 본딩패드가 전기적으로 접속되며, 상기 회로기판의 다른 쪽 면에 에어리어어레이 형상으로 설치된 외부접속단자와 상기 본딩패드가 상기 회로기판을 두께 방향으로 관통하여 설치된 도통부에 의해 전기적으로 접속된 것을 특징으로 한다.
상기 본딩와이어와 상기 전극단자와의 본딩부 및 상기 본딩와이어와 상기 본딩패드와의 본딩부가 전기적 절연성을 갖는 수지막으로 피복된 것이 바람직하다.
상기 반도체칩 및 상기 본딩와이어를 포함한 상기 회로기판의 상기 일면이 도전성 수지로 봉지된 것을 특징으로 한다. 이에 따라 반도체 장치의 열방산성을 향상시켜서, 발열량이 큰 반도체칩의 탑재를 가능하게 한다.
또, 상기 도전성 수지를 접지 전위로 설정함으로써 반도체 장치의 전기적 특성을 향상시킬 수가 있다.
또, 상기 회로기판의 반도체칩이 탑재된 영역에 상기 반도체칩의 열을 전도하는 서멀 비어가 설치된 것을 특징으로 한다.
(실시예)
이하, 본 발명의 바람직한 실시예에 대해서 첨부 도면과 함께 상세히 설명한다.
도 1 은 본 발명에 의한 반도체 장치의 일 실시예의 구성을 나타내는 단면도이다. 본 실시예의 반도체 장치는 회로기판(5)의 한 쪽 면에 페이스업으로 반도체칩(10)을 탑재하고, 회로기판(5)의 다른 쪽 면에 배치한 외부접속단자(12)와 반도체칩(10)을 본딩와이어(20)를 통하여 전기적으로 접속한 것이다.
외부접속단자(12)는 에어리어어레이 형상으로 배열되고, 회로기판(5)의 반도체칩(10)의 탑재부에 외부접속단자(12)의 배열과 동일한 배치로 본딩패드(22)가 배치된다.
본딩와이어(20)는 반도체칩(10)의 전극단자와 본딩패드(22) 사이를 직접 접속하는 것을 특징으로 한다. 종래의 와이어 본딩 방법에서는 배선 패턴의 일단에 설치한 본딩부에 와이어 본딩하는 데에 대해서, 본 실시예에서는 배선 패턴을 통하는 일이 없이 외부접속단자(12)에 접속되어 있는 본딩패드(22)에 직접 접속하는 점이 특징이다.
도 2에 회로기판(5), 본딩와이어(20)와 본딩패드(22)와의 접속 부분, 외부 접속단자(12)를 확대해서 나타낸다. 본 실시예의 회로기판(5)은 수지판을 기재로 한 것으로서, 반도체칩(10)을 탑재하는 면에 본딩와이어(20)가 본딩되는 본딩패드 (22)를 설치하고, 외부접속단자(12)를 접속하는 면에 랜드(24)가 설치되어 있다. 본딩패드(22) 및 랜드(24)는 수지판의 표면에 형성한 동박 등의 도체층을 에칭함으로써 소정 배치로 형성된다.
본딩패드(22)와 랜드(24)는 비어(18)를 통하여 전기적으로 접속된다. 본 실시예에서는 수지판에 스루홀(through-hole)을 설치하고, 스루홀의 내면에 동 도금 등의 도체 도금을 실시해서 비어(18)를 형성하였다. 본딩패드(22) 및 랜드(24)는 스루홀 부분에는 형성할 수 없기 때문에, 비어(18)와 전기적으로 접속한 배치로 비어(18)의 가장자리에 본딩패드(22)와 랜드(24)를 설치하고 있다. 솔더 레지스트 등의 보호막(26)은 접소 부분이 되는 본딩패드(22)와 랜드(24) 부분을 제외하고서는 회로기판(5)의 표면을 피복하고 있다. 본딩패드(22)는 약 300㎛ 직경, 랜드(24)는 약 500㎛ 직경의 원형으로 노출한다.
회로기판(5)의 한쪽 면과 다른 쪽 면에 형성되는 본딩패드(22)와 랜드(24)는 도 2에 나타낸 바와 같이 비어(18)를 통하여 회로기판(5)의 양면에서 1대 1로 배치되고, 본딩패드(22)와 랜드(24) 사이에는 비어(18)를 제외하고는 접속용의 배선 패턴은 설치되어 있지 않다.
따라서 상술한 바와 같이 본딩패드(22)에 의해 반도체칩(10)과 본딩패드(22)를 접속함으로써 반도체칩(10)과 본딩패드(22), 외부접속단자(12)는 중간에 돌림 설치용의 배선 패턴을 통하지 않고도 접속할 수 있게 된다.
그러나 이와 같이 반도체칩(10)의 전극단자와 본딩패드(22)를 본딩와이어 (20)로 직접 접속하면, 반도체칩(10)의 전극단자와 본딩패드(22)가 다같이 상당한 밀도로 에어리어어레이 형상으로 배치되어 있으므로, 본딩와이어(20)가 서로 접촉해서 전기적으로 단락할 우려가 있다. 그 때문에 본 발명에서는 금 와이어, 동 와이어 혹은 알루미늄 와이어와 같은 통상의 와이어 본딩에서 사용하는 와이어를 전기적인 절연막으로 피복한 피복 와이어를 사용해서 와이어 본딩한다.
도 3에 금 와이어(28)를 절연막(30)으로 피복한 본딩와이어(20)를 확대해서 나타낸다. 금 와이어(28)의 직경은 35㎛ 정도이고, 절연막(30)의 두께는 5㎛ 정도이다. 절연막(30)으로서는 에폭시계 등의 수지 피막을 사용할 수 있다.
이와 같이 절연막(30)으로 피복한 본딩와이어(20)를 사용하면, 와이어 본딩싱에 본딩와이어(20)가 접촉하여도 본딩와이어(20)끼리의 단락을 방지할 수 있다.
또한 도체 와이어를 절연막(30)으로 피복한 피복 와이어를 사용해서 본딩할 때에는, 절연막(30)으로 피복된 도체 와이어(금 와이어(28)) 자체를 피접속부와 접합시킬 필요가 있다. 즉 피복 와이어를 사용해서 본딩할 때에는 도체 와이어(금 와이어(28))를 절연막(30)으로부터 노출시켜서 피접속부에 본딩한다. 절연막(30)을 제거하고 도체 와이어를 본딩하는 방법으로서는, 예를 들어 엑시머 레이저로 피막을 제거하고 본딩하는 방법이 가능하다.
이와 같이 절연막(30)으로 피복한 피복 와이어를 사용해서 본딩할 경우에는, 반도체칩(10)의 전극단자와 본딩와이어(20)와의 접속부, 본딩패드(22)와 본딩와이어(20)와의 접속부에서 도체 와이어(금 와이어(28))가 노출한다. 따라서 와이어 본딩 후에 이들의 노출 부분을 전기적 절연성을 갖는 수지제로 얇게 코팅해서 피복하도록 한다. 도 1에서 32는 본딩부의 노출 부분을 피복한 수지막이다.
실시예에서는 수지막(32)을 코팅할 때에, 본딩부와 함께 반도체칩(10)의 측면 부분을 합쳐서 코팅하고, 반도체칩(10), 회로기판(5) 및 본딩와이어(20)를 포함한 반도체 장치 전체를 외부로부터 봉지하였다. 수지막(32)으로 코팅한 단계에서도 반도체 장치 제품으로서 사용 가능하다.
도 4는 와이어 본딩한 후, 본딩와이어(20)와 본딩패드(22)와의 본딩부 및 반도체칩(10)의 전극단자와 본딩와이어(20)와의 본딩부 및 반도체칩의 측면 등을 수지막(32)으로 봉지하고, 회로기판(5)의 하면의 랜드(24)에 외부접속단자(12)로서 솔더 볼을 접합한 상태이다. 14는 반도체칩(10)으로부터 열방산시키기 위한 서멀범프이다. 서멀 범프(14)는 회로기판(5)에서 반도체칩(10)을 탑재한 영역 내에 형성한 서멀 비어(16)에 접속하고, 반도체칩(10)으로부터의 열방산을 촉진시킨다.
본 실시예의 반도체 장치는 반도체 장치 제품으로서 그대로 설치 기판에 설치해서 사용할 수가 있다.
도 1에 나타내는 실시예는 수지막(32)으로 본딩와이어(20)의 본딩부를 봉지한 후, 다시 회로기판(5)의 편면 상에서 반도체칩(10)과 본딩와이어(20)의 전체를 도전성 수지(34)로 봉지한 것이다. 도전성 수지(34)를 사용해서 봉지하는 것은 열전도성이 양호한 도전성 수지(34)를 사용함으로써 반도체칩(10)으로부터의 열방산성을 향상시켜서, 발열량이 큰 반도체칩(10)을 용이하게 탑재 가능하게 하고, 도전성 수지(34)를 접지 전위로 함으로써, 각각의 본딩와이어(20)가 동축 선로를 구성하고 이에 따라 본딩와이어(20)를 전파하는 신호에 대한 전기적 특성을 향상시킬 수가 있도록 하기 위해서다.
도전성 수지(34)를 접지 전위로 하여 각각의 본딩와이어(20)를 동축 선로와 마찬가지로 작용하도록 구성한 경우에는, 도체 와이어의 피복재인 절연막(32)의 재질(유전율) 및 두께 등을 조절함으로써 신호 선로로서 임피던스 매칭을 꾀할 수도 있다.
또한 도전성 수지(34)로서는, 예를 들어 저점도화한 은 충전제가 들어있는 에폭시 페이스트를 사용할 수 있고, 포팅법에 의해 용이하게 반도체칩(10)을 봉지할 수 있다. 본딩와이어(20)는 절연막(30)으로 피복되어 있으며, 본딩와이어(20)와 전극단자와의 본딩부, 본딩와이어(20)와 본딩패드(22)와의 본딩부는 모두 전기적절연성을 갖는 수지막(32)으로 피복되어 있으므로, 도전성 수지(34)를 사용해서 봉지하여도 본딩와이어(20)끼리가 단락하는 일은 없다.
상술한 실시예로 나타낸 반도체 장치는 에어리어어레이 형상으로 배치한 반도체칩(10)의 전극단자와, 반도체칩(10)이 탑재된 영역을 제외한 회로기판(5)의 상면에 에어리어어레이 형상으로 배열된 본딩패드(22)를 본딩와이어(20)로 직접 접속한 것을 특징으로 하는데, 이에 따라 반도체칩(10)과 외부접속단자(12)를 전기적으로 접속하는 배선 길이를 효과적으로 단축할 수가 있다. 예를 들어 종래의 빌드업 기판을 사용한 반도체 장치에서 배선 길이가 약 50mm의 예에서, 그 배선 길이를 약 20mm로 할 수 있다. 배선 길이를 단축할 수 있다는 것은 배선의 인덕턴스를 저감시켜서 전기적 특성의 향상에 기여한다.
또 본 실시예의 반도체 장치를 회로기판(5)의 구성면에서, 기판의 한 쪽 면에 본딩패드(22)를 설치하고 다른 쪽 면에 랜드(24)를 설치한 구성으로서, 배선 패턴을 돌림 설치하기 위한 빌드업층을 형성하는 일이 없어서, 회로기판(5)의 구성이 극히 단순화되며, 따라서 회로기판(5)의 제조가 용이해서 저코스트로 생산할 수 있고, 생산 수율을 향상시킬 수 있다.
도 5는 본 발명에 의한 반도체 장치에서 사용하는 회로기판(5)의 다른 예의 구성례로서 세라믹을 기재로 한 예를 나타낸다. 이 회로기판(5)에서는 세라믹 기판에 비어 홀(via hole)(36)을 형성하고, 비어 홀(36)에 도체 페이스트(38)를 충전해서 비어(18)로 하고 있다. 이 실시예에서는 비어(18)는 도체 페이스트(38)로 완전히 충전되어 있으므로, 본딩패드(22)와 랜드(24)는 비어(18)와 동일 위치에 형성할수가 있고, 비어(18)의 직상 및 직하 위치에 배치되어 있다.
이 실시예의 경우에도 본딩와이어(20)는 반도체칩(10)으로부터 직접 본딩패드(22)에 접속하고, 돌림 설치용의 배선을 사용하는 일이 없이 반도체칩(10)과 외부접속단자(12)를 전기적으로 접속한다. 본딩부를 수지막(32)으로 피복하고, 도전성 수지(34)를 사용해서 수지 봉지하는 등은 상기 실시예의 경우와 마찬가지이다.
도 6은 회로기판(5)의 기재로서 금속 등의 도체 기판을 사용한 예를 나타낸다. 도 6에서 40은 도체 기판을 소정 간격의 격자 형상으로 분리하는 절연 격벽이다. 이 절연 격벽(40)은 도체 기판을 각각의 격자 부분마다 전기적으로 절연한 독립부로 한 것이다. 회로기판(5)은 격자로 분리된 도체부(42)와 절연 격벽(40)에 의해 일체의 판 형상으로 형성된다. 각각의 도체부(42)는 상기 각 실시예에서 비어 (18)에 상당하는 것이며, 본딩와이어(20)를 도체부(42)의 한 쪽 노출면에 본딩하고, 외부접속단자(12)를 도체부(42)의 다른 쪽 노출면에 접합함으로써 본딩와이어 (20)만에 의해 반도체칩(10)과 외부접속단자(12)를 전기적으로 접속할 수 있다.
본 실시예에서 도체부(42)의 한 쪽 면은 상술한 실시예에서의 본딩패드(22)에 상당하고, 도체부(42)의 다른 쪽 면은 랜드(24)에 상당한다. 이와 같이 본딩패드(22)와 랜드(24)는 상술한 비어(18)의 구성뿐만 아니라, 회로기판(5)을 두께 방향으로 전기적으로 접속하는 도통부로서 구성되어 있으면 좋다.
도 6에 나타내는 예에서는 본딩와이어(20)를 접합하는 면에 보호막(44)을 형성하고, 본딩와이어(20)를 본딩하는 부위만을 노출시키도록 하고 있다. 상술한 바와 같이 본딩와이어(20)의 본딩부는 수지막(32)으로 피복하는 경우도 있으므로, 보호막(44)은 반드시 형성하지 않아도 된다.
도 6 에 나타낸 바와 같이 도체부(42)를 격자 형상으로 배열한 회로기판(5)을 사용할 경우에는 도체부(42)의 배치 간격을 어느 정도 작은 간격으로 설정하여 두면, 이종의 반도체칩(10)을 탑재할 경우에 적당한 격자 위치의 도체부(42)를 선택함으로써 범용적으로 사용할 수도 있다.
본 발명에 의한 반도체 장치에 의하면, 상술한 바와 같이 에어리어어레이 형상으로 배치된 반도체칩과 회로기판의 본딩패드를 절연막으로 피복한 본딩와이어를 사용해서 접속함으로써 회로기판의 구성을 간소하게 할 수 있고, 회로기판의 제작을 용이하게 해서 수율을 향상시킬 수 있다. 또 반도체 장치를 구성하는 데에 필요한 배선 길이를 단축할 수 있고, 전기적 특성이 뛰어난 반도체 장치로서 제공할 수 있다. 또 반도체칩 및 본딩와이어를 도전성 수지로 봉지함으로써 방열성이 뛰어난 반도체 장치로서 제공할 수 있고, 또 도전성 수지를 접지 전위로 함으로써 더욱 고속 신호 등에 대한 전기적 특성이 뛰어한 반도체 장치로서 제공할 수 있는 등의 효과를 발휘한다.

Claims (5)

  1. 에어리어어레이 형상으로 전극단자가 설치된 반도체칩이 전극단자 형성면을 바깥 방향으로 하여 회로기판의 일면에 탑재됨과 동시에, 상기 반도체칩이 탑재된 영역을 제외한 상기 회로기판의 상기 일면에 에어리어어레이 형상으로 본딩패드가 설치되고,
    전기적 절연성을 갖는 절연막으로 피복된 본딩와이어에 의하여, 상기 전극단자와 상기 본딩패드가 전기적으로 접속되며,
    상기 회로기판의 타면에 에어리어어레이 형상으로 설치된 외부접속단자와 상기 본딩패드가 상기 회로기판을 두께 방향으로 관통하여 설치된 도통부에 의해 전기적으로 접속된 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 상기 본딩와이어와 상기 전극단자와의 본딩부 및 상기 본딩와이어와 상기 본딩패드와의 본딩부가 전기적 절연성을 갖는 수지막으로 피복된 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서, 상기 반도체칩 및 상기 본딩와이어를 포함한 상기 회로기판의 상기 일면이 도전성 수지에 의해 봉지된 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서, 상기 도전성 수지가 접지 전위로 설정되어 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 회로기판의 반도체칩이 탑재된 영역에 상기 반도체칩의 열을 전도하는 서멀 비어가 설치된 것을 특징으로 하는 반도체 장치.
KR1019980034572A 1997-09-08 1998-08-26 반도체장치 KR100309957B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP242295 1997-09-08
JP24229597 1997-09-08

Publications (2)

Publication Number Publication Date
KR19990029348A KR19990029348A (ko) 1999-04-26
KR100309957B1 true KR100309957B1 (ko) 2002-08-21

Family

ID=17087120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034572A KR100309957B1 (ko) 1997-09-08 1998-08-26 반도체장치

Country Status (2)

Country Link
US (1) US6084295A (ko)
KR (1) KR100309957B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380001B1 (en) * 1998-01-29 2002-04-30 Vlsi Technology, Inc. Flexible pin count package for semiconductor device
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
JP3554212B2 (ja) * 1998-12-21 2004-08-18 沖電気工業株式会社 半導体装置
US7244890B2 (en) * 2001-02-15 2007-07-17 Integral Technologies Inc Low cost shielded cable manufactured from conductive loaded resin-based materials
US6449169B1 (en) * 2001-02-28 2002-09-10 Siliconware Precision Industries Co., Ltd. Ball grid array package with interdigitated power ring and ground ring
US6894398B2 (en) * 2001-03-30 2005-05-17 Intel Corporation Insulated bond wire assembly for integrated circuits
JP4129717B2 (ja) * 2001-05-30 2008-08-06 株式会社ルネサステクノロジ 半導体装置
US6555486B2 (en) * 2001-07-12 2003-04-29 Cool Shield, Inc. Thermally conductive silk-screenable interface material
US7754976B2 (en) * 2002-04-15 2010-07-13 Hamilton Sundstrand Corporation Compact circuit carrier package
DE10233607B4 (de) * 2002-07-24 2005-09-29 Siemens Ag Anordnung mit einem Halbleiterchip und einem mit einer Durchkontaktierung versehenen Träger sowie einem ein Anschlusspad des Halbleiterchips mit der Durchkontaktierung verbindenden Draht und Verfahren zum Herstellen einer solchen Anordnung
US6940165B2 (en) * 2002-09-11 2005-09-06 International Business Machines Corporation Impedance matched electrical interconnect using dielectric compounds
JP3602118B2 (ja) * 2002-11-08 2004-12-15 沖電気工業株式会社 半導体装置
TW571375B (en) * 2002-11-13 2004-01-11 Advanced Semiconductor Eng Semiconductor package structure with ground and method for manufacturing thereof
US20040178498A1 (en) * 2003-03-10 2004-09-16 Low Qwai H. Wire bonding to full array bonding pads on active circuitry
JP3772983B2 (ja) * 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置の製造方法
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US7919787B2 (en) * 2003-06-27 2011-04-05 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Semiconductor device with a light emitting semiconductor die
US7256486B2 (en) * 2003-06-27 2007-08-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Packaging device for semiconductor die, semiconductor device incorporating same and method of making same
US7279355B2 (en) * 2003-06-27 2007-10-09 Avago Technologies Ecbuip (Singapore) Pte Ltd Method for fabricating a packaging device for semiconductor die and semiconductor device incorporating same
US7302756B2 (en) * 2003-06-30 2007-12-04 Intel Corporation Bond finger on via substrate, process of making same, package made thereby, and method of assembling same
JP2005129904A (ja) * 2003-09-29 2005-05-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7303113B2 (en) * 2003-11-28 2007-12-04 International Business Machines Corporation Method and structure for controlled impedance wire bonds using co-dispensing of dielectric spacers
TWI267181B (en) * 2005-03-18 2006-11-21 Silicon Integrated Sys Corp Structure and assembly method of IC packaging
US8021931B2 (en) * 2006-12-11 2011-09-20 Stats Chippac, Inc. Direct via wire bonding and method of assembling the same
US7919851B2 (en) * 2008-06-05 2011-04-05 Powertech Technology Inc. Laminate substrate and semiconductor package utilizing the substrate
US7982305B1 (en) * 2008-10-20 2011-07-19 Maxim Integrated Products, Inc. Integrated circuit package including a three-dimensional fan-out / fan-in signal routing
US8405115B2 (en) * 2009-01-28 2013-03-26 Maxim Integrated Products, Inc. Light sensor using wafer-level packaging
US20140291834A1 (en) * 2013-03-27 2014-10-02 Micron Technology, Inc. Semiconductor devices and packages including conductive underfill material and related methods
JP6259254B2 (ja) * 2013-10-18 2018-01-10 株式会社日本マイクロニクス 検査装置および検査方法
CN108135516B (zh) * 2015-12-22 2020-11-20 京瓷株式会社 测量传感器用封装体以及测量传感器
US10224306B2 (en) 2016-11-03 2019-03-05 Stmicroelectronics (Grenoble 2) Sas Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device
FR3058260A1 (fr) * 2016-11-03 2018-05-04 Stmicroelectronics (Grenoble 2) Sas Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique
DE102018102253B4 (de) * 2018-02-01 2020-06-25 Leoni Kabel Gmbh Schirmung von Twisted Pairs in Twisted Pair Steckverbindern mittels leitfähiger Vergussmasse
TWI780576B (zh) * 2020-12-28 2022-10-11 抱樸科技股份有限公司 具有包覆層之導線的半導體元件及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146453A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd 半導体パツケ−ジおよびその製造方法
JPH0415942A (ja) * 1990-05-09 1992-01-21 Mitsubishi Electric Corp 半導体装置
US5640047A (en) * 1995-09-25 1997-06-17 Mitsui High-Tec, Inc. Ball grid assembly type semiconductor device having a heat diffusion function and an electric and magnetic shielding function

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0416133B1 (en) * 1989-03-28 1995-01-25 Nippon Steel Corporation Resin-coated bonding wire, method of producing the same and semiconductor device
JPH07142627A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd 半導体装置及びその製造方法
JPH07307416A (ja) * 1994-05-12 1995-11-21 Toshiba Corp 半導体チップの実装方法及び半導体デバイス
US5741729A (en) * 1994-07-11 1998-04-21 Sun Microsystems, Inc. Ball grid array package for an integrated circuit
US5767447A (en) * 1995-12-05 1998-06-16 Lucent Technologies Inc. Electronic device package enclosed by pliant medium laterally confined by a plastic rim member

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63146453A (ja) * 1986-12-10 1988-06-18 Matsushita Electric Ind Co Ltd 半導体パツケ−ジおよびその製造方法
JPH0415942A (ja) * 1990-05-09 1992-01-21 Mitsubishi Electric Corp 半導体装置
US5640047A (en) * 1995-09-25 1997-06-17 Mitsui High-Tec, Inc. Ball grid assembly type semiconductor device having a heat diffusion function and an electric and magnetic shielding function

Also Published As

Publication number Publication date
KR19990029348A (ko) 1999-04-26
US6084295A (en) 2000-07-04

Similar Documents

Publication Publication Date Title
KR100309957B1 (ko) 반도체장치
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
US6037665A (en) Mounting assembly of integrated circuit device and method for production thereof
KR100228557B1 (ko) 반도체 장치용 적층 패키지 구조물과 이를 포함하는 반도체 장치
US6184133B1 (en) Method of forming an assembly board with insulator filled through holes
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
KR970008356B1 (ko) 반도체장치
US5883335A (en) Electrical connection substrate having a through hole for connecting a chip to an opposite surface of the substrate
JP3123638B2 (ja) 半導体装置
US7180170B2 (en) Lead-free integrated circuit package structure
US6396141B2 (en) Tape ball grid array with interconnected ground plane
JP2001319992A (ja) 配線基板、半導体装置及びそれらの製造方法
JP3214470B2 (ja) マルチチップモジュール及びその製造方法
US6831371B1 (en) Integrated circuit substrate having embedded wire conductors and method therefor
KR20040020945A (ko) 무연 멀티-다이 캐리어의 구조 및 제조방법
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US20080043447A1 (en) Semiconductor package having laser-embedded terminals
JP2008172267A (ja) 集積回路パッケージの製造方法および集積回路パッケージ
KR20000035210A (ko) 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법
JP3629348B2 (ja) 配線基板
US20020175410A1 (en) BGA substrate via structure
KR100803643B1 (ko) 집적 회로 패키지의 제조 방법
US20110147058A1 (en) Electronic device and method of manufacturing electronic device
US20020063331A1 (en) Film carrier semiconductor device
KR100675030B1 (ko) 집적 회로 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090910

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee