JPH05129430A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05129430A JPH05129430A JP28968991A JP28968991A JPH05129430A JP H05129430 A JPH05129430 A JP H05129430A JP 28968991 A JP28968991 A JP 28968991A JP 28968991 A JP28968991 A JP 28968991A JP H05129430 A JPH05129430 A JP H05129430A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- film
- metal film
- boundary
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 半導体チップ上に形成される保護膜のはがれ
を防止する。 【構成】 保護膜３とスクライブライン５との境界上に
チタンと金の二層からなる金属膜６を形成して、保護膜
３とスクライブライン５との境界を保護する。金属膜６
は例えば下層がチタンで構成され、上層が金で構成され
る。チタンは保護膜よりも半導体基板との密着性が高い
のではがれにくく、金は水分に強くて腐食しにくく信頼
性が高い。同様にして、外部取り出し電極の周辺の保護
膜を同様の金属膜で押さえて、保護膜のはがれを抑え
る。
を防止する。 【構成】 保護膜３とスクライブライン５との境界上に
チタンと金の二層からなる金属膜６を形成して、保護膜
３とスクライブライン５との境界を保護する。金属膜６
は例えば下層がチタンで構成され、上層が金で構成され
る。チタンは保護膜よりも半導体基板との密着性が高い
のではがれにくく、金は水分に強くて腐食しにくく信頼
性が高い。同様にして、外部取り出し電極の周辺の保護
膜を同様の金属膜で押さえて、保護膜のはがれを抑え
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体チップ上の保護膜
の補強に関するもので、保護膜のはがれを防いで、信頼
性を向上させて、歩留まりを上げることのできる半導体
装置を提供するものである。
の補強に関するもので、保護膜のはがれを防いで、信頼
性を向上させて、歩留まりを上げることのできる半導体
装置を提供するものである。
【０００２】
【従来の技術】図７（ａ）、（ｂ）にそれぞれ、スクラ
イブラインを形成する工程後の半導体ウェハーの一部分
の上面図および断面図の従来例を示す。５１は半導体基
板、５２は半導体素子形成部、５３はチップ上面に形成
される保護膜、５４は外部引き出し電極、５５は半導体
基板がむき出しになって形成されているスクライブライ
ン、５６は層間膜である。保護膜５３は通常窒化膜など
が用いられて、半導体チップ内に異物が入り込まないよ
うに、外部引きだし電極の窓開けしたい部分を除く全面
に積まれている。
イブラインを形成する工程後の半導体ウェハーの一部分
の上面図および断面図の従来例を示す。５１は半導体基
板、５２は半導体素子形成部、５３はチップ上面に形成
される保護膜、５４は外部引き出し電極、５５は半導体
基板がむき出しになって形成されているスクライブライ
ン、５６は層間膜である。保護膜５３は通常窒化膜など
が用いられて、半導体チップ内に異物が入り込まないよ
うに、外部引きだし電極の窓開けしたい部分を除く全面
に積まれている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うにして作製した従来の半導体装置では、スクライブラ
イン周辺の保護膜や、電極周辺の保護膜、そして主要な
半導体素子の形成されていない広範な空き領域に形成さ
れた保護膜がはがれる、浮き上がるといった問題が生じ
ていた。このように保護膜がはがれたり、浮き上がった
りした半導体チップは、水分をはじめとする異物の侵入
から主要な素子部分を守って正常な動作を保証すること
ができないため、信頼性の条件を満たさないという問題
点があった。
うにして作製した従来の半導体装置では、スクライブラ
イン周辺の保護膜や、電極周辺の保護膜、そして主要な
半導体素子の形成されていない広範な空き領域に形成さ
れた保護膜がはがれる、浮き上がるといった問題が生じ
ていた。このように保護膜がはがれたり、浮き上がった
りした半導体チップは、水分をはじめとする異物の侵入
から主要な素子部分を守って正常な動作を保証すること
ができないため、信頼性の条件を満たさないという問題
点があった。
【０００４】本発明はかかる点に鑑み、保護膜の密着性
を補強し、保護膜のはがれ、浮き上がりを防止して、信
頼性の高い半導体装置を提供することを目的とする。
を補強し、保護膜のはがれ、浮き上がりを防止して、信
頼性の高い半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明の第一の発明は上
記問題点を解決するため、半導体チップ上に形成される
保護膜とスクライブラインの境界上に、前記境界部分を
またがって前記保護膜と前記スクライブライン両方に密
着する連続した金属膜を有することを備えた半導体装置
である。
記問題点を解決するため、半導体チップ上に形成される
保護膜とスクライブラインの境界上に、前記境界部分を
またがって前記保護膜と前記スクライブライン両方に密
着する連続した金属膜を有することを備えた半導体装置
である。
【０００６】本発明の第二の発明は上記問題点を解決す
るため、半導体チップ上に形成される保護膜と外部引き
出し電極との境界上に、前記境界をまたがって前記保護
膜と前記外部引き出し電極の両方に密着する連続した金
属膜を有することを備えた半導体装置である。
るため、半導体チップ上に形成される保護膜と外部引き
出し電極との境界上に、前記境界をまたがって前記保護
膜と前記外部引き出し電極の両方に密着する連続した金
属膜を有することを備えた半導体装置である。
【０００７】本発明の第三の発明は上記問題点を解決す
るため、半導体チップにおいて、主要な素子が構成され
ていない空き領域をおおう保護膜に基板表面まで到達す
る凹部を有し、前記保護膜と前記基板表面両方に密着す
る連続した金属膜を前記保護膜上面に有することを備え
た半導体装置である。
るため、半導体チップにおいて、主要な素子が構成され
ていない空き領域をおおう保護膜に基板表面まで到達す
る凹部を有し、前記保護膜と前記基板表面両方に密着す
る連続した金属膜を前記保護膜上面に有することを備え
た半導体装置である。
【０００８】
【作用】本発明の第一の発明では、上記した方法によ
り、はがれが起こりやすい保護膜とスクライブラインの
境界上を、密着性の高い金属膜が被って押さえるので、
保護膜をはがれにくくすることができる。
り、はがれが起こりやすい保護膜とスクライブラインの
境界上を、密着性の高い金属膜が被って押さえるので、
保護膜をはがれにくくすることができる。
【０００９】本発明の第二の発明では、上記した方法に
より、はがれが起こりやすい保護膜と外部取り出し電極
との境界上を、密着性の高い金属膜が被って押さえるの
で、保護膜をはがれにくくすることができる。
より、はがれが起こりやすい保護膜と外部取り出し電極
との境界上を、密着性の高い金属膜が被って押さえるの
で、保護膜をはがれにくくすることができる。
【００１０】本発明の第三の発明では、上記した方法に
より、半導体素子が形成されておらず基板上に直接保護
膜のみが形成されていて、かつ、その領域が広範域で、
保護膜と基板との密着性が悪くなっている部分の保護膜
を浮き上がりにくくすることができる。第三の発明で
は、この浮き上がりやすい保護膜に基板まで到達するス
リット状の凹部を形成して、そのスリットよりも一回り
大きい領域に金属膜を上面から蒸着して、凹部にむきだ
しになっている基板表面から保護膜表面までむらなく金
属膜を付着させている。金属膜は基板との密着性が高い
ので、保護膜は金属層と基板が密着する部分で基板にと
められ、押さえつけられるので、浮き上がりを防止する
ことができる。
より、半導体素子が形成されておらず基板上に直接保護
膜のみが形成されていて、かつ、その領域が広範域で、
保護膜と基板との密着性が悪くなっている部分の保護膜
を浮き上がりにくくすることができる。第三の発明で
は、この浮き上がりやすい保護膜に基板まで到達するス
リット状の凹部を形成して、そのスリットよりも一回り
大きい領域に金属膜を上面から蒸着して、凹部にむきだ
しになっている基板表面から保護膜表面までむらなく金
属膜を付着させている。金属膜は基板との密着性が高い
ので、保護膜は金属層と基板が密着する部分で基板にと
められ、押さえつけられるので、浮き上がりを防止する
ことができる。
【００１１】
【実施例】図１（ａ）、（ｂ）は第一の発明の第一の実
施例における半導体装置の上面図と断面図である。１は
例えばＧａＡｓからなる半導体基板、２は半導体素子形
成部、３はチップ上面に形成される例えば窒化膜からな
る保護膜、４は外部引き出し電極、５は半導体基板が露
出されて形成されているスクライブライン、６は例えば
チタンと金の二層からなる金属膜、７は層間膜である。
電極４から外部に引き出すために必要な窓開け領域と、
スクライブライン５として半導体基板１表面を露出して
いる部分を除く全面に保護膜３が形成されており、保護
膜３とスクライブライン５の境を被うように金属膜６が
半導体チップの縁ををぐるりと一周して保護膜３と半導
体基板１表面とを留めている。チタンと金の二層からな
る金属膜６はチタンが基板表面あるいは保護膜に接触し
て下層を構成し、金がチタンの上に形成されて上層を構
成している。
施例における半導体装置の上面図と断面図である。１は
例えばＧａＡｓからなる半導体基板、２は半導体素子形
成部、３はチップ上面に形成される例えば窒化膜からな
る保護膜、４は外部引き出し電極、５は半導体基板が露
出されて形成されているスクライブライン、６は例えば
チタンと金の二層からなる金属膜、７は層間膜である。
電極４から外部に引き出すために必要な窓開け領域と、
スクライブライン５として半導体基板１表面を露出して
いる部分を除く全面に保護膜３が形成されており、保護
膜３とスクライブライン５の境を被うように金属膜６が
半導体チップの縁ををぐるりと一周して保護膜３と半導
体基板１表面とを留めている。チタンと金の二層からな
る金属膜６はチタンが基板表面あるいは保護膜に接触し
て下層を構成し、金がチタンの上に形成されて上層を構
成している。
【００１２】以上のようにして構成された第一の発明の
第一の実施例によれば、金属膜６の下層のチタンは半導
体と反応性があり、保護膜３の窒化膜よりも半導体基板
１に対して密着性が高いのではがれにくい。また、スク
ライブライン５との境界に形成されていて、従来はがれ
やすかった保護膜３は、金属膜６の下にその境界がある
ので、上から押さえられて保護されているので、はがれ
ることがない。また、金属膜６の上層を構成する金は水
分に強く腐食しにくいので、信頼性において従来例より
劣ることがない。さらに、スクライブラインを削って半
導体チップを切り離すダイシングの工程で、切り口から
保護膜３の下部の半導体基板１に亀裂が入るチッピング
という不良があるが、この金属膜６が亀裂に対してスト
ッパーとして働き、保護膜３の下部の半導体基板１への
亀裂の侵入を防ぐことができる。よってダイシングの工
程での不良品の発生を抑えることができ、歩留まりを向
上させることができる。
第一の実施例によれば、金属膜６の下層のチタンは半導
体と反応性があり、保護膜３の窒化膜よりも半導体基板
１に対して密着性が高いのではがれにくい。また、スク
ライブライン５との境界に形成されていて、従来はがれ
やすかった保護膜３は、金属膜６の下にその境界がある
ので、上から押さえられて保護されているので、はがれ
ることがない。また、金属膜６の上層を構成する金は水
分に強く腐食しにくいので、信頼性において従来例より
劣ることがない。さらに、スクライブラインを削って半
導体チップを切り離すダイシングの工程で、切り口から
保護膜３の下部の半導体基板１に亀裂が入るチッピング
という不良があるが、この金属膜６が亀裂に対してスト
ッパーとして働き、保護膜３の下部の半導体基板１への
亀裂の侵入を防ぐことができる。よってダイシングの工
程での不良品の発生を抑えることができ、歩留まりを向
上させることができる。
【００１３】なお、第一の発明の第一の実施例におい
て、金属膜６をスクライブライン５と保護膜３の境界全
てに形成して、半導体チップの外側全周を保護したが、
図２に示すように部分的に補強したり、図３に示すよう
に外部引き出し電極４とショートしないように電極４の
まわりを避けて半導体チップ表面全面に金属膜６を形成
するなど、金属膜６の形状は問わない。
て、金属膜６をスクライブライン５と保護膜３の境界全
てに形成して、半導体チップの外側全周を保護したが、
図２に示すように部分的に補強したり、図３に示すよう
に外部引き出し電極４とショートしないように電極４の
まわりを避けて半導体チップ表面全面に金属膜６を形成
するなど、金属膜６の形状は問わない。
【００１４】図４（ａ）、（ｂ）は第二の発明の第一の
実施例における半導体装置の上面図と断面図である。１
はたとえばＧａＡｓからなる半導体基板、２は半導体素
子形成部、３はチップ上面に形成される例えば窒化膜か
らなる保護膜、４は外部引き出し電極、６は例えばチタ
ンと金の二層からなる金属膜、７は層間膜である。電極
４から外部に引き出すために必要な窓開け領域を除く半
導体チップ上面に保護膜３が形成されており、保護膜３
と外部引き出し電極４の境を被うように金属膜６が電極
取り出し口の周辺にぐるりと形成されている。チタンと
金の二層からなる金属膜６はチタンが外部引き出し電極
表面あるいは保護膜に接触して下層を構成し、金がチタ
ンの上に形成されて上層を構成している。
実施例における半導体装置の上面図と断面図である。１
はたとえばＧａＡｓからなる半導体基板、２は半導体素
子形成部、３はチップ上面に形成される例えば窒化膜か
らなる保護膜、４は外部引き出し電極、６は例えばチタ
ンと金の二層からなる金属膜、７は層間膜である。電極
４から外部に引き出すために必要な窓開け領域を除く半
導体チップ上面に保護膜３が形成されており、保護膜３
と外部引き出し電極４の境を被うように金属膜６が電極
取り出し口の周辺にぐるりと形成されている。チタンと
金の二層からなる金属膜６はチタンが外部引き出し電極
表面あるいは保護膜に接触して下層を構成し、金がチタ
ンの上に形成されて上層を構成している。
【００１５】以上のようにして構成された第二の発明の
第一の実施例によれば、金属膜６の下層のチタンは外部
引き出し電極４の金属と密着する。また、外部引き出し
電極４との境界に形成されていて、従来はがれやすかっ
た保護膜３は、金属膜６の下にその境界があるので、上
から押さえられて保護されているので、はがれることが
ない。また、金属膜６の上層を構成する金は水分に強く
腐食しにくいので、信頼性において従来例より劣ること
がない。
第一の実施例によれば、金属膜６の下層のチタンは外部
引き出し電極４の金属と密着する。また、外部引き出し
電極４との境界に形成されていて、従来はがれやすかっ
た保護膜３は、金属膜６の下にその境界があるので、上
から押さえられて保護されているので、はがれることが
ない。また、金属膜６の上層を構成する金は水分に強く
腐食しにくいので、信頼性において従来例より劣ること
がない。
【００１６】なお、第二の発明の第一の実施例におい
て、金属膜６を外部引き出し電極４と保護膜３の境界周
辺を縁取るように形成したが、図５に示すように電極４
の露出している全面に金属膜６を形成しても良く、その
形状は問わない。
て、金属膜６を外部引き出し電極４と保護膜３の境界周
辺を縁取るように形成したが、図５に示すように電極４
の露出している全面に金属膜６を形成しても良く、その
形状は問わない。
【００１７】図６（ａ）、（ｂ）は第三の発明の第一の
実施例における半導体装置の上面図と断面図である。１
は例えばＧａＡｓからなる半導体基板、２は半導体素子
形成部、３はチップ上面に形成される例えば窒化膜から
なる保護膜、４は外部引き出し電極、６は例えばチタン
と金の二層からなる金属膜、７は層間膜、８は保護膜３
および層間膜７に形成されるスリット状の穴で半導体基
板１の表面まで開口している。チタンと金の二層からな
る金属膜６はチタンが半導体基板表面あるいは保護膜に
接触して下層を構成し、金がチタンの上に形成されて上
層を構成している。スリット状の穴８は半導体素子形成
部２を避けて形成されており、この半導体チップの動作
に影響を与えることのない場所を選んで形成されてい
る。また、半導体素子がその近辺に存在することがな
く、従来、保護膜３が浮き上がってはがれやすくなって
いた領域である。本実施例では例えばフォトレジストを
マスクにして保護膜３と層間膜７をエッチング除去し
て、この領域にスリット状の穴８を開けた後に、スリッ
ト状の穴よりも一回り大きく窓開けしたフォトレジスト
をマスクに全面にチタンと金を二層に蒸着して、リフト
オフでフォトレジストとその上に蒸着されたチタンと金
を除去して、金属膜６を形成する。金属膜６の上層のチ
タンはスリット状の穴８の部分で半導体基板１に、そし
てスリット状に穴を開けられた層間膜７および保護膜３
に穴の側面から上面に沿って密着して保護膜３を半導体
基板１に留めている。金属膜６の下層のチタンは半導体
と反応性があるので保護膜３である窒化膜よりも密着性
が高く、保護膜３が浮き上がってはがれるのを防止する
ことができる。また、金属膜６の上層を構成する金は水
分に強く腐食しにくいので、信頼性において従来例より
劣ることがない。
実施例における半導体装置の上面図と断面図である。１
は例えばＧａＡｓからなる半導体基板、２は半導体素子
形成部、３はチップ上面に形成される例えば窒化膜から
なる保護膜、４は外部引き出し電極、６は例えばチタン
と金の二層からなる金属膜、７は層間膜、８は保護膜３
および層間膜７に形成されるスリット状の穴で半導体基
板１の表面まで開口している。チタンと金の二層からな
る金属膜６はチタンが半導体基板表面あるいは保護膜に
接触して下層を構成し、金がチタンの上に形成されて上
層を構成している。スリット状の穴８は半導体素子形成
部２を避けて形成されており、この半導体チップの動作
に影響を与えることのない場所を選んで形成されてい
る。また、半導体素子がその近辺に存在することがな
く、従来、保護膜３が浮き上がってはがれやすくなって
いた領域である。本実施例では例えばフォトレジストを
マスクにして保護膜３と層間膜７をエッチング除去し
て、この領域にスリット状の穴８を開けた後に、スリッ
ト状の穴よりも一回り大きく窓開けしたフォトレジスト
をマスクに全面にチタンと金を二層に蒸着して、リフト
オフでフォトレジストとその上に蒸着されたチタンと金
を除去して、金属膜６を形成する。金属膜６の上層のチ
タンはスリット状の穴８の部分で半導体基板１に、そし
てスリット状に穴を開けられた層間膜７および保護膜３
に穴の側面から上面に沿って密着して保護膜３を半導体
基板１に留めている。金属膜６の下層のチタンは半導体
と反応性があるので保護膜３である窒化膜よりも密着性
が高く、保護膜３が浮き上がってはがれるのを防止する
ことができる。また、金属膜６の上層を構成する金は水
分に強く腐食しにくいので、信頼性において従来例より
劣ることがない。
【００１８】
【発明の効果】以上説明したように第一の発明によれ
ば、半導体チップ上に形成される保護膜とスクライブラ
インとの境界上に密着性の高い金属膜を形成して、保護
膜の縁を保護して基板に押さえつけているので、スクラ
イブラインとの境界でおこる保護膜はがれの不良を防止
することができ、その実用的効果はきわめて大なるもの
である。
ば、半導体チップ上に形成される保護膜とスクライブラ
インとの境界上に密着性の高い金属膜を形成して、保護
膜の縁を保護して基板に押さえつけているので、スクラ
イブラインとの境界でおこる保護膜はがれの不良を防止
することができ、その実用的効果はきわめて大なるもの
である。
【００１９】また、以上説明したように第二の発明によ
れば、半導体チップに形成される保護膜と外部引き出し
電極との境界上に密着性の高い金属膜を形成して、保護
膜の縁を保護して電極に押さえつけているので、外部引
きだし電極周辺でおこる保護膜はがれの不良を防止する
ことができ、その実用的効果はきわめて大なるものであ
る。
れば、半導体チップに形成される保護膜と外部引き出し
電極との境界上に密着性の高い金属膜を形成して、保護
膜の縁を保護して電極に押さえつけているので、外部引
きだし電極周辺でおこる保護膜はがれの不良を防止する
ことができ、その実用的効果はきわめて大なるものであ
る。
【００２０】また、以上説明したように第三の発明によ
れば、半導体素子が全く分布せずに保護膜や層間膜だけ
が形成されている領域に、スリット状の穴をかいして、
密着性の高い金属膜が保護膜を半導体基板に留めること
ができるので、この領域の保護膜の浮き上がりとはがれ
の不良を防止することができ、その実用的効果はきわめ
て大なるものである。
れば、半導体素子が全く分布せずに保護膜や層間膜だけ
が形成されている領域に、スリット状の穴をかいして、
密着性の高い金属膜が保護膜を半導体基板に留めること
ができるので、この領域の保護膜の浮き上がりとはがれ
の不良を防止することができ、その実用的効果はきわめ
て大なるものである。
【図１】実施例における半導体装置の上面図と断面図
【図２】実施例における半導体装置の上面図と断面図
【図３】実施例における半導体装置の上面図と断面図
【図４】実施例における半導体装置の上面図と断面図
【図５】実施例における半導体装置の上面図と断面図
【図６】実施例における半導体装置の上面図と断面図
【図７】従来の半導体装置の上面図および断面図
【符号の説明】 １ 半導体基板 ２ 半導体素子形成部 ３ 保護膜 ４ 外部引き出し電極 ５ スクライブライン ６ 金属膜 ７ 層間膜 ８ スリット状の穴 ５１ 半導体基板 ５２ 半導体素子形成部 ５３ 保護膜 ５４ 外部引き出し電極 ５５ スクライブライン ５６ 層間膜
Claims (3)
- 【請求項１】半導体チップ上に形成される保護膜とスク
ライブラインの境界上に、前記境界部分をまたがって前
記保護膜と前記スクライブライン両方に密着する連続し
た金属膜を有することを特徴とする半導体装置。 - 【請求項２】半導体チップ上に形成される保護膜と外部
引き出し電極との境界上に、前記境界をまたがって前記
保護膜と前記外部引き出し電極の両方に密着する連続し
た金属膜を有することを特徴とした半導体装置。 - 【請求項３】半導体チップにおいて、主要な素子が構成
されていない空き領域をおおう保護膜に基板表面まで到
達する凹部を有し、前記保護膜と前記基板表面両方に密
着する連続した金属膜を前記保護膜上面に有することを
特徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28968991A JPH05129430A (ja) | 1991-11-06 | 1991-11-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28968991A JPH05129430A (ja) | 1991-11-06 | 1991-11-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129430A true JPH05129430A (ja) | 1993-05-25 |
Family
ID=17746475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28968991A Pending JPH05129430A (ja) | 1991-11-06 | 1991-11-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129430A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326697A (ja) * | 1992-05-23 | 1993-12-10 | Sony Corp | 半導体装置の製造方法 |
| JP2003078179A (ja) * | 2002-08-26 | 2003-03-14 | Fujitsu Ltd | 圧電トランス |
| US7589415B2 (en) | 1999-02-23 | 2009-09-15 | Rohm Co., Ltd. | Semiconductor chip and semiconductor device using the same, and method of fabricating semiconductor chip |
| WO2011074155A1 (ja) * | 2009-12-15 | 2011-06-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US8159068B2 (en) | 2008-12-26 | 2012-04-17 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device |
-
1991
- 1991-11-06 JP JP28968991A patent/JPH05129430A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326697A (ja) * | 1992-05-23 | 1993-12-10 | Sony Corp | 半導体装置の製造方法 |
| US7589415B2 (en) | 1999-02-23 | 2009-09-15 | Rohm Co., Ltd. | Semiconductor chip and semiconductor device using the same, and method of fabricating semiconductor chip |
| JP2003078179A (ja) * | 2002-08-26 | 2003-03-14 | Fujitsu Ltd | 圧電トランス |
| US8159068B2 (en) | 2008-12-26 | 2012-04-17 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device |
| WO2011074155A1 (ja) * | 2009-12-15 | 2011-06-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309025A (en) | Semiconductor bond pad structure and method | |
| JPH0821559B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH05129430A (ja) | 半導体装置 | |
| US5719087A (en) | Process for bonding pad protection from damage | |
| CA2075462C (en) | Bump structure and method for bonding to a semi-conductor device | |
| JPS6156608B2 (ja) | ||
| JPS594853B2 (ja) | 半導体装置 | |
| JPH023944A (ja) | 半導体装置 | |
| US4686559A (en) | Topside sealing of integrated circuit device | |
| JP4722690B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0677315A (ja) | 半導体装置 | |
| JP3316371B2 (ja) | ウエハのスクライブライン構造 | |
| JP2001176966A (ja) | 半導体装置 | |
| JPH01261850A (ja) | 樹脂封止型半導体装置 | |
| JPH1022236A (ja) | 半導体装置およびその製造方法 | |
| KR19990049309A (ko) | 반도체 소자 및 그 제조 방법 | |
| US9991160B2 (en) | Process of forming semiconductor device having interconnection formed by electro-plating | |
| JP2686374B2 (ja) | 半導体装置 | |
| JP2003203882A (ja) | 半導体装置及びその製造方法 | |
| JP3500169B2 (ja) | 半導体装置の製造方法 | |
| JP3376745B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH0332214B2 (ja) | ||
| JPH06310597A (ja) | 半導体装置 | |
| JP2007214358A (ja) | 半導体装置及びその製造方法 | |
| US7022614B2 (en) | Method of etching back of semiconductor wafer |