JP2616227B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2616227B2
JP2616227B2 JP2318614A JP31861490A JP2616227B2 JP 2616227 B2 JP2616227 B2 JP 2616227B2 JP 2318614 A JP2318614 A JP 2318614A JP 31861490 A JP31861490 A JP 31861490A JP 2616227 B2 JP2616227 B2 JP 2616227B2
Authority
JP
Japan
Prior art keywords
film
metal wiring
insulating film
interlayer insulating
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2318614A
Other languages
English (en)
Other versions
JPH04192333A (ja
Inventor
功 鹿野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2318614A priority Critical patent/JP2616227B2/ja
Priority to US07/795,934 priority patent/US5250760A/en
Priority to EP91310725A priority patent/EP0490506B1/en
Priority to DE69118331T priority patent/DE69118331T2/de
Publication of JPH04192333A publication Critical patent/JPH04192333A/ja
Application granted granted Critical
Publication of JP2616227B2 publication Critical patent/JP2616227B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に多層金属配線構造を
有する半導体装置のボンディングパッド部の構造に関す
る。
〔従来の技術〕
従来、この種の多層金属配線を有する半導体装置で
は、配線金属として主としてアルミニウムまたはAl−C
u,Al−Si−Cu等のアルミニウム合金が使用されてきた。
しかしながら、近年における配線幅や配線ピッチの微細
化に伴ってエレクトロ・マイグレーションやストレス・
マイグレーション等の問題が発生し、このため、配線金
属として金または金合金を使用することが対策としてと
られている。
一般に微細金属線を実現する方法としては、リフトオ
フ法，エッチング法，レジストマスクによるメッキ法等
が考えられているが、寸法精度，プロセスの容易性を考
慮してレジストマスクによるメッキ法が近年多用されて
きている。
その方法を簡単に述べると、絶縁膜上の全面にまず給
電膜としてチタン，白金等の膜を形成し、次に通常のホ
トレジスト工程により配線パターン以外のところにホト
レジストを残す。次に金メッキすることにより、配線パ
ターンを形成した後、ホトレジストを剥離する。最後に
配線パターンの間に残っている給電膜を配線パターンを
マスクとしてエッチング除去する。エッチングする方法
としては、ウェット法により化学的にエッチングする方
法と、逆スパッタを利用したドライエッチング法あるい
はイオンミリング法があるが、パターンの微細化にはサ
イドエッチングの少ない不活性ガス雰囲気中での逆スパ
ッタを利用したドライエッチングが最も適している。
ただし、この方法にも問題があり、下地に急峻な段差
が存在すると、その段差部では導電膜がエッチング残り
し易く、配線ショートを引起こしたり、後の工程で段差
部から剥がれて飛散したりする等の不具合が発生され
る。
そこで、下地に急峻な段差を形成しないように、層間
絶縁膜としてシリコンを含むポリイミド（以下、シリコ
ンポリイミドと称する）等の塗布形成可能な有機系絶縁
膜または無機系絶縁膜を使用することが提案されてい
る。
第５図はこのような対策を施した従来の半導体装置の
ワイヤボンディング用のボンディングパッド部の構造を
示す断面図である。すなわち、半導体基板１上に図示さ
れない第１金属配線膜が形成され、この上に第１層間絶
縁膜３が形成されており、その上に図示されない第２金
属配線膜が形成され、さらにこの上に第２層間絶縁膜７
が形成されている。ここでは第１層間絶縁膜３として
は、プラズマCVD等で形成された膜が使用され、第２層
間絶縁膜７としては、塗布形成された例えばシリコンポ
リイミド等が使用される。次に、第２層間絶縁膜７に開
孔８が設けられ、この開孔内に第３金属配線膜11を形成
してボンディングパッドとして構成している。
また、第６図は従来の他の半導体装置の構造を示す図
である。半導体基板１上に図示されない第１金属配線膜
が形成され、この上に第１層間絶縁膜３が形成されてお
り、その上に第２金属配線層６が形成されている。第１
層間絶縁膜３としては、CVD法あるいはプラズマCVD法等
により形成された無機絶縁膜が形成されている。そし
て、この上に第２層間絶縁膜７が形成され、前記第２金
属配線膜６の一部を露呈させる開孔８が設けられる。第
２層間絶縁膜７としては、塗布形成された例えばシリコ
ンポリイミド膜等が使用されている。
次に、第２層間絶縁膜７に設けた開孔８を覆うように
第３金属配線膜11を形成し、これをボンディングパッド
部として構成している。
なお、第５図，第６図ではフィールド絶縁膜および給
電膜等は省略してある。
〔発明が解決しようとする課題〕
上述したように、従来の塗布形成された絶縁膜と、急
峻な段差部に金膜または給電膜が残存し易い配線形成法
の組合わせでは、クラックを防止しようとすると段差部
に残存した金膜または給電膜の剥がれによるショートの
恐れがあり、逆に剥がれによるショートを防止しようと
するとクラックの発生の恐れがあった。
すなわち、第５図の例では、第２層間絶縁膜７の開孔
８内にボンディングパッドとしての第３金属配線膜11を
形成しているため、この第３金属配線膜11にボンディン
グ時の機械的圧力が加えられても、この力が第２層間絶
縁膜７に加えられることはなく、第２層間絶縁膜７にク
ラックが入るのを防止することができる。しかしなが
ら、この構造では、第３金属配線膜11のエッチング時
に、開孔８の側面部8aに第３金属配線膜11を形成する金
メッキ膜または給電膜が残存し易いため、後工程でそれ
が剥がれて短絡不良となる恐れがある。
一方、第６図の構造では、開孔８を覆うように第３金
属配線膜11を形成しているため、開孔８の側面部8aでエ
ッチングが行われることがなく、この側面部8aでの剥が
れは問題とはならないが、ボンディング時の機械的圧力
により第２層間絶縁膜７にクラックが入る恐れがあり、
信頼性上好ましいとは言えない状態となる。
なお、第５図，第６図は３層構造の配線構造の例であ
るが、同様の問題は２層または４層以上の多層でも機械
的圧力によりクラックの入り易い塗布形成された絶縁膜
の使用と、急峻な段差部に金膜または給電膜が残存し易
い配線形成法を組合わせた際には、問題となり得る。
本発明の目的はこのような問題を解消した半導体装置
を提供することにある。
〔課題を解決するための手段〕
本発明の半導体装置は、最上層の層間絶縁膜に形成し
た開孔内に最上層の金属配線層を形成してボンディング
部を形成するとともに、この金属配線層の一部を開孔の
側面部を覆うようにリング状に形成している。
この場合、層間絶縁膜の開孔の下側に、開孔よりも大
きい下層金属配線層を形成してもよい。
〔作用〕
本発明によれば、ボンディングパッド部と分離したリ
ング状部を設けることで、層間絶縁膜の側面部における
金属配線膜のエッチング残りが防止でき、かつボンディ
ングパッド部に加えられるボンディング部の衝撃力が層
間絶縁膜に加えられてクラックが発生することが防止で
きる。
〔実施例〕
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例を示し、同図（ａ）は平
面図、同図（ｂ）はその縦断面図である。
これらの図において、１は半導体基板であり、この上
にフィールド絶縁膜２が形成され、この上に図示を省略
した第１金属配線膜が形成されている。さらに、この上
に第１層間絶縁膜３が形成され、この上に給電膜４を利
用して金メッキ膜５を形成した第２金属配線膜６が形成
されている。さらに、この上に塗布形成した第２層間絶
縁膜７が形成され、この第２層間絶縁膜７には前記第２
金属配線膜６上に開孔８を開設している。そして、この
開孔８内に給電膜９と金メッキ膜10からなる第３金属配
線膜11でボンディングパッド部11aを形成し、かつ同時
に開孔８の側面部8aを覆うように第３金属配線膜11の一
部でリング状部11bを形成している。
第２図（ａ）ないし（ｄ）は第１図の構造を製造工程
順に示す断面図である。
先ず、第２図（ａ）のように、半導体基板１上にフィ
ールド絶縁膜２を形成し、この上に図示されない第１金
属配線膜を形成する。さらに、この上にCVD法またはプ
ラズマCVD法で第１層間絶縁膜３を形成する。この第１
層間絶縁膜３としては、例えばプラズマ酸化膜を計1.0
μ程度形成する。この際、シリカ塗布法、エッチングバ
ック法等を用いて平坦化、平滑化を実施してもよい。
次に、第２図（ｂ）のように、全面に給電膜４を形成
した後、ボンディングパッド形成領域にメッキ用のホト
レジストパターン12を形成する。給電膜４としては、下
地との密着性，メッキ性を考慮して、Pd,Pt,AuとTi,Ti
W,TiN等の組合わせから選ばれる。なお、後述する第２
および第３金属配線膜の組成が異なる時には、バリア性
も考慮する必要がある。
次に、第２図（ｃ）のように、前記ホトレジスト12を
マスクとして金メッキ膜５を形成し、第２金属配線膜６
を形成し、その一部をボンディングパッド下地部として
所要のパターンに形成する。そして、ホトレジスト12を
除去してから不要な給電膜４をエッチング除去する。
次に、第２図（ｄ）のように、シリコンポリイミド等
の塗布形成可能な絶縁膜を全面に形成する。膜厚として
は平坦部で1.0〜1.5μ程度が望ましい。また、塗布膜の
形成前に例えばプラズマCVD法等により絶縁膜を形成し
てもよい。これにより、第２層間絶縁膜７が形成され
る。そして、この上に図示を省略するホトレジストパタ
ーンを形成し、第２金属配線層で形成したボンディング
パッド下地部上に開孔８を形成する。
しかる上で、全面に給電膜９を形成し、この給電膜９
を利用して金メッキ膜10を形成することにより第３金属
配線膜11を形成する。そして、図示を省略するホトレジ
ストパターンにより、第３金属配線膜11をパターン形成
することで、第１図の半導体装置が完成される。
このとき、第３金属配線膜11は、前記開孔８内に形成
されるボンディングパッド部11aと、前記開孔８の側面
部8aを覆うリング状部11bとがそれぞれ分離された状態
となるようにパターン形成される。
なお、図示してはいないが、さらにパッシベーション
や機械的保護のため、この上にカバー膜を形成してもよ
い。
この構成によれば、リング状部11bがエッチングされ
ずに残されるということは、開孔８の側面部8aを覆う部
分を残してエッチングすることであるため、第３金属配
線膜11が開孔８の側面部8aでエッチング残りが生じるこ
とがない。また、ボンディングパッド部11aは開孔８の
内部にのみ形成されるため、ボンディング時の力が第２
層間絶縁膜７に加えられることがなく、第２層間絶縁膜
７におけるクラックの発生が防止できる。
なお、ボンディングパッド部11aとリング状部11bとの
間隔は、ボンディング時の衝撃力の強さにもよるが、少
なくとも１μｍ以上とることが望ましい。
第３図（ａ）および（ｂ）は本発明の第２実施例を示
す平面図およびその断面図である。この例では、第２層
間絶縁膜７の開孔８の下側に第２金属配線膜を形成して
いない点が前記実施例とは相違している。このように構
成すれば、ボンディング時にボンディングパッド部11a
に受ける衝撃が第２層間絶縁膜７に更に伝わらなくな
り、第２層間絶縁膜７のクラック防止効果が向上され
る。
第４図（ａ）および（ｂ）は本発明の第３実施例を示
す平面図およびその断面図である。この実施例では、第
１実施例と同様の構成を、５層配線の２層配線以降に繰
返して使用している。この場合、各給電膜9A,9B,9Cと、
金メッキ膜10A,10B,10Cで構成される金属配線膜11A,11
B,11Cの一部で形成されたリング状部11bは、下から順次
内側へ入るようにパターンが作られている。
この構成により、ボンディング時における衝撃が直接
には層間絶縁膜7A,7B,7Cには伝わらなくなり、クラック
が防止できる。
〔発明の効果〕
以上説明したように本発明は、最上層の層間絶縁膜に
形成した開孔内に最上層の金属配線層を形成してボンデ
ィングパッド部を形成し、かつこの金属配線層の一部を
開孔の側面部を覆うようにリング状に形成しているの
で、ボンディングパッド部とリング状部が分離され、ボ
ンディング時にボンディングパッド部に加えられる衝撃
力が層間絶縁膜に伝えられることが回避されて層間絶縁
膜のクラックが防止できるとともに、リング状部によっ
て金属配線膜のエッチング残りによる短絡不良等の発生
が防止できる効果がある。
【図面の簡単な説明】
第１図は本発明の第１実施例を示し、同図（ａ）は平面
図、同図（ｂ）はその断面図、第２図（ａ）ないし
（ｄ）は第１図の構造を製造する方法を工程順に示す断
面図、第３図は本発明の第２実施例を示し、同図（ａ）
は平面図、同図（ｂ）はその断面図、第４図は本発明の
第３実施例を示し、同図（ａ）は平面図、同図（ｂ）は
その断面図、第５図および第６図はそれぞれ異なる従来
構造を示す断面図である。 １……半導体基板、２……フィールド絶縁膜、３……第
１層間絶縁膜、４……給電膜、５……金メッキ膜、６…
…第２金属配線膜、７……第２層間絶縁膜、7A,7B,7C…
…層間絶縁膜、８……開孔、8a……側面部、9,9A,9B,9C
……給電膜、10,10A,10B,10C……金メッキ膜、11……第
３金属配線膜、11A,11B,11C……金属配線膜、11a……ボ
ンディングパッド部、11b……リング状部。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】塗布形成された複数層の絶縁膜と、これら
    絶縁膜によって絶縁される複数層の金属配線層を有し、
    最上の金属配線膜の一部をボンディングパッド部として
    構成してなる多層配線構造の半導体装置において、最上
    層の層間絶縁膜に形成した開孔内に最上層の金属配線層
    を形成してボンディングパッド部を形成するとともに、
    この金属配線層の一部を前記開孔の側面部を覆うように
    リング状に形成したことを特徴とする半導体装置。
  2. 【請求項２】層間絶縁膜の開孔の下側に、開孔よりも大
    きい下層金属配線層が形成されてなる特許請求の範囲第
    １項記載の半導体装置。
JP2318614A 1990-11-24 1990-11-24 半導体装置 Expired - Lifetime JP2616227B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2318614A JP2616227B2 (ja) 1990-11-24 1990-11-24 半導体装置
US07/795,934 US5250760A (en) 1990-11-24 1991-11-15 Semiconductor device
EP91310725A EP0490506B1 (en) 1990-11-24 1991-11-21 Semiconductor device having a bonding pad
DE69118331T DE69118331T2 (de) 1990-11-24 1991-11-21 Halbleiter-Anordnung mit einem Kontaktfleck

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2318614A JP2616227B2 (ja) 1990-11-24 1990-11-24 半導体装置

Publications (2)

Publication Number Publication Date
JPH04192333A JPH04192333A (ja) 1992-07-10
JP2616227B2 true JP2616227B2 (ja) 1997-06-04

Family

ID=18101106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2318614A Expired - Lifetime JP2616227B2 (ja) 1990-11-24 1990-11-24 半導体装置

Country Status (4)

Country Link
US (1) US5250760A (ja)
EP (1) EP0490506B1 (ja)
JP (1) JP2616227B2 (ja)
DE (1) DE69118331T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316976A (en) * 1992-07-08 1994-05-31 National Semiconductor Corporation Crater prevention technique for semiconductor processing
US5309025A (en) * 1992-07-27 1994-05-03 Sgs-Thomson Microelectronics, Inc. Semiconductor bond pad structure and method
JP3007497B2 (ja) 1992-11-11 2000-02-07 三菱電機株式会社 半導体集積回路装置、その製造方法、及びその実装方法
DE69426293T2 (de) * 1994-07-13 2001-04-05 United Microelectronics Corp., Hsinchu Verfahren zur Reduzierung des Antenneneffekts während der Fabrikation
EP0693781B1 (en) * 1994-07-13 2002-10-02 United Microelectronics Corporation Grounding method for eliminating process antenna effect
EP0693783B1 (en) * 1994-07-13 1999-09-22 United Microelectronics Corporation Method for eliminating process antenna effect
JP3022774B2 (ja) * 1996-06-21 2000-03-21 日本電気株式会社 半導体装置
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
JP4533804B2 (ja) 2005-06-02 2010-09-01 セイコーエプソン株式会社 半導体装置及びその製造方法
JP5535475B2 (ja) * 2008-12-26 2014-07-02 住友電工デバイス・イノベーション株式会社 半導体装置
JP5177551B2 (ja) * 2008-12-26 2013-04-03 住友電工デバイス・イノベーション株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178151A (ja) * 1984-09-25 1986-04-21 Nec Corp 半導体装置
US4872050A (en) * 1988-03-15 1989-10-03 Mitsubishi Denki Kabushiki Kaisha Interconnection structure in semiconductor device and manufacturing method of the same
DE69031543T2 (de) * 1989-02-17 1998-04-09 Matsushita Electronics Corp Verfahren zum Herstellen einer Halbleitervorrichtung
JPH02285638A (ja) * 1989-04-27 1990-11-22 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JPH04192333A (ja) 1992-07-10
EP0490506A1 (en) 1992-06-17
DE69118331D1 (de) 1996-05-02
EP0490506B1 (en) 1996-03-27
US5250760A (en) 1993-10-05
DE69118331T2 (de) 1996-08-08

Similar Documents

Publication Publication Date Title
JP2974022B1 (ja) 半導体装置のボンディングパッド構造
JP2616227B2 (ja) 半導体装置
JPH01302842A (ja) 多層配線構造の半導体装置
JPH0730012A (ja) 半導体装置
JP2001257226A (ja) 半導体集積回路装置
JPH04167449A (ja) 半導体装置
JP2845828B2 (ja) 多層配線半導体装置とその製造方法
JPH0794549A (ja) ボンディングパッド及びその形成方法
JP3463014B2 (ja) 半導体装置および半導体装置の製造方法
JP2006203025A (ja) 半導体装置及びその製造方法
JP2687709B2 (ja) 半導体装置
JPH0621234A (ja) 薄膜多層配線及びその製造方法
JPH06342796A (ja) 突起電極の形成方法
JPH0567686A (ja) 半導体装置配線
JP2003309120A (ja) 半導体装置
JP4113692B2 (ja) 半導体装置
JPH0794548A (ja) 半導体装置及びその製造方法
JPH07120654B2 (ja) 半導体装置の製造方法
JPH01264239A (ja) 半導体装置の製造方法
JP2720863B2 (ja) 半導体集積回路装置
JP3214103B2 (ja) 半導体装置の製造方法
JPH05218032A (ja) 半導体装置
JPS60187039A (ja) 多層配線部材
JPH04320049A (ja) 多層配線構造体およびその製造方法
JP2001351939A (ja) 半導体装置のパッド構造およびその製造方法