JP2808616B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2808616B2 JP2808616B2 JP63268522A JP26852288A JP2808616B2 JP 2808616 B2 JP2808616 B2 JP 2808616B2 JP 63268522 A JP63268522 A JP 63268522A JP 26852288 A JP26852288 A JP 26852288A JP 2808616 B2 JP2808616 B2 JP 2808616B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- metal wiring
- forming
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000002184 metal Substances 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000010949 copper Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000001259 photo etching Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- RPUCXGXPWYXBOD-UHFFFAOYSA-N Maytine Natural products CC(=O)OCC12C(CC3C(OC(C)=O)C1(OC3(C)C)C(C)(O)CC(OC(C)=O)C2OC(C)=O)OC(=O)c1cccnc1 RPUCXGXPWYXBOD-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体における電極配線構造に関する。
従来、半導体装置における電極配線は、半導体基板表
面に形成された絶縁膜表面に、スパッタ法等の蒸着法で
形成されたAl膜をホト・エッチングして、電極配線とな
し、その上にCVDSiO2膜等の保護膜を形成して成るのが
通例であった。
面に形成された絶縁膜表面に、スパッタ法等の蒸着法で
形成されたAl膜をホト・エッチングして、電極配線とな
し、その上にCVDSiO2膜等の保護膜を形成して成るのが
通例であった。
しかし、上記従来技術によると、Al電極配線が保護膜
等から受けるストレスによりマイグレーションし、いわ
ゆるストレス・マイグレーションによる断線が発生した
り、又、エレクトロ・マイグレーションによる断線も発
生し易くなると云う課題があった。
等から受けるストレスによりマイグレーションし、いわ
ゆるストレス・マイグレーションによる断線が発生した
り、又、エレクトロ・マイグレーションによる断線も発
生し易くなると云う課題があった。
本発明はかかる従来技術の課題を解決するために半導
体装置における電極配線の新しい構造を提供する事を目
的とする。
体装置における電極配線の新しい構造を提供する事を目
的とする。
本発明の半導体装置の製造方法は、半導体基板上方に
第１絶縁膜を形成する工程、前記第１絶縁膜上の所望の
位置に第１金属配線層を形成する工程、前記第１絶縁膜
上及び前記第１金属配線層上に第２絶縁膜を形成する工
程、前記第１金属配線層上の前記第２絶縁膜を除去し溝
を形成する工程、前記溝及び前記第２絶縁膜上に第２金
属配線層となる金属膜を形成する工程、前記金属膜をエ
ッチバック法により除去し、前記溝に前記第１金属配線
層と電気的に接続する前記第２金属配線層を形成する工
程を有することを特徴とする。
第１絶縁膜を形成する工程、前記第１絶縁膜上の所望の
位置に第１金属配線層を形成する工程、前記第１絶縁膜
上及び前記第１金属配線層上に第２絶縁膜を形成する工
程、前記第１金属配線層上の前記第２絶縁膜を除去し溝
を形成する工程、前記溝及び前記第２絶縁膜上に第２金
属配線層となる金属膜を形成する工程、前記金属膜をエ
ッチバック法により除去し、前記溝に前記第１金属配線
層と電気的に接続する前記第２金属配線層を形成する工
程を有することを特徴とする。
また、前記第１金属配線層は高融点金属を含むことを
特徴とする。
特徴とする。
また、前記第２金属配線層は銅またはアルミニウムを
含むことを特徴とする。
含むことを特徴とする。
また、前記第１金属配線層は前記第２金属配線層より
も幅が広いことを特徴とする。
も幅が広いことを特徴とする。
第１図は、本発明の一実施例を示す半導体装置の電極
配線構造の断面図である。すなわち、Si基板１の表面に
はSiO2膜２が形成され、該SiO2膜２にホト・エッチング
によりトレンチ３を形成した表面から、スパッタ法によ
り、Cu膜を形成し、エッチ・バック法によりトレンチ３
部以外のCu膜を除去して、トレンチ３部内にCu配線４を
形成したものである。尚Cu配線４はAlであっても良く、
SiO2膜２はポリイミド膜等の有機膜であっても良く、Si
O2膜とSi3N4膜の２層構造にて、Si3N4膜内にトレンチ３
を形成する等の構造をとる事も出来る。
配線構造の断面図である。すなわち、Si基板１の表面に
はSiO2膜２が形成され、該SiO2膜２にホト・エッチング
によりトレンチ３を形成した表面から、スパッタ法によ
り、Cu膜を形成し、エッチ・バック法によりトレンチ３
部以外のCu膜を除去して、トレンチ３部内にCu配線４を
形成したものである。尚Cu配線４はAlであっても良く、
SiO2膜２はポリイミド膜等の有機膜であっても良く、Si
O2膜とSi3N4膜の２層構造にて、Si3N4膜内にトレンチ３
を形成する等の構造をとる事も出来る。
第２図は、本発明の他の実施例を示す半導体装置の要
部の断面図である。すなわち、Si基板11の表面にはSiO2
膜12が形成され、次でスパッタ法や、CVD法等によりTiW
膜13を形成後、パターン状にホト・エッチングし、その
後、ホトレジスト膜14を形成し、該レジスト膜14の露光
現象処理により、トレンチ15をTiW膜13上に形成し、メ
ッキ法やスパッタ膜のエッチ・バック法等により、Cu膜
をトレンチ15内に埋め込んでCu配線16を形成したもので
ある。尚TiW膜13はTiN、TiSi、WSi、MoSi又はTi膜であ
っても良く、Cu配線16はAlであっても良く、ホトレジス
ト膜14はSiO2膜やSi3N4膜あるいはポリイミド膜等の他
の有機膜をホトリソグラフィーや、ホト・エッチングで
形成したものであっても良い。
部の断面図である。すなわち、Si基板11の表面にはSiO2
膜12が形成され、次でスパッタ法や、CVD法等によりTiW
膜13を形成後、パターン状にホト・エッチングし、その
後、ホトレジスト膜14を形成し、該レジスト膜14の露光
現象処理により、トレンチ15をTiW膜13上に形成し、メ
ッキ法やスパッタ膜のエッチ・バック法等により、Cu膜
をトレンチ15内に埋め込んでCu配線16を形成したもので
ある。尚TiW膜13はTiN、TiSi、WSi、MoSi又はTi膜であ
っても良く、Cu配線16はAlであっても良く、ホトレジス
ト膜14はSiO2膜やSi3N4膜あるいはポリイミド膜等の他
の有機膜をホトリソグラフィーや、ホト・エッチングで
形成したものであっても良い。
第３図は本発明のその他の実施例を示す半導体装置の
要部の断面図である。すなわち、Si基板21の表面にはSi
O2膜が形成され、該SiO2膜22にはホト・エッチングによ
りトレンチ23が形成され、次いでスパッタ法等によりTi
W膜とCu膜を形成後、エッチ・バック法により、トレン
チ13内にTiW膜24とCu配線25から成る電極配線を形成し
たものである。
要部の断面図である。すなわち、Si基板21の表面にはSi
O2膜が形成され、該SiO2膜22にはホト・エッチングによ
りトレンチ23が形成され、次いでスパッタ法等によりTi
W膜とCu膜を形成後、エッチ・バック法により、トレン
チ13内にTiW膜24とCu配線25から成る電極配線を形成し
たものである。
本発明により、半導体装置の電極配線が少なくとも側
面の絶縁膜から来るストレスを緩和でき、ストレス・マ
イグレーションによる断線を防止出来、ひいてはエレク
トロ・マイグレーションによる断線も防止出来る効果が
ある。
面の絶縁膜から来るストレスを緩和でき、ストレス・マ
イグレーションによる断線を防止出来、ひいてはエレク
トロ・マイグレーションによる断線も防止出来る効果が
ある。
第１図、第２図、及び第３図は、本発明の半導体装置に
おける配線構造を示す断面図である。 １、11、21……Si基板 ２、12、22……SiO2膜 ３、15、13……トレンチ ４、16、25……Cu配線 13、24……TiW膜 14……ホトレジスト膜
おける配線構造を示す断面図である。 １、11、21……Si基板 ２、12、22……SiO2膜 ３、15、13……トレンチ ４、16、25……Cu配線 13、24……TiW膜 14……ホトレジスト膜
Claims (4)
- 【請求項１】半導体基板上方に第１絶縁膜を形成する工
程、 前記第１絶縁膜上の所望の位置に第１金属配線層を形成
する工程、 前記第１絶縁膜上及び前記第１金属配線層上に第２絶縁
膜を形成する工程、 前記第１金属配線層上の前記第２絶縁膜を除去し溝を形
成する工程、 前記溝及び前記第２絶縁膜上に第２金属配線層となる金
属膜を形成する工程、 前記金属膜をエッチバック法により除去し、前記溝に前
記第１金属配線層と電気的に接続する前記第２金属配線
層を形成する工程を有することを特徴とする半導体装置
の製造方法。 - 【請求項２】前記第１金属配線層は高融点金属を含むこ
とを特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】前記第２金属配線層は銅またはアルミニウ
ムを含むことを特徴とする請求項１又は２記載の半導体
装置の製造方法。 - 【請求項４】前記第１金属配線層は前記第２金属配線層
よりも幅が広いことを特徴とする請求項１記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63268522A JP2808616B2 (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63268522A JP2808616B2 (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11107298A Division JPH10270448A (ja) | 1998-04-21 | 1998-04-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02114639A JPH02114639A (ja) | 1990-04-26 |
| JP2808616B2 true JP2808616B2 (ja) | 1998-10-08 |
Family
ID=17459691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63268522A Expired - Fee Related JP2808616B2 (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808616B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093279A (en) * | 1991-02-01 | 1992-03-03 | International Business Machines Corporation | Laser ablation damascene process |
| US5130274A (en) * | 1991-04-05 | 1992-07-14 | International Business Machines Corporation | Copper alloy metallurgies for VLSI interconnection structures |
| US5246732A (en) * | 1991-07-16 | 1993-09-21 | U.S. Philips Corporation | Method of providing a copper pattern on a dielectric substrate |
| JPH07183299A (ja) * | 1993-12-22 | 1995-07-21 | Nec Corp | 銅配線の形成方法 |
| JPH08236621A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | 半導体装置の製造方法 |
| JP3031301B2 (ja) | 1997-06-25 | 2000-04-10 | 日本電気株式会社 | 銅配線構造およびその製造方法 |
| US6331811B2 (en) | 1998-06-12 | 2001-12-18 | Nec Corporation | Thin-film resistor, wiring substrate, and method for manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2229611C3 (de) * | 1972-06-19 | 1980-07-17 | Boehringer Mannheim Gmbh, 6800 Mannheim | Diagnostischer Nachweis von Urobilinogen-Körpern |
-
1988
- 1988-10-25 JP JP63268522A patent/JP2808616B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02114639A (ja) | 1990-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4962060A (en) | Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism | |
| US6417087B1 (en) | Process for forming a dual damascene bond pad structure over active circuitry | |
| JPH0779106B2 (ja) | 半導体集積回路の製造方法 | |
| JP2000208616A (ja) | 半導体装置の製造方法 | |
| JP2808616B2 (ja) | 半導体装置の製造方法 | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| GB2364170A (en) | Dual damascene bond pad structure for lowering stress and allowing circuitry under pads | |
| JP2737979B2 (ja) | 半導体装置 | |
| JP3040500B2 (ja) | 半導体装置の製造方法 | |
| JPH04313256A (ja) | 半導体集積回路装置及びその形成方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH10270448A (ja) | 半導体装置 | |
| JPH01255249A (ja) | 半導体集積回路装置 | |
| JPH0621234A (ja) | 薄膜多層配線及びその製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| KR100418920B1 (ko) | 반도체소자의배선형성방법 | |
| KR0140483B1 (ko) | 반도체소자의 금속배선 제조방법 | |
| JPH077765B2 (ja) | 半導体装置の製造方法 | |
| KR0169761B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS62241373A (ja) | 半導体装置 | |
| JP3114196B2 (ja) | 半導体装置 | |
| KR100450238B1 (ko) | 반도체 소자 제조 방법 | |
| JPH10173051A (ja) | 配線形成方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP3036038B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |