JPH077765B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH077765B2 JPH077765B2 JP63181302A JP18130288A JPH077765B2 JP H077765 B2 JPH077765 B2 JP H077765B2 JP 63181302 A JP63181302 A JP 63181302A JP 18130288 A JP18130288 A JP 18130288A JP H077765 B2 JPH077765 B2 JP H077765B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring material
- resist
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置の製造方法に関するものである。
（従来技術） 従来の半導体装置における半導体基板表面のそれぞれの
素子間の配線の形成について、第６図を参照して説明す
る。まず第６図（ａ）に示されるように、半導体基板１
の表面に形成された図示されていない素子と配線間を絶
縁する層間絶縁膜２を半導体基板１上に堆積した後、第
１の配線となる配線材料３として例えばアルミニウムを
堆積する。そして配線材料３上にレジストを塗布し、パ
ターン露光および現像により所望の領域にのみレジスト
４を残す。
素子間の配線の形成について、第６図を参照して説明す
る。まず第６図（ａ）に示されるように、半導体基板１
の表面に形成された図示されていない素子と配線間を絶
縁する層間絶縁膜２を半導体基板１上に堆積した後、第
１の配線となる配線材料３として例えばアルミニウムを
堆積する。そして配線材料３上にレジストを塗布し、パ
ターン露光および現像により所望の領域にのみレジスト
４を残す。
次に、配線材料３の露出した部分をリアクティブイオン
エッチング（RIE）法等の異方性エッチングにより除去
して、第６図（ｂ）に示されるような第１の配線3aを形
成する。
エッチング（RIE）法等の異方性エッチングにより除去
して、第６図（ｂ）に示されるような第１の配線3aを形
成する。
その後レジスト４を第１図（ｃ）のように酸素プラズマ
によるアッシングにより除去する。
によるアッシングにより除去する。
さらに第６図（ｄ）に示されるように表面全体に層間絶
縁膜５を堆積し、第２の配線となる配線材料６を堆積す
る。
縁膜５を堆積し、第２の配線となる配線材料６を堆積す
る。
しかし素子の微細化に伴い第１の配線3aの間隔が狭くな
ると、層間絶縁膜５中に空隙７が生じて層間絶縁膜５を
堆積する際中に用いられる反応ガスが封入されることが
ある。また層間絶縁膜５が平坦化されず第２の配線を形
成する上で支障をきたすなど、半導体装置としての信頼
性に問題があった。
ると、層間絶縁膜５中に空隙７が生じて層間絶縁膜５を
堆積する際中に用いられる反応ガスが封入されることが
ある。また層間絶縁膜５が平坦化されず第２の配線を形
成する上で支障をきたすなど、半導体装置としての信頼
性に問題があった。
さらに配線材料としてアルミニウムが一般に用いられて
きたが、素子の微細化に伴い配線も微細化されるに従っ
て、エレクトロマイグレーションやストレスマイグレー
ションによる配線の断線が発生する頻度が増大し、半導
体装置の信頼性を著しく低下させている。アルミニウム
の代わりに銅、マグネシウム等の金属を配線材料として
用いた場合には、耐エレクトロマイグレーション性、耐
ストレスマイグレーション性は向上するが耐酸化性の面
で劣る。従ってレジスト除去のために酸素プラズマによ
るアッシングを行うと、第７図に示されるように第１の
配線3a自体も側面3bから酸化さえれてほとんど配線材料
が残らなくなる。
きたが、素子の微細化に伴い配線も微細化されるに従っ
て、エレクトロマイグレーションやストレスマイグレー
ションによる配線の断線が発生する頻度が増大し、半導
体装置の信頼性を著しく低下させている。アルミニウム
の代わりに銅、マグネシウム等の金属を配線材料として
用いた場合には、耐エレクトロマイグレーション性、耐
ストレスマイグレーション性は向上するが耐酸化性の面
で劣る。従ってレジスト除去のために酸素プラズマによ
るアッシングを行うと、第７図に示されるように第１の
配線3a自体も側面3bから酸化さえれてほとんど配線材料
が残らなくなる。
（発明が解決しようとする課題） 以上のように従来の方法で製造された半導体装置には、
微細化に伴い層間絶縁膜中に空隙が生じること、層間絶
縁膜が平坦化されず第２の配線の形成が容易でないこ
と、配線の耐エレクトロマイグレーション性、耐酸化性
等で劣ることなどにより半導体装置としての信頼性に問
題があった。
微細化に伴い層間絶縁膜中に空隙が生じること、層間絶
縁膜が平坦化されず第２の配線の形成が容易でないこ
と、配線の耐エレクトロマイグレーション性、耐酸化性
等で劣ることなどにより半導体装置としての信頼性に問
題があった。
本発明は上記事情に鑑みなされたものであり、信頼性の
向上した半導体装置を製造できる製造方法を提供するこ
とを目的とする。
向上した半導体装置を製造できる製造方法を提供するこ
とを目的とする。
（課題を解決するための手段） 本発明の半導体装置の製造方法は、層間絶縁膜上に耐エ
レクトロマイグレーション性および耐ストレスマイグレ
ーション性を有する配線材料を堆積する工程と、前記配
線材料の表面にレジストを塗布し写真蝕刻により所望の
領域にのみ前記配線材料及び前記レジストを残す工程
と、前記層間絶縁膜上における前記配線材料間に溶剤に
溶けた非導電性材料を充填し加熱して硬化させる工程
と、前記配線材料上に残された前記レジストを除去する
工程とを備えたことを特徴としている。
レクトロマイグレーション性および耐ストレスマイグレ
ーション性を有する配線材料を堆積する工程と、前記配
線材料の表面にレジストを塗布し写真蝕刻により所望の
領域にのみ前記配線材料及び前記レジストを残す工程
と、前記層間絶縁膜上における前記配線材料間に溶剤に
溶けた非導電性材料を充填し加熱して硬化させる工程
と、前記配線材料上に残された前記レジストを除去する
工程とを備えたことを特徴としている。
さらに前記配線材料上の前記レジストを除去した後、前
記配線材料の表面部分を酸化する工程を備えたものであ
ってもよい。
記配線材料の表面部分を酸化する工程を備えたものであ
ってもよい。
また層間絶縁膜上に配線材料を堆積した後、前記配線材
料の表面に酸化防止用保護膜を形成する工程と、前記酸
化防止用保護膜の表面にレジストを塗布し写真蝕刻によ
り所望の領域にのみ前記配線材料、前記酸化防止用保護
膜及び前記レジストを残す工程と、前記層間絶縁膜上に
おける前記配線材料間に溶剤に溶けた非導電性材料を充
填し加熱して硬化させる工程と、前記配線材料上に残さ
れた前記レジストを除去する工程とを備えた半導体装置
の製造方法でもよい。
料の表面に酸化防止用保護膜を形成する工程と、前記酸
化防止用保護膜の表面にレジストを塗布し写真蝕刻によ
り所望の領域にのみ前記配線材料、前記酸化防止用保護
膜及び前記レジストを残す工程と、前記層間絶縁膜上に
おける前記配線材料間に溶剤に溶けた非導電性材料を充
填し加熱して硬化させる工程と、前記配線材料上に残さ
れた前記レジストを除去する工程とを備えた半導体装置
の製造方法でもよい。
さらに層間絶縁膜上に配線材料、耐酸化用保護膜を堆積
した後、前記酸化防止用保護膜の表面にレジストを塗布
し写真蝕刻により所望の領域にのみ前記酸化防止用保護
膜を残して前記配線材料の一部を露出させる工程と、前
記レジストを除去し、さらに前記配線材料における露出
部分と、前記酸化防止用保護膜との境界部とを酸化する
工程と前記酸化防止用保護膜をマスクとして前記配線材
料をエッチングして配線を形成する工程と、前記層間絶
縁膜上の前記配線間に溶剤に溶けた非導電性材料を充填
し加熱して硬化させる工程とを備えたものであってもよ
い。
した後、前記酸化防止用保護膜の表面にレジストを塗布
し写真蝕刻により所望の領域にのみ前記酸化防止用保護
膜を残して前記配線材料の一部を露出させる工程と、前
記レジストを除去し、さらに前記配線材料における露出
部分と、前記酸化防止用保護膜との境界部とを酸化する
工程と前記酸化防止用保護膜をマスクとして前記配線材
料をエッチングして配線を形成する工程と、前記層間絶
縁膜上の前記配線間に溶剤に溶けた非導電性材料を充填
し加熱して硬化させる工程とを備えたものであってもよ
い。
（作用） 半導体基板上における配線間には溶剤に溶けた非導電性
材料が充填され加熱により硬化されて埋設されているた
め、配線を酸化させることなくレジストが除去される。
また配線間には空隙が生じることなく、さらに第１の配
線が形成された層は平坦化されたものとなる。
材料が充填され加熱により硬化されて埋設されているた
め、配線を酸化させることなくレジストが除去される。
また配線間には空隙が生じることなく、さらに第１の配
線が形成された層は平坦化されたものとなる。
レジストを除去した後、配線の表面部分を酸化した場合
には、配線材料よりも耐ストレスマイグレーション性の
高い物質層が形成されたことになる。
には、配線材料よりも耐ストレスマイグレーション性の
高い物質層が形成されたことになる。
配線材料とレジストとの間に酸化防止用保護膜を形成し
た場合には、レジストを除去する場合に配線材料の酸化
が防止される。
た場合には、レジストを除去する場合に配線材料の酸化
が防止される。
配線材料上に堆積された酸化防止用保護膜を所望の領域
のみ残し、前記配線材料のうち露出部分と前記酸化防止
用保護膜との境界部分とを酸化した場合には、配線の上
面両端の鋭角的な部分が酸化される。
のみ残し、前記配線材料のうち露出部分と前記酸化防止
用保護膜との境界部分とを酸化した場合には、配線の上
面両端の鋭角的な部分が酸化される。
（実施例） 以下本発明の実施例による半導体装置の製造方法につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
第１図は第１の実施例の工程別断面を表したものであ
る。まず第１図（ａ）に示されるように、半導体基板１
の全面に形成した層間絶縁膜２上に配線材料として銅３
をスパッタリング法、又は電子ビーム蒸着法により4000
〜10000Åの厚さに堆積し、レジスト４を用いて写真蝕
刻により第１の配線3aを形成する。次に第１図（ｂ）に
示されるように、溶剤に溶けた液体状のシリコン酸化物
（以下スピンオングラスという）８を塗布して第１の配
線3a間に充填して400〜500℃に加熱して硬化させる。そ
して酸素プラズマによるアッシングを行って第１図
（ｃ）のようにレジスト４を除去する。続いて全面に層
間絶縁膜９を5000〜10000Åの厚さにCVD法により堆積さ
せて、その上面に第２の配線10を形成する。
る。まず第１図（ａ）に示されるように、半導体基板１
の全面に形成した層間絶縁膜２上に配線材料として銅３
をスパッタリング法、又は電子ビーム蒸着法により4000
〜10000Åの厚さに堆積し、レジスト４を用いて写真蝕
刻により第１の配線3aを形成する。次に第１図（ｂ）に
示されるように、溶剤に溶けた液体状のシリコン酸化物
（以下スピンオングラスという）８を塗布して第１の配
線3a間に充填して400〜500℃に加熱して硬化させる。そ
して酸素プラズマによるアッシングを行って第１図
（ｃ）のようにレジスト４を除去する。続いて全面に層
間絶縁膜９を5000〜10000Åの厚さにCVD法により堆積さ
せて、その上面に第２の配線10を形成する。
この第１の実施例によれば、第１の配線3a間にスピンオ
ングラス８が充填されいるため第１の配線3aを酸化させ
ることなくレジスト４を酸素プラズマによるアッシング
により十分に除去することができる。従って銅のよう
に、耐酸化性は低いが耐エレクトロマイグレーション、
耐ストレスマイグレーションに優れた配線材料を用いる
ことができるため、微細化しても断線の発生を防止する
ことができる。この他に配線材料としてマグネシウム等
を用いてもよい。またスピンオングラス８の存在により
第１の配線3aの上部に形成された層間絶縁膜９は平坦で
あり、しかも従来のように空隙７（第６図（ｄ））は生
じない。さらに第２の配線10も容易に形成することがで
きるため、半導体装置としての信頼性が向上する。
ングラス８が充填されいるため第１の配線3aを酸化させ
ることなくレジスト４を酸素プラズマによるアッシング
により十分に除去することができる。従って銅のよう
に、耐酸化性は低いが耐エレクトロマイグレーション、
耐ストレスマイグレーションに優れた配線材料を用いる
ことができるため、微細化しても断線の発生を防止する
ことができる。この他に配線材料としてマグネシウム等
を用いてもよい。またスピンオングラス８の存在により
第１の配線3aの上部に形成された層間絶縁膜９は平坦で
あり、しかも従来のように空隙７（第６図（ｄ））は生
じない。さらに第２の配線10も容易に形成することがで
きるため、半導体装置としての信頼性が向上する。
第２の実施例では、第１の実施例における第１図（ｃ）
に示されたレジスト４を酸素プラズマによるアッシング
で完全に除去した後、さらに約10秒間アッシングを継続
する。これにより、第２図に示されるように第１の配線
3aの表面が酸化されて酸化銅（CuO）3cが形成される。
以下は第１の実施例と同様に層間絶縁膜９、第２の配線
10を形成する。
に示されたレジスト４を酸素プラズマによるアッシング
で完全に除去した後、さらに約10秒間アッシングを継続
する。これにより、第２図に示されるように第１の配線
3aの表面が酸化されて酸化銅（CuO）3cが形成される。
以下は第１の実施例と同様に層間絶縁膜９、第２の配線
10を形成する。
このように第１の配線3aの表面が酸化されていると、配
線材料である銅よりも耐ストレスマイグレーション性の
高い物質層である酸化銅（CuO）が形成されたことにな
るため、断線の発生が防止される。
線材料である銅よりも耐ストレスマイグレーション性の
高い物質層である酸化銅（CuO）が形成されたことにな
るため、断線の発生が防止される。
第３の実施例では、第３図（ａ）に示されるように、第
１の絶縁膜２上に堆積された銅３の全面に、酸化防止用
保護膜として非導電性のシリコン酸化膜11を約500Å形
成する。そして第３図（ｂ）のようにレジスト４を用い
て写真蝕刻により第１の配線3aを形成する。以下は第
１、第２の実施例同様に、配線3a間にスピンオングラス
８を充填し、その上部に層間絶縁膜９、第２の配線10を
形成する。
１の絶縁膜２上に堆積された銅３の全面に、酸化防止用
保護膜として非導電性のシリコン酸化膜11を約500Å形
成する。そして第３図（ｂ）のようにレジスト４を用い
て写真蝕刻により第１の配線3aを形成する。以下は第
１、第２の実施例同様に、配線3a間にスピンオングラス
８を充填し、その上部に層間絶縁膜９、第２の配線10を
形成する。
この実施例では、第１の配線3a上に耐酸化性を有するシ
リコン酸化膜11を形成しているため耐酸化性が向上し、
長時間アッシングを行ってレジスト４を完全に除去する
ことが可能である。ここでシリコン酸化膜11の代わりに
シリコン窒化膜を形成しても同様の効果が得られる。
リコン酸化膜11を形成しているため耐酸化性が向上し、
長時間アッシングを行ってレジスト４を完全に除去する
ことが可能である。ここでシリコン酸化膜11の代わりに
シリコン窒化膜を形成しても同様の効果が得られる。
第４の実施例では、第４図に示されるように酸化防止用
保護膜として導電性のタングステン層12を第１の配線3a
上に形成する。この実施例では耐酸化性が向上するだけ
でなく、配線材料よりも耐ストレスマイグレーション
性、耐エレクトロマイグレーション性に優れるタングス
テン層12の存在により、第１の配線3aの断線が防止され
る。ここでタングステン層12の代わりにシリコンにより
膜を形成しても同様の効果が得られる。
保護膜として導電性のタングステン層12を第１の配線3a
上に形成する。この実施例では耐酸化性が向上するだけ
でなく、配線材料よりも耐ストレスマイグレーション
性、耐エレクトロマイグレーション性に優れるタングス
テン層12の存在により、第１の配線3aの断線が防止され
る。ここでタングステン層12の代わりにシリコンにより
膜を形成しても同様の効果が得られる。
第５の実施例について第５図を参照して説明する。まず
第５図（ａ）に示されるように、銅３の上にシリコン酸
化物、シリコン窒化物、タングステン、シリコンのいず
れかの材料を堆積した後、レジスト４を用いて写真蝕刻
を行ない酸化防止用保護膜14を形成する。次に第５図
（ｂ）に示されるように、酸素プラズマによるアッシン
グを行なってレジスト４を除去し、さらに銅３の露出部
分3dと酸化防止用保護膜14との境界部分3eとを酸化す
る。これにより、酸化防止用保護膜14をマスクとして銅
３をエッチングして形成した第１の配線3aの上面両端の
鋭角的な部分3eには、耐ストレスマイグレーション性の
高い酸化銅（CuO）が形成されていることとなる。この
鋭角的な部分3eは第１の配線3aにおいて応力が集中する
部分であるため、断線の発生を抑制する効果が得られ
る。
第５図（ａ）に示されるように、銅３の上にシリコン酸
化物、シリコン窒化物、タングステン、シリコンのいず
れかの材料を堆積した後、レジスト４を用いて写真蝕刻
を行ない酸化防止用保護膜14を形成する。次に第５図
（ｂ）に示されるように、酸素プラズマによるアッシン
グを行なってレジスト４を除去し、さらに銅３の露出部
分3dと酸化防止用保護膜14との境界部分3eとを酸化す
る。これにより、酸化防止用保護膜14をマスクとして銅
３をエッチングして形成した第１の配線3aの上面両端の
鋭角的な部分3eには、耐ストレスマイグレーション性の
高い酸化銅（CuO）が形成されていることとなる。この
鋭角的な部分3eは第１の配線3aにおいて応力が集中する
部分であるため、断線の発生を抑制する効果が得られ
る。
上述した第１〜第５の実施例はそれぞれ一例であって、
本発明を限定するものではない。例えば層間絶縁膜上の
配線間をスピオングラスにより充填しているが、絶縁性
有機高分子材料（例えばポリミド系PIQ、ブタジエン系C
BR）等の他の非導電性材料により充填してもよい。また
レジストを除去する手段は、酸素プラズマによるアッシ
ングに限らず酸化させて除去しうるものであれば他の手
段を用いてもよい。
本発明を限定するものではない。例えば層間絶縁膜上の
配線間をスピオングラスにより充填しているが、絶縁性
有機高分子材料（例えばポリミド系PIQ、ブタジエン系C
BR）等の他の非導電性材料により充填してもよい。また
レジストを除去する手段は、酸素プラズマによるアッシ
ングに限らず酸化させて除去しうるものであれば他の手
段を用いてもよい。
以上説明したように本発明の半導体装置の製造方法によ
れば、配線間に非導電性材料を充填するため配線が酸化
させることなくレジストを十分に除去することができ、
これにより耐酸化性は低いが耐エレクトロマイグレーシ
ョンに優れた材料を用いて配線の断線の発生を防止する
ことができる。また配線間に溶剤に溶けた非導電性材料
で充填した後加熱しても硬化させるため、空隙を生じさ
せることなく平坦化することができる。
れば、配線間に非導電性材料を充填するため配線が酸化
させることなくレジストを十分に除去することができ、
これにより耐酸化性は低いが耐エレクトロマイグレーシ
ョンに優れた材料を用いて配線の断線の発生を防止する
ことができる。また配線間に溶剤に溶けた非導電性材料
で充填した後加熱しても硬化させるため、空隙を生じさ
せることなく平坦化することができる。
配線の表面を酸化した場合には耐ストレスマイグレーシ
ョンが向上する。配線の表面に非導電性のシリコン酸化
膜を形成した場合には長時間アッシングを行なってレジ
ストを完全に除去することができる。さらに配線の表面
に導電性のタングステン層等を形成した場合には耐エレ
クトロマイグレーションも向上し、配線の断線を有効に
防止することができる。また配線材料の表面に酸化防止
用保護膜を形成したパターニングし、これをマスクとし
て配線材料の露出部分と酸化防止用保護膜との境界部分
を除去して配線を形成した場合には、配線の上面両端の
応力が集中する鋭意的部分が酸化されて耐ストレスマイ
グレーションの高い物質層が形成されることとなり、断
線の発生が防止され、半導体装置としての信頼性が向上
する。
ョンが向上する。配線の表面に非導電性のシリコン酸化
膜を形成した場合には長時間アッシングを行なってレジ
ストを完全に除去することができる。さらに配線の表面
に導電性のタングステン層等を形成した場合には耐エレ
クトロマイグレーションも向上し、配線の断線を有効に
防止することができる。また配線材料の表面に酸化防止
用保護膜を形成したパターニングし、これをマスクとし
て配線材料の露出部分と酸化防止用保護膜との境界部分
を除去して配線を形成した場合には、配線の上面両端の
応力が集中する鋭意的部分が酸化されて耐ストレスマイ
グレーションの高い物質層が形成されることとなり、断
線の発生が防止され、半導体装置としての信頼性が向上
する。
第１図から第５図は本発明のそれぞれ第１から第５の実
施例による半導体装置の製造方法を示す工程別断面図、
第６図は従来の半導体装置の製造方法を示す工程別断面
図、第７図は従来の方法により製造された半導体装置の
断面図である。 １…半導体基板、２…層間絶縁膜、３…銅、3a…第１の
配線、3c…酸化銅、４…レジスト、５…層間絶縁膜、６
…配線材料、７…空隙、８…スピンオングラス、９…層
間絶縁膜、10…第２の配線、11…シリコン酸化膜、12…
タングステン層、13…配線材料、14…酸化防止用保護
膜。
施例による半導体装置の製造方法を示す工程別断面図、
第６図は従来の半導体装置の製造方法を示す工程別断面
図、第７図は従来の方法により製造された半導体装置の
断面図である。 １…半導体基板、２…層間絶縁膜、３…銅、3a…第１の
配線、3c…酸化銅、４…レジスト、５…層間絶縁膜、６
…配線材料、７…空隙、８…スピンオングラス、９…層
間絶縁膜、10…第２の配線、11…シリコン酸化膜、12…
タングステン層、13…配線材料、14…酸化防止用保護
膜。
Claims (4)
- 【請求項１】層間絶縁膜上に耐エレクトロマイグレーシ
ョン性及び耐ストレスマイグレーション性の高い配線材
料を堆積する工程と、前記配線材料の表面にレジストを
塗布し写真蝕刻により所望の領域にのみ前記配線材料及
び前記レジストを残す工程と、前記層間絶縁膜上におけ
る前記配線材料間に溶剤に溶けた非導電性材料を充填し
加熱して硬化させる工程と、前記配線材料上に残された
前記レジストを除去する工程とを備えたことを特徴とす
る半導体装置の製造方法。 - 【請求項２】層間絶縁膜上に配線材料を堆積する工程
と、前記配線材料の表面にレジストを塗布し写真蝕刻に
より所望の領域にのみ前記配線材料及び前記レジストを
残す工程と、前記層間絶縁膜上における前記配線材料間
に溶剤に溶けた非導電性材料を充填し加熱して硬化させ
る工程と、前記配線材料上に残された前記レジストを除
去し、さらに前記配線材料の表面部分を酸化する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 【請求項３】層間絶縁膜上に配線材料を堆積する工程
と、前記配線材料の表面に酸化防止用保護膜を形成する
工程と、前記酸化防止用保護膜の表面にレジストを塗布
し写真蝕刻により所望の領域にのみ前記配線材料、前記
酸化防止用保護膜及び前記レジストを残す工程と、前記
層間絶縁膜上における前記配線材料間に溶剤に溶けた非
導電性材料を充填し加熱して硬化させる工程と、前記配
線材料上に残された前記レジストを除去する工程とを備
えたことを特徴とする半導体装置の製造方法。 - 【請求項４】層間絶縁膜上に配線材料を堆積する工程
と、前記配線材料の表面に酸化防止用保護膜を形成する
工程と、前記酸化防止用保護膜の表面にレジストを塗布
し写真蝕刻により所望の領域にのみ前記酸化防止用保護
膜を残して前記配線材料の一部を露出させる工程と、前
記レジストを除去し、さらに前記配線材料における露出
部分と、前記酸化防止用保護膜との境界部分とを酸化す
る工程と、前記酸化防止用保護膜をマスクとして前記配
線材料をエッチングして配線を形成する工程と、前記層
間絶縁膜上の前記配線間に溶剤に溶けた非導電性材料を
充填し加熱して硬化させる工程とを備えたことを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63181302A JPH077765B2 (ja) | 1988-07-20 | 1988-07-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63181302A JPH077765B2 (ja) | 1988-07-20 | 1988-07-20 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35217995A Division JPH08279512A (ja) | 1995-12-28 | 1995-12-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0231448A JPH0231448A (ja) | 1990-02-01 |
| JPH077765B2 true JPH077765B2 (ja) | 1995-01-30 |
Family
ID=16098303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63181302A Expired - Fee Related JPH077765B2 (ja) | 1988-07-20 | 1988-07-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077765B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08279512A (ja) * | 1995-12-28 | 1996-10-22 | Toshiba Corp | 半導体装置の製造方法 |
| JP3137087B2 (ja) | 1998-08-31 | 2001-02-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4943216B2 (ja) * | 2007-04-23 | 2012-05-30 | 日新製鋼株式会社 | 連棟型グリーンハウス間通路構造 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58141535A (ja) * | 1982-02-17 | 1983-08-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS6165459A (ja) * | 1984-09-07 | 1986-04-04 | Nec Corp | 半導体装置の製造方法 |
| JPS61255037A (ja) * | 1985-05-08 | 1986-11-12 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6376456A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Ltd | 銅電極を用いた半導体装置 |
-
1988
- 1988-07-20 JP JP63181302A patent/JPH077765B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58141535A (ja) * | 1982-02-17 | 1983-08-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS6165459A (ja) * | 1984-09-07 | 1986-04-04 | Nec Corp | 半導体装置の製造方法 |
| JPS61255037A (ja) * | 1985-05-08 | 1986-11-12 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS6376456A (ja) * | 1986-09-19 | 1988-04-06 | Hitachi Ltd | 銅電極を用いた半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0231448A (ja) | 1990-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445073B1 (en) | Damascene metallization process and structure | |
| US3801880A (en) | Multilayer interconnected structure for semiconductor integrated circuit and process for manufacturing the same | |
| EP0100735B1 (en) | Lift-off process for fabricating self-aligned contacts | |
| US4076575A (en) | Integrated fabrication method of forming connectors through insulative layers | |
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| JPH08501904A (ja) | 通気性エッチ停止層を有するチップ相互接続部 | |
| JP2002353310A (ja) | 半導体素子の連結配線形成方法 | |
| US5710460A (en) | Structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric | |
| EP0388862A2 (en) | Fabrication method of a semiconductor device having a planarized surface | |
| JPH06318644A (ja) | 電気的接続用プラグの形成方法 | |
| US4855252A (en) | Process for making self-aligned contacts | |
| JP3279276B2 (ja) | 半導体装置の製造方法 | |
| JPH077765B2 (ja) | 半導体装置の製造方法 | |
| JP2808616B2 (ja) | 半導体装置の製造方法 | |
| JPH0691086B2 (ja) | 半導体装置の製造方法 | |
| JPH08279512A (ja) | 半導体装置の製造方法 | |
| KR100295140B1 (ko) | 반도체소자의금속배선층형성방법 | |
| KR100226250B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR920000831B1 (ko) | 베리어 금속층을 이용한 반도체 소자의 다층금속층 제조방법 | |
| JPS641056B2 (ja) | ||
| JP2727587B2 (ja) | 多層配線法 | |
| KR0173178B1 (ko) | 반도체 금속막 식각공정 | |
| KR100194651B1 (ko) | 다층 레벨의 도체 배선 패턴을 갖는 반도체장치 제조방법 | |
| KR100260356B1 (ko) | 반도체소자의 다층 금속배선 형성방법 | |
| KR930011112B1 (ko) | 평탄화된 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |