JPH10270448A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10270448A JPH10270448A JP11107298A JP11107298A JPH10270448A JP H10270448 A JPH10270448 A JP H10270448A JP 11107298 A JP11107298 A JP 11107298A JP 11107298 A JP11107298 A JP 11107298A JP H10270448 A JPH10270448 A JP H10270448A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- semiconductor device
- trenches
- tiw
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【解決手段】半導体装置に関し、（1）半導体基板表面
に形成された絶縁膜にはトレンチを形成し、該トレンチ
内に電極を埋め込む手段をとる事を基本とし、（2）前
記電極の材料を、ＴｉＷ、ＴｉＮ、ＴｉＳｉ、ＷＳｉ又
はＭｏＳｉ膜等の高融点金属を含む合金層と、Ｃｕ又は
Ａｌ膜と、の多層構造となす手段をとる事である。 【効果】半導体装置の電極配線が少なくとも側面の絶縁
膜から来るストレスを緩和でき、ストレス・マイグレー
ションによる断線を防止出来、ひいてはエレクトロ・マ
イグレーションによる断線も防止出来る効果がある。
に形成された絶縁膜にはトレンチを形成し、該トレンチ
内に電極を埋め込む手段をとる事を基本とし、（2）前
記電極の材料を、ＴｉＷ、ＴｉＮ、ＴｉＳｉ、ＷＳｉ又
はＭｏＳｉ膜等の高融点金属を含む合金層と、Ｃｕ又は
Ａｌ膜と、の多層構造となす手段をとる事である。 【効果】半導体装置の電極配線が少なくとも側面の絶縁
膜から来るストレスを緩和でき、ストレス・マイグレー
ションによる断線を防止出来、ひいてはエレクトロ・マ
イグレーションによる断線も防止出来る効果がある。
Description
【０００１】
【発明の属する技術分野】本発明は半導体における電極
配線構造に関する。
配線構造に関する。
【０００２】
【従来の技術】従来、半導体装置における電極配線は、
半導体基板表面に形成された絶縁膜表面に、スパッタ法
等の蒸着法で形成されたＡｌ膜をホト・エッチングし
て、電極配線となし、その上にＣＶＤＳｉ０２膜等の保
護膜を形成して成るのが通例であった。
半導体基板表面に形成された絶縁膜表面に、スパッタ法
等の蒸着法で形成されたＡｌ膜をホト・エッチングし
て、電極配線となし、その上にＣＶＤＳｉ０２膜等の保
護膜を形成して成るのが通例であった。
【０００３】
【発明が解決しようとする課題】しかし、上記従来技術
によると、Ａｌ電極配線が保護膜等から受けるストレス
によりマイグレーションし、いわゆるストレス・マイグ
レーションによる断線が発生したり、又、エレクトロ・
マイグレーションによる断線も発生し易くなると云う課
題があった。
によると、Ａｌ電極配線が保護膜等から受けるストレス
によりマイグレーションし、いわゆるストレス・マイグ
レーションによる断線が発生したり、又、エレクトロ・
マイグレーションによる断線も発生し易くなると云う課
題があった。
【０００４】本発明はかかる従来技術の課題を解決する
ために半導体装置における電極配線の新しい構造を提供
する事を目的とする。
ために半導体装置における電極配線の新しい構造を提供
する事を目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、半導体装置に関し、（1）半導体基板表
面に形成された絶縁膜にはトレンチを形成し、該トレン
チ内に電極を埋め込む手段をとる事を基本とし、（2）
前記電極の材料を、ＴｉＷ、ＴｉＮ、ＴｉＳｉ、ＷＳｉ
又はＭｏＳｉ膜等の高融点金属を含む合金層と、Ｃｕ又
はＡｌ膜と、の多層構造となす手段をとる事である。
に、本発明は、半導体装置に関し、（1）半導体基板表
面に形成された絶縁膜にはトレンチを形成し、該トレン
チ内に電極を埋め込む手段をとる事を基本とし、（2）
前記電極の材料を、ＴｉＷ、ＴｉＮ、ＴｉＳｉ、ＷＳｉ
又はＭｏＳｉ膜等の高融点金属を含む合金層と、Ｃｕ又
はＡｌ膜と、の多層構造となす手段をとる事である。
【０００６】
【実施例】図1は、本発明の一実施例を示す半導体装置
の電極配線構造の断面図である。すなわち、Ｓｉ基板1
の表面にはＳｉ０２膜２が形成され、該Ｓｉ０２膜２に
ホト・エッチングによりトレンチ３を形成した表面か
ら、スパッタ法により、Ｃｕ膜を形成し、エッチ・バッ
ク法によりトレンチ３部以外のＣｕ膜を除去して、トレ
ンチ３部内にＣｕ配線４を形成したものである。尚Ｃｕ
配線４はＡｌであっても良く、Ｓｉ０２膜２はポリイミ
ド膜等の有機膜であっても良く、Ｓｉ０２膜とＳｉ３Ｎ
４膜の2層構造にて、Ｓｉ３Ｎ４膜内にトレンチ3を形成
する等の構造をとる事も出来る。
の電極配線構造の断面図である。すなわち、Ｓｉ基板1
の表面にはＳｉ０２膜２が形成され、該Ｓｉ０２膜２に
ホト・エッチングによりトレンチ３を形成した表面か
ら、スパッタ法により、Ｃｕ膜を形成し、エッチ・バッ
ク法によりトレンチ３部以外のＣｕ膜を除去して、トレ
ンチ３部内にＣｕ配線４を形成したものである。尚Ｃｕ
配線４はＡｌであっても良く、Ｓｉ０２膜２はポリイミ
ド膜等の有機膜であっても良く、Ｓｉ０２膜とＳｉ３Ｎ
４膜の2層構造にて、Ｓｉ３Ｎ４膜内にトレンチ3を形成
する等の構造をとる事も出来る。
【０００７】図２は、本発明の他の実施例を示す半導体
装置の要部の断面図である。すなわち、Ｓｉ基板１１の
表面にはＳｉ０２膜１２が形成され、次でスパッタ法
や、ＣＶＤ法等によりＴｉＷ膜１３を形成後、パターン
状にホト・エッチングし、その後、ホトレジスト膜１４
を形成し、該レジスト膜１４の露光現象処理により、ト
レンチ１５をＴｉＷ膜１３上に形成し、メッキ法やスパ
ッタ膜のエッチ・バック法等により、Ｃｕ膜をトレンチ
１５内に埋め込んでＣｕ配線１６を形成したものであ
る。尚ＴｉＷ膜１３はＴｉＮ、ＴｉＳｉ、ＷＳｉ、Ｍｏ
Ｓｉ又はＴｉ膜であっても良く、Ｃｕ配線１６はＡｌで
あっても良く、ホトレジスト膜１４はＳｉ０２膜やＳｉ
３Ｎ４膜あるいはポリイミド膜等の他の有機膜をホトリ
ソグラフィーや、ホト・エッチングで形成したものであ
っても良い。
装置の要部の断面図である。すなわち、Ｓｉ基板１１の
表面にはＳｉ０２膜１２が形成され、次でスパッタ法
や、ＣＶＤ法等によりＴｉＷ膜１３を形成後、パターン
状にホト・エッチングし、その後、ホトレジスト膜１４
を形成し、該レジスト膜１４の露光現象処理により、ト
レンチ１５をＴｉＷ膜１３上に形成し、メッキ法やスパ
ッタ膜のエッチ・バック法等により、Ｃｕ膜をトレンチ
１５内に埋め込んでＣｕ配線１６を形成したものであ
る。尚ＴｉＷ膜１３はＴｉＮ、ＴｉＳｉ、ＷＳｉ、Ｍｏ
Ｓｉ又はＴｉ膜であっても良く、Ｃｕ配線１６はＡｌで
あっても良く、ホトレジスト膜１４はＳｉ０２膜やＳｉ
３Ｎ４膜あるいはポリイミド膜等の他の有機膜をホトリ
ソグラフィーや、ホト・エッチングで形成したものであ
っても良い。
【０００８】図３は本発明のその他の実施例を示す半導
体装置の要部の断面図である。すなわち、Ｓｉ基板２１
の表面にはＳｉ０２膜が形成され、該Ｓｉ０２膜２２に
はホト・エッチングによりトレンチ２３が形成され、次
いでスパッタ法等によりＴｉＷ膜とＣｕ膜を形成後、エ
ッチ・バック法により、トレンチ１３内にＴｉＷ膜２４
とＣｕ配線２５から成る電極配線を形成したものであ
る。
体装置の要部の断面図である。すなわち、Ｓｉ基板２１
の表面にはＳｉ０２膜が形成され、該Ｓｉ０２膜２２に
はホト・エッチングによりトレンチ２３が形成され、次
いでスパッタ法等によりＴｉＷ膜とＣｕ膜を形成後、エ
ッチ・バック法により、トレンチ１３内にＴｉＷ膜２４
とＣｕ配線２５から成る電極配線を形成したものであ
る。
【０００９】
【発明の効果】本発明により、半導体装置の電極配線が
少なくとも側面の絶縁膜から来るストレスを緩和でき、
ストレス・マイグレーションによる断線を防止出来、ひ
いてはエレクトロ・マイグレーションによる断線も防止
出来る効果がある。
少なくとも側面の絶縁膜から来るストレスを緩和でき、
ストレス・マイグレーションによる断線を防止出来、ひ
いてはエレクトロ・マイグレーションによる断線も防止
出来る効果がある。
【図１】本発明の半導体装置における配線構造を示す断
面図である。
面図である。
【図２】本発明の半導体装置における配線構造を示す断
面図である。
面図である。
【図３】本発明の半導体装置における配線構造を示す断
面図である。
面図である。
１、１１、２１・・・Ｓｉ基板 ２、１２、２２・・・Ｓｉ０２膜 ３、１５、１３・・・トレンチ ４、１６、２５・・・Ｃｕ配線 １３、２４・・・・・ＴｉＷ膜 １４・・・・・・・・ホトレジスト膜
Claims (2)
- 【請求項１】半導体基板上に設置され、溝が形成されて
いる絶縁膜と、前記溝の底面および側面に設置された高
融点金属を含む合金からなる第１金属層と、前記第１金
属層と電気的に接続し、かつ、前記溝を埋め込むように
設置された第２金属層と、を有する半導体装置であっ
て、 前記第１金属層と前記第２金属層とにより金属配線層が
構成されることを特徴とする半導体装置。 - 【請求項２】前記第２金属層は、銅またはアルミニウム
を含むことを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11107298A JPH10270448A (ja) | 1998-04-21 | 1998-04-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11107298A JPH10270448A (ja) | 1998-04-21 | 1998-04-21 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63268522A Division JP2808616B2 (ja) | 1988-10-25 | 1988-10-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270448A true JPH10270448A (ja) | 1998-10-09 |
Family
ID=14551681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11107298A Pending JPH10270448A (ja) | 1998-04-21 | 1998-04-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270448A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7211505B2 (en) | 2003-10-24 | 2007-05-01 | Oki Electric Industry Co., Ltd. | Production method for wiring structure of semiconductor device |
-
1998
- 1998-04-21 JP JP11107298A patent/JPH10270448A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7211505B2 (en) | 2003-10-24 | 2007-05-01 | Oki Electric Industry Co., Ltd. | Production method for wiring structure of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4962060A (en) | Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism | |
| JP4339946B2 (ja) | 半導体装置の製造方法 | |
| JPS63234549A (ja) | 配線構造 | |
| JP3382357B2 (ja) | 配線形成方法 | |
| JPH1064996A (ja) | 半導体装置の自己整合的金属配線形成方法 | |
| KR100653997B1 (ko) | 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 | |
| JP3914381B2 (ja) | 半導体装置の電気的連結配線製造方法 | |
| JP2808616B2 (ja) | 半導体装置の製造方法 | |
| JP2004140093A (ja) | ボンディングパッド及びその形成方法 | |
| JPH10270448A (ja) | 半導体装置 | |
| JP2737979B2 (ja) | 半導体装置 | |
| JPH05326722A (ja) | 半導体装置の製造方法 | |
| JPH08250589A (ja) | 半導体装置の製造方法 | |
| KR100268899B1 (ko) | 반도체소자의금속배선및그형성방법 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JPH05347358A (ja) | 半導体装置及びその製造方法 | |
| JP3720574B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000068274A (ja) | 配線構造、及びその形成方法 | |
| JPH05304216A (ja) | 半導体装置 | |
| JPH08222629A (ja) | 配線構造及び配線構造の製造方法 | |
| JPH1187500A (ja) | 半導体装置及びその製造方法 | |
| JPH11163132A (ja) | 半導体装置及びその製造方法 | |
| JPH08107145A (ja) | 半導体装置の製造方法 | |
| JPH05304219A (ja) | 半導体装置における絶縁層の形成方法 | |
| JPH08107148A (ja) | 配線構造及び配線構造の形成方法 |