JP3914381B2 - 半導体装置の電気的連結配線製造方法 - Google Patents
半導体装置の電気的連結配線製造方法 Download PDFInfo
- Publication number
- JP3914381B2 JP3914381B2 JP2000296519A JP2000296519A JP3914381B2 JP 3914381 B2 JP3914381 B2 JP 3914381B2 JP 2000296519 A JP2000296519 A JP 2000296519A JP 2000296519 A JP2000296519 A JP 2000296519A JP 3914381 B2 JP3914381 B2 JP 3914381B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- semiconductor device
- interlayer insulating
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置製造方法に係り、特に、ダマシーン工程（damascene process）を利用する半導体基板上に電気的連結配線を製造する方法に関する。
【０００２】
【従来の技術】
半導体装置の電気的相互連結を含む配線を形成する時、比抵抗がアルミニウム（Ａｌ）に比べて約４０％程度低い銅（Ｃｕ）などを使用する方法が提示されている。このような銅などのような比抵抗が低い物質に配線を形成する場合、銅層は乾式蝕刻方法でパターニングするのが困難な特性をあらわしている。これによって、化学機械的研磨（Chemical Mechanical Polishing；以下「ＣＭＰ」という）を採用するダマシーン工程で銅層をパターニングして配線を形成する工程が示されている。
【０００３】
このようなダマシーン工程中、単一ダマシーン工程（single damascene process）の場合、相互連結のための導電性プラグを形成するホールパターニング工程と導電性ラインのためのラインパターニング工程が別途行われる。単一ダマシーン工程には多層の層間絶縁層が導入され、配線物質層を蒸着する工程、ビアコンタクトホール（via contact hole）または溝（recess）を形成する工程及びＣＭＰ工程が反復される。さらに、多層の層間絶縁層間の界面に配線物質、例えば、銅などの層間絶縁層への拡散を防止するために、シリコン窒化物（ＳｉＮ）などでなされる別途のキャッピング（capping）層が導入されている。
【０００４】
このような工程段階は、二重ダマシーン工程（dual damascene process）では短縮させることができる。しかし、二重ダマシーン工程で導電性ラインのための溝をまず形成する場合、後続の溝の底に形成される導電性プラグのためのビアコンタクトホールを形成する工程に必要なフォトレジストパターンに不良が発生することがある。
【０００５】
詳細に説明すれば、コンタクトホールを形成する工程に導入されるフォトレジスト層は溝の段差によって平坦な表面を持ちにくく、露光工程時に整列不良が起きやすい。これを防止するためにより厚いフォトレジスト層を利用できる。このような場合、厚さによってフォトレジスト層に露光が不充分に起きて、フォトレジストパターンが溝の底を露出させられないオープニング不良（opening failure）が発生することがある。このように二重ダマシーン工程では安定したフォトレジスト現像工程を行うのが困難な点がある。
【０００６】
また、ＣＢＤＤ（Count-Border Dual Damascene）工程またはＳＡＤＤ（Self-Align Dual Damascene）工程などのような二重ダマシーン工程には、シリコン窒化物よりなる蝕刻終了層（etching stopping layer）が多層よりなる層間絶縁層などの界面に導入されている。
【０００７】
蝕刻終了層をなすシリコン窒化物などはダマシーン工程以後にも全層間絶縁層構造に残存して含まれる。このようなシリコン窒化物は７以上の比較的高い絶縁定数ｋ値を持つので、これらの残留は層間絶縁層の全体誘電率を高めるようになる。これによって、層間絶縁層の高い誘電率による半導体装置の動作不良を誘発することがある。例えば、論理装置（logic device）でのＲＣ遅延（Register-Capacitor delay）を誘発することがある。
【０００８】
このような全体層間絶縁層の誘電率が増加する効果は前記単一ダマシーン工程でも誘発することがある。すなわち、前記単一ダマシーン工程もシリコン窒化物の拡散防止用キャッピング層が多層の層間絶縁層間の界面に導入されるので、層間絶縁層全体の誘電率を増加させる効果を誘発することができる。
【０００９】
【発明が解決しようとする課題】
本発明が達成しようとする技術的課題は、シリコン窒化物などのように相対的に高い誘電定数ｋ値を持つ物質よりなる蝕刻終了層または拡散防止用キャッピング層の導入を抑制して層間絶縁層の誘電率を低く維持できる二重ダマシーン工程を利用する半導体装置の電気的連結配線製造方法を提供するところにある。
【００１０】
【課題を解決するための手段】
上記の技術的課題を達成するための本発明の一つの観点は、半導体基板上に層間絶縁層を形成して、前記層間絶縁層にコンタクトホールを形成することにある。前記コンタクトホールを埋込む有機物質よりなる侵蝕防止用プラグを形成する。この時、前記侵蝕防止用プラグはフォトレジストまたは有機ポリマーなどと同じ有機物質で形成される。前記侵蝕防止用プラグに隣接する前記層間絶縁層部分及び前記侵蝕防止用プラグを露出するフォトレジストパターンを形成する。前記フォトレジストパターン及び前記侵蝕防止用プラグにより露出される前記層間絶縁層部分を蝕刻して前記コンタクトホールに接する溝を形成する。前記侵蝕防止用プラグ及び前記フォトレジストパターンを除去する。前記溝及び前記コンタクトホールを埋込む導電性ラインを形成する。
【００１１】
上記の技術的課題を達成するための本発明のもう一つの観点は、半導体基板上に層間絶縁層を形成して、前記層間絶縁層にコンタクトホールを形成することにある。前記コンタクトホールを埋込むフォトレジスト物質よりなる侵蝕防止用プラグを形成する。前記侵蝕防止用プラグに隣接する前記層間絶縁層部分及び前記侵蝕防止用プラグを露出するフォトレジストパターンを形成する。前記フォトレジストパターン及び前記侵蝕防止用プラグにより露出される前記層間絶縁層部分を蝕刻して前記コンタクトホールに接する溝を形成する。前記侵蝕防止用プラグ及び前記フォトレジストパターンを除去する。前記溝及び前記コンタクトホールを埋込む導電性ラインを形成する。
【００１２】
本発明によれば、ダマシーン工程を利用して電気的配線を形成する時、蝕刻終了またはキャッピング層の役割をするシリコン窒化物などの別途の物質層を導入することを抑制できる。従って、層間絶縁層全体の誘電率を低い状態に維持できる。
【００１３】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例を詳細に説明する。しかし、本発明の実施例は種々な他の形態に変形できて、本発明の範囲が以下で詳述する実施例によって限定されるものと解釈してはならない。本発明の実施例は、同業界で平均的な知識を持った者に本発明をより完全に説明するために提供されるものである。従って、図面での要素の形状などはより明確な説明を強調するために誇張されたものであり、図面上で同一符号で表示された要素は同じ要素を意味する。また、ある層が他の層または半導体基板の「上」にあると記載される場合に、前記ある層は前記他の層または半導体基板に直接接触して存在できて、また、その間に第３の層が介在できるのである。
【００１４】
図１及び図２を参照すれば、図２は図１に対して垂直断面を表している。下部構造物（図示せず）が形成された半導体基板１００の上にシリコン酸化物（ＳｉＯ2）などのような絶縁物質で層間絶縁層４００を形成する。この時、必要に応じて層間絶縁層４００の下部に下部絶縁層２００をさらに形成できる。
【００１５】
下部絶縁層２００にはダマシーン工程などによる下部導電性ライン３００が長く形成され、下部配線に利用されるが、必要に応じて形成しないことがある。一方、このような下部導電性ライン３００は図示されていないが半導体基板１００の上に電気的に連結することができる。
【００１６】
このような下部導電性ライン３００は銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｕ）または白金（Ｐｔ）などのような金属物質で形成できる。望ましくは銅層で形成される。銅層で形成される場合、下部導電性ライン３００を覆う上部の層間絶縁層４００への銅原子などの拡散を防止するために、下部絶縁層２００と層間絶縁層４００の界面に下部導電性ライン３００を覆う拡散防止用キャッピング層２５０が導入される。このような拡散防止用キャッピング層２５０は銅などに対して低い拡散度を持つ物質、例えば、シリコン窒化物で形成される。
【００１７】
図３及び図４はコンタクトホール４５０を埋込む侵蝕防止用物質層５００を形成する段階を概略的に表す。
【００１８】
図３及び図４を参照すれば、図４は図３に対して垂直断面をあらわす。具体的に、層間絶縁層４００をパターニングしてコンタクトホール４５０を形成する。この時、コンタクトホール４５０は下部導電性ライン３００の上側の表面を露出するようにビアコンタクトホールで形成される。以後、層間絶縁層４００上に侵蝕防止用物質層５００を形成する。この時、侵蝕防止用物質層５００は前記コンタクトホール４５０を埋込むのに充分な厚さで形成する。
【００１９】
このような侵蝕防止用物質層５００は層間絶縁層４００と違う蝕刻率を持つ物質よりなる。望ましくは、層間絶縁層４００に対して相対的に低い蝕刻率を表す物質で形成される。これは侵蝕防止用物質層５００が層間絶縁層４００を蝕刻する後続工程でコンタクトホール４５０のエッジ部位の侵蝕を抑制する役割をするためである。
【００２０】
さらに、前記侵蝕防止用物質層５００は後続の蝕刻工程で使われるフォトレジストパターンと共に除去される物質で形成されることが望ましい。すなわち、フォトレジストパターンを除去するのに用いられるアッシング及びストリップ工程または湿式ストリップ工程などによって除去が可能な物質で侵蝕防止用物質層５００が形成されることが望ましい。このようにすれば、侵蝕防止用物質層５００を除去する工程を別途行う必要がない利点がある。
【００２１】
このような侵蝕防止用物質層５００をなす物質の例として有機物質をあげることができる。例えば、フォトレジストまたは有機ポリマーなどのような有機物質で侵蝕防止用物質層５００を形成できる。
【００２２】
フォトレジストを利用して侵蝕防止用物質層５００を形成する場合、フォトレジストは少なくとも２００℃程度の温度に耐えられることが望ましい。これは蝕刻または蒸着などの後続工程に伴う熱工程により、侵蝕防止用物質層５００をなすフォトレジストなどが気化したり損傷したりすることを抑制するためである。このために、フォトレジストよりなる侵蝕防止用物質層５００を強化（hardening）させる段階をさらに行うことができる。
【００２３】
例えば、侵蝕防止用物質層５００をなすフォトレジスト層にベーク（bake）処理のような熱処理を行って強化できる。あるいは、プラズマ処理または電子ビームを照射してフォトレジスト層の膜質構造を変形させる電子ビーム処理などを行うことができる。
【００２４】
このような熱処理、プラズマ処理または電子ビーム処理は侵蝕防止用物質層５００を有機ポリマーなどで形成する時、前記有機ポリマーなどを強化するのにも有効に利用できる。
【００２５】
一方、このような侵蝕防止用物質層５００を強化する段階は後続工程によって省略できる。さらに、後続の侵蝕防止用プラグ５０１が形成された後、前記強化段階を行うことができる。
【００２６】
図５及び図６は侵蝕防止用物質層５００をエッチングバック（etch back）して侵蝕防止用プラグ５０１を形成する段階を概略的にあらわす。
【００２７】
図５及び図６を参照すれば、図６は図４に対して垂直断面をあらわす。具体的に、侵蝕防止用物質層５００上をエッチングバックして、下部の層間絶縁層４００の表面を露出させる。これによって、侵蝕防止用物質層５００のコンタクトホール４５０を埋込む部分は残存して侵蝕防止用プラグ５０１が形成される。
【００２８】
図７及び図８はフォトレジストパターン７００を形成する段階を概略的にあらわす。
【００２９】
図７及び図８を参照すれば、図８は図７に対して垂直断面をあらわす。具体的に、層間絶縁層４００の侵蝕防止用プラグ５０１に隣接する部分を露出する蝕刻マスク用フォトレジストパターン７００を形成する。このような蝕刻マスク用フォトレジストパターン７００は侵蝕防止用プラグ５０１及び層間絶縁層４００の全面に別途のフォトレジスト層を塗布した後、写真工程の露光及び現像段階を遂行して形成される。
【００３０】
この時、フォトレジストパターン７００は侵蝕防止用プラグ５０１に隣接する層間絶縁層４００の部分だけでなく、侵蝕防止用プラグ５０１の上側部分も露出する。そして、図８に示したように層間絶縁層４００を長く露出して、導電性ラインが形成される部分を設定する。
【００３１】
侵蝕防止用プラグ５０１は前述ようにフォトレジストまたは有機ポリマーなどのような有機物質で形成されていて、前記現像工程より損傷される。これを防止する目的で、前記侵蝕防止用物質層（図３または図４の５００）を強化する段階は、図３及び図４を参照して説明したように、フォトレジストパターン７００を形成する以前に行うことができる。
【００３２】
このような強化段階を経た侵蝕防止用プラグ５０１をなすフォトレジストは、前記熱処理、プラズマ処理または電子ビーム処理などによって膜質構造が変形されている。従って、侵蝕防止用プラグ５０１をなすフォトレジストなどは前記現像工程で実質的に現像されない。これは有機ポリマーが侵蝕防止用プラグ５０１をなしている時にも有効である。
【００３３】
しかし、前記したように侵蝕防止用物質層５００を強化する段階が省略されたり、またはよりはっきりとフォトレジストパターン７００を現像する段階から侵蝕防止用プラグ５０１を保護するために、別途の保護層６００を形成する段階を導入できる。
【００３４】
このような別途の保護層６００としては、プラズマ強化シリコン酸化物、シリコン窒化物（SiN）、シリコン酸化窒化物（SiON）またはシリコン炭化物（SiC）などのような絶縁物質層を利用できる。保護層６００の厚さは特に限定はされないが、通常、１０００Å以下、好ましくは１０乃至１０００Åの範囲で形成することが望ましい。また、保護層６００は化学気相蒸着法で蒸着でき、又はスピンコーティング法で形成することもできる。望ましくはプラズマ強化シリコン酸化物などのようなシリコン酸化物で保護層６００を形成する。
【００３５】
この時、下部の侵蝕防止用プラグ５０１が保護層６００を蒸着する工程によって損傷されることを抑制するために、保護層６００を形成する蒸着工程は約５００℃以下の温度で行うことが望ましい。
【００３６】
前述ような保護層６００を形成する段階または侵蝕防止用物質層（図３または図４の５００を強化する段階はフォトレジストパターン７００を現像する段階から前記侵蝕防止用プラグ５０１を保護するために行われるだけではなく、フォトレジストパターン７００に不良があって修正する工程からも侵蝕防止用プラグ５０１を保護するために行われる。一般的に、フォトレジストパターン７００に不良が発生した場合、前に現像されたフォトレジストパターンをストリップし、新たなフォトレジストパターンを形成しなければならない。このようなフォトレジストパターン７００のリワーク（rework）工程での前記ストリップ工程などから侵蝕防止用プラグ５０１が損傷される。このような損傷は前記保護層６００を形成する段階または侵蝕防止用物質層（図３または図４の５００）を強化する段階により抑制できる。
【００３７】
図９及び図１０は溝４７０を形成する段階を概略的にあらわす。
【００３８】
図９及び図１０を参照すれば、図１０は図９に対して垂直断面をあらわす。具体的に、フォトレジストパターン７００によって露出する層間絶縁層４００の部分を蝕刻する。この時、異方性乾式蝕刻を使用して露出される層間絶縁層４００の部分を蝕刻する。これによって、コンタクトホール４５０に接する溝４７０が形成される。
【００３９】
このような乾式蝕刻によって層間絶縁層４００が選択的に蝕刻される時、侵蝕防止用プラグ５０１が導入されなければコンタクトホール４５０のエッジ部位では侵蝕が優先的に起きる。これは侵蝕防止用プラグ５０１がないとするならば、コンタクトホール４５０のエッジ部位をなすコンタクトホール４５０の側壁がエッチング液に露出することに起因する。コンタクトホール４５０のエッジ部位をなす側壁がエッチング液に露出されれば、エッチング液による側壁侵蝕がエッジ部位をなす層間絶縁層４００の上側端部の侵蝕に度が加わるようになる。すなわち、エッジ部位での侵蝕が強化されて層間絶縁層４００の表面より蝕刻が速く起きる。
【００４０】
このようになれば、溝４７０の底がコンタクトホール４５０を中心に傾いて形成される。これは後続の溝４７０を埋込む導電性ラインが一定の厚さを持ち難くなって半導体装置のデザインルール（design rule）を設定するのが困難になる。
【００４１】
しかし、本発明の実施例ではコンタクトホール４５０が侵蝕防止用プラグ５０１によって埋込められる。侵蝕防止用プラグ５０１は層間絶縁層４００と蝕刻選択比を持つので、蝕刻工程が行われる間コンタクトホール４５０の側壁を持続的に保護することができる。すなわち、侵蝕防止用プラグ５０１がフォトレジストパターン７００のようにあたかも蝕刻マスクのような機能をする。
【００４２】
これによって、侵蝕防止用プラグ５０１がコンタクトホール４５０の側壁への侵蝕またはコンタクトホール４５０のエッジ部位での侵蝕強化を防止できる。従って、層間絶縁層４００の蝕刻が均一になされ、溝４７０の底が一定の深さに均一に形成でき、また、溝４７０が一定の線幅で形成できる。
【００４３】
図１１及び図１２は侵蝕防止用プラグ５０１及びフォトレジストパターン７００を除去する段階を概略的にあらわす。
【００４４】
図１１及び図１２を参照すれば、図１２は図１１に対して垂直断面をあらわす。具体的に、残存するフォトレジストパターン７００をアッシング（ashing）及びストリップ（strip）工程を通じて除去する。または湿式ストリップ工程を行って除去する。この時、侵蝕防止用プラグ５０１はフォトレジストまたは有機ポリマーなどでなされているので、前記残存するフォトレジストパターン７００を除去する工程によって共に除去できる。
【００４５】
これによって、下部導電性ライン３００を露出するコンタクトホール４５０とコンタクトホール４５０に連結して長く延びる溝４７０が形成される。
【００４６】
図１３及び図１４は導電性ライン８００を形成する段階を概略的にあらわす。
【００４７】
図１３及び図１４を参照すれば、図１４は図１３に対して垂直断面をあらわす。具体的に、層間絶縁層４００の上にコンタクトホール４５０及び溝４７０を埋込む導電層を形成する。この後、前記導電層をＣＭＰなどで研磨して下部の層間絶縁層４００を露出させる。これによって、コンタクトホール４５０及び溝４７０を埋込んで下部導電性ライン３００に電気的に連結する導電性ライン８００が形成される。
【００４８】
このような導電性ライン８００は銅、アルミニウム、または白金などのような金属物質で形成できる。望ましくは銅で導電性ライン８００が形成される。このような導電性ライン８００は電気メッキ（electro-plating）法または化学的気相蒸着法、物理的気相蒸着法、リフロー法またはこのような方法を混用した方法などで蒸着できる。
【００４９】
導電性ライン８００が銅などで形成される時、導電性ライン８００と層間絶縁層４００の界面には別途の導電性拡散障壁層（図示せず）が導入できる。導電性拡散障壁層はタンタル（Ta）、タングステン（Ｗ）またはこれら窒化物のタンタル窒化物（TaN）またはタングステン窒化物（WN）などのような金属窒化物で構成される。また、チタニウム窒化物（TiN）のような金属窒化物で構成される。または、このような金属窒化物にシリコン原子などが含まれたチタニウムシリコン窒化物（TiSiN）またはタンタリウムシリコン窒化物（TaSiN）などのような三元系化合物で導電性拡散障壁層を形成できる。さらに、チタニウムタングステン窒化物（TiWN）などのような三元系化合物で導電性拡散障壁層を形成できる。このような拡散障壁層は銅原子の層間絶縁層４００への拡散を防止する。
【００５０】
前述ように本発明の実施例では蝕刻終了層などで用いられる別途のシリコン窒化物層を導入しない。これによって、層間絶縁層に実質的に７以上の高いｋ誘電定数値を持つシリコン窒化物層が含まれない。従って、層間絶縁層全体の誘電定数ｋ値を低く維持できる。これによって、半導体装置のＲＣ遅延のような動作不良を防止できる。
【００５１】
また、前述ように二重ダマシーン工程を遂行することができて、単一ダマシーン工程に比べて薄いフォトレジストパターンを導入して蝕刻工程を行うことができる。従って、フォトレジストパターンのオープニング不良を防止できる。
【００５２】
以上、本発明を具体的な実施例を通じて詳細に説明したが、本発明はこれに限定されず、本発明の技術的思想内で同分野の通常の知識を持った者によりその変形や改良が可能であることが明白である。
【００５３】
【発明の効果】
前述本発明によれば、二重ダマシーン工程で電気的連結配線を形成する時、シリコン窒化物層などのような蝕刻終了層の導入を省略できる。これによって、層間絶縁層が低い誘電定数ｋ値を維持できて、半導体装置のＲＣ遅延などのような動作不良を防止できる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体基板上に層間絶縁層を形成する段階を説明するために概略的に示す断面図である。
【図２】本発明の実施例による半導体基板上に層間絶縁層を形成する段階を説明するために概略的に示す断面図である。
【図３】本発明の実施例によるコンタクトホールを埋込む侵蝕防止用物質層を形成する段階を説明するために概略的に示す断面図である。
【図４】本発明の実施例によるコンタクトホールを埋込む侵蝕防止用物質層を形成する段階を説明するために概略的に示す断面図である。
【図５】本発明の実施例による侵蝕防止用プラグを形成する段階を説明するために概略的に示す断面図である。
【図６】本発明の実施例による侵蝕防止用プラグを形成する段階を説明するために概略的に示す断面図である。
【図７】本発明の実施例によるフォトレジストパターンを形成する段階を説明するために概略的に示す断面図である。
【図８】本発明の実施例によるフォトレジストパターンを形成する段階を説明するために概略的に示す断面図である。
【図９】本発明の実施例による溝を形成する段階を説明するために概略的に示す断面図である。
【図１０】本発明の実施例による溝を形成する段階を説明するために概略的に示す断面図である。
【図１１】本発明の実施例による侵蝕防止用プラグを除去する段階を説明するために概略的に示す断面図である。
【図１２】本発明の実施例による侵蝕防止用プラグを除去する段階を説明するために概略的に示す断面図である。
【図１３】本発明の実施例による導電性ラインを形成する段階を説明するために概略的に示す断面図である。
【図１４】本発明の実施例による導電性ラインを形成する段階を説明するために概略的に示す断面図である。
【符号の説明】
１００…半導体基板
４００…層間絶縁層
４５０…コンタクトホール
４７０…溝
５０１…侵蝕防止用プラグ
６００…保護層
７００…フォトレジストパターン
８００…導電性ライン
【発明の属する技術分野】
本発明は半導体装置製造方法に係り、特に、ダマシーン工程（damascene process）を利用する半導体基板上に電気的連結配線を製造する方法に関する。
【０００２】
【従来の技術】
半導体装置の電気的相互連結を含む配線を形成する時、比抵抗がアルミニウム（Ａｌ）に比べて約４０％程度低い銅（Ｃｕ）などを使用する方法が提示されている。このような銅などのような比抵抗が低い物質に配線を形成する場合、銅層は乾式蝕刻方法でパターニングするのが困難な特性をあらわしている。これによって、化学機械的研磨（Chemical Mechanical Polishing；以下「ＣＭＰ」という）を採用するダマシーン工程で銅層をパターニングして配線を形成する工程が示されている。
【０００３】
このようなダマシーン工程中、単一ダマシーン工程（single damascene process）の場合、相互連結のための導電性プラグを形成するホールパターニング工程と導電性ラインのためのラインパターニング工程が別途行われる。単一ダマシーン工程には多層の層間絶縁層が導入され、配線物質層を蒸着する工程、ビアコンタクトホール（via contact hole）または溝（recess）を形成する工程及びＣＭＰ工程が反復される。さらに、多層の層間絶縁層間の界面に配線物質、例えば、銅などの層間絶縁層への拡散を防止するために、シリコン窒化物（ＳｉＮ）などでなされる別途のキャッピング（capping）層が導入されている。
【０００４】
このような工程段階は、二重ダマシーン工程（dual damascene process）では短縮させることができる。しかし、二重ダマシーン工程で導電性ラインのための溝をまず形成する場合、後続の溝の底に形成される導電性プラグのためのビアコンタクトホールを形成する工程に必要なフォトレジストパターンに不良が発生することがある。
【０００５】
詳細に説明すれば、コンタクトホールを形成する工程に導入されるフォトレジスト層は溝の段差によって平坦な表面を持ちにくく、露光工程時に整列不良が起きやすい。これを防止するためにより厚いフォトレジスト層を利用できる。このような場合、厚さによってフォトレジスト層に露光が不充分に起きて、フォトレジストパターンが溝の底を露出させられないオープニング不良（opening failure）が発生することがある。このように二重ダマシーン工程では安定したフォトレジスト現像工程を行うのが困難な点がある。
【０００６】
また、ＣＢＤＤ（Count-Border Dual Damascene）工程またはＳＡＤＤ（Self-Align Dual Damascene）工程などのような二重ダマシーン工程には、シリコン窒化物よりなる蝕刻終了層（etching stopping layer）が多層よりなる層間絶縁層などの界面に導入されている。
【０００７】
蝕刻終了層をなすシリコン窒化物などはダマシーン工程以後にも全層間絶縁層構造に残存して含まれる。このようなシリコン窒化物は７以上の比較的高い絶縁定数ｋ値を持つので、これらの残留は層間絶縁層の全体誘電率を高めるようになる。これによって、層間絶縁層の高い誘電率による半導体装置の動作不良を誘発することがある。例えば、論理装置（logic device）でのＲＣ遅延（Register-Capacitor delay）を誘発することがある。
【０００８】
このような全体層間絶縁層の誘電率が増加する効果は前記単一ダマシーン工程でも誘発することがある。すなわち、前記単一ダマシーン工程もシリコン窒化物の拡散防止用キャッピング層が多層の層間絶縁層間の界面に導入されるので、層間絶縁層全体の誘電率を増加させる効果を誘発することができる。
【０００９】
【発明が解決しようとする課題】
本発明が達成しようとする技術的課題は、シリコン窒化物などのように相対的に高い誘電定数ｋ値を持つ物質よりなる蝕刻終了層または拡散防止用キャッピング層の導入を抑制して層間絶縁層の誘電率を低く維持できる二重ダマシーン工程を利用する半導体装置の電気的連結配線製造方法を提供するところにある。
【００１０】
【課題を解決するための手段】
上記の技術的課題を達成するための本発明の一つの観点は、半導体基板上に層間絶縁層を形成して、前記層間絶縁層にコンタクトホールを形成することにある。前記コンタクトホールを埋込む有機物質よりなる侵蝕防止用プラグを形成する。この時、前記侵蝕防止用プラグはフォトレジストまたは有機ポリマーなどと同じ有機物質で形成される。前記侵蝕防止用プラグに隣接する前記層間絶縁層部分及び前記侵蝕防止用プラグを露出するフォトレジストパターンを形成する。前記フォトレジストパターン及び前記侵蝕防止用プラグにより露出される前記層間絶縁層部分を蝕刻して前記コンタクトホールに接する溝を形成する。前記侵蝕防止用プラグ及び前記フォトレジストパターンを除去する。前記溝及び前記コンタクトホールを埋込む導電性ラインを形成する。
【００１１】
上記の技術的課題を達成するための本発明のもう一つの観点は、半導体基板上に層間絶縁層を形成して、前記層間絶縁層にコンタクトホールを形成することにある。前記コンタクトホールを埋込むフォトレジスト物質よりなる侵蝕防止用プラグを形成する。前記侵蝕防止用プラグに隣接する前記層間絶縁層部分及び前記侵蝕防止用プラグを露出するフォトレジストパターンを形成する。前記フォトレジストパターン及び前記侵蝕防止用プラグにより露出される前記層間絶縁層部分を蝕刻して前記コンタクトホールに接する溝を形成する。前記侵蝕防止用プラグ及び前記フォトレジストパターンを除去する。前記溝及び前記コンタクトホールを埋込む導電性ラインを形成する。
【００１２】
本発明によれば、ダマシーン工程を利用して電気的配線を形成する時、蝕刻終了またはキャッピング層の役割をするシリコン窒化物などの別途の物質層を導入することを抑制できる。従って、層間絶縁層全体の誘電率を低い状態に維持できる。
【００１３】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施例を詳細に説明する。しかし、本発明の実施例は種々な他の形態に変形できて、本発明の範囲が以下で詳述する実施例によって限定されるものと解釈してはならない。本発明の実施例は、同業界で平均的な知識を持った者に本発明をより完全に説明するために提供されるものである。従って、図面での要素の形状などはより明確な説明を強調するために誇張されたものであり、図面上で同一符号で表示された要素は同じ要素を意味する。また、ある層が他の層または半導体基板の「上」にあると記載される場合に、前記ある層は前記他の層または半導体基板に直接接触して存在できて、また、その間に第３の層が介在できるのである。
【００１４】
図１及び図２を参照すれば、図２は図１に対して垂直断面を表している。下部構造物（図示せず）が形成された半導体基板１００の上にシリコン酸化物（ＳｉＯ2）などのような絶縁物質で層間絶縁層４００を形成する。この時、必要に応じて層間絶縁層４００の下部に下部絶縁層２００をさらに形成できる。
【００１５】
下部絶縁層２００にはダマシーン工程などによる下部導電性ライン３００が長く形成され、下部配線に利用されるが、必要に応じて形成しないことがある。一方、このような下部導電性ライン３００は図示されていないが半導体基板１００の上に電気的に連結することができる。
【００１６】
このような下部導電性ライン３００は銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｕ）または白金（Ｐｔ）などのような金属物質で形成できる。望ましくは銅層で形成される。銅層で形成される場合、下部導電性ライン３００を覆う上部の層間絶縁層４００への銅原子などの拡散を防止するために、下部絶縁層２００と層間絶縁層４００の界面に下部導電性ライン３００を覆う拡散防止用キャッピング層２５０が導入される。このような拡散防止用キャッピング層２５０は銅などに対して低い拡散度を持つ物質、例えば、シリコン窒化物で形成される。
【００１７】
図３及び図４はコンタクトホール４５０を埋込む侵蝕防止用物質層５００を形成する段階を概略的に表す。
【００１８】
図３及び図４を参照すれば、図４は図３に対して垂直断面をあらわす。具体的に、層間絶縁層４００をパターニングしてコンタクトホール４５０を形成する。この時、コンタクトホール４５０は下部導電性ライン３００の上側の表面を露出するようにビアコンタクトホールで形成される。以後、層間絶縁層４００上に侵蝕防止用物質層５００を形成する。この時、侵蝕防止用物質層５００は前記コンタクトホール４５０を埋込むのに充分な厚さで形成する。
【００１９】
このような侵蝕防止用物質層５００は層間絶縁層４００と違う蝕刻率を持つ物質よりなる。望ましくは、層間絶縁層４００に対して相対的に低い蝕刻率を表す物質で形成される。これは侵蝕防止用物質層５００が層間絶縁層４００を蝕刻する後続工程でコンタクトホール４５０のエッジ部位の侵蝕を抑制する役割をするためである。
【００２０】
さらに、前記侵蝕防止用物質層５００は後続の蝕刻工程で使われるフォトレジストパターンと共に除去される物質で形成されることが望ましい。すなわち、フォトレジストパターンを除去するのに用いられるアッシング及びストリップ工程または湿式ストリップ工程などによって除去が可能な物質で侵蝕防止用物質層５００が形成されることが望ましい。このようにすれば、侵蝕防止用物質層５００を除去する工程を別途行う必要がない利点がある。
【００２１】
このような侵蝕防止用物質層５００をなす物質の例として有機物質をあげることができる。例えば、フォトレジストまたは有機ポリマーなどのような有機物質で侵蝕防止用物質層５００を形成できる。
【００２２】
フォトレジストを利用して侵蝕防止用物質層５００を形成する場合、フォトレジストは少なくとも２００℃程度の温度に耐えられることが望ましい。これは蝕刻または蒸着などの後続工程に伴う熱工程により、侵蝕防止用物質層５００をなすフォトレジストなどが気化したり損傷したりすることを抑制するためである。このために、フォトレジストよりなる侵蝕防止用物質層５００を強化（hardening）させる段階をさらに行うことができる。
【００２３】
例えば、侵蝕防止用物質層５００をなすフォトレジスト層にベーク（bake）処理のような熱処理を行って強化できる。あるいは、プラズマ処理または電子ビームを照射してフォトレジスト層の膜質構造を変形させる電子ビーム処理などを行うことができる。
【００２４】
このような熱処理、プラズマ処理または電子ビーム処理は侵蝕防止用物質層５００を有機ポリマーなどで形成する時、前記有機ポリマーなどを強化するのにも有効に利用できる。
【００２５】
一方、このような侵蝕防止用物質層５００を強化する段階は後続工程によって省略できる。さらに、後続の侵蝕防止用プラグ５０１が形成された後、前記強化段階を行うことができる。
【００２６】
図５及び図６は侵蝕防止用物質層５００をエッチングバック（etch back）して侵蝕防止用プラグ５０１を形成する段階を概略的にあらわす。
【００２７】
図５及び図６を参照すれば、図６は図４に対して垂直断面をあらわす。具体的に、侵蝕防止用物質層５００上をエッチングバックして、下部の層間絶縁層４００の表面を露出させる。これによって、侵蝕防止用物質層５００のコンタクトホール４５０を埋込む部分は残存して侵蝕防止用プラグ５０１が形成される。
【００２８】
図７及び図８はフォトレジストパターン７００を形成する段階を概略的にあらわす。
【００２９】
図７及び図８を参照すれば、図８は図７に対して垂直断面をあらわす。具体的に、層間絶縁層４００の侵蝕防止用プラグ５０１に隣接する部分を露出する蝕刻マスク用フォトレジストパターン７００を形成する。このような蝕刻マスク用フォトレジストパターン７００は侵蝕防止用プラグ５０１及び層間絶縁層４００の全面に別途のフォトレジスト層を塗布した後、写真工程の露光及び現像段階を遂行して形成される。
【００３０】
この時、フォトレジストパターン７００は侵蝕防止用プラグ５０１に隣接する層間絶縁層４００の部分だけでなく、侵蝕防止用プラグ５０１の上側部分も露出する。そして、図８に示したように層間絶縁層４００を長く露出して、導電性ラインが形成される部分を設定する。
【００３１】
侵蝕防止用プラグ５０１は前述ようにフォトレジストまたは有機ポリマーなどのような有機物質で形成されていて、前記現像工程より損傷される。これを防止する目的で、前記侵蝕防止用物質層（図３または図４の５００）を強化する段階は、図３及び図４を参照して説明したように、フォトレジストパターン７００を形成する以前に行うことができる。
【００３２】
このような強化段階を経た侵蝕防止用プラグ５０１をなすフォトレジストは、前記熱処理、プラズマ処理または電子ビーム処理などによって膜質構造が変形されている。従って、侵蝕防止用プラグ５０１をなすフォトレジストなどは前記現像工程で実質的に現像されない。これは有機ポリマーが侵蝕防止用プラグ５０１をなしている時にも有効である。
【００３３】
しかし、前記したように侵蝕防止用物質層５００を強化する段階が省略されたり、またはよりはっきりとフォトレジストパターン７００を現像する段階から侵蝕防止用プラグ５０１を保護するために、別途の保護層６００を形成する段階を導入できる。
【００３４】
このような別途の保護層６００としては、プラズマ強化シリコン酸化物、シリコン窒化物（SiN）、シリコン酸化窒化物（SiON）またはシリコン炭化物（SiC）などのような絶縁物質層を利用できる。保護層６００の厚さは特に限定はされないが、通常、１０００Å以下、好ましくは１０乃至１０００Åの範囲で形成することが望ましい。また、保護層６００は化学気相蒸着法で蒸着でき、又はスピンコーティング法で形成することもできる。望ましくはプラズマ強化シリコン酸化物などのようなシリコン酸化物で保護層６００を形成する。
【００３５】
この時、下部の侵蝕防止用プラグ５０１が保護層６００を蒸着する工程によって損傷されることを抑制するために、保護層６００を形成する蒸着工程は約５００℃以下の温度で行うことが望ましい。
【００３６】
前述ような保護層６００を形成する段階または侵蝕防止用物質層（図３または図４の５００を強化する段階はフォトレジストパターン７００を現像する段階から前記侵蝕防止用プラグ５０１を保護するために行われるだけではなく、フォトレジストパターン７００に不良があって修正する工程からも侵蝕防止用プラグ５０１を保護するために行われる。一般的に、フォトレジストパターン７００に不良が発生した場合、前に現像されたフォトレジストパターンをストリップし、新たなフォトレジストパターンを形成しなければならない。このようなフォトレジストパターン７００のリワーク（rework）工程での前記ストリップ工程などから侵蝕防止用プラグ５０１が損傷される。このような損傷は前記保護層６００を形成する段階または侵蝕防止用物質層（図３または図４の５００）を強化する段階により抑制できる。
【００３７】
図９及び図１０は溝４７０を形成する段階を概略的にあらわす。
【００３８】
図９及び図１０を参照すれば、図１０は図９に対して垂直断面をあらわす。具体的に、フォトレジストパターン７００によって露出する層間絶縁層４００の部分を蝕刻する。この時、異方性乾式蝕刻を使用して露出される層間絶縁層４００の部分を蝕刻する。これによって、コンタクトホール４５０に接する溝４７０が形成される。
【００３９】
このような乾式蝕刻によって層間絶縁層４００が選択的に蝕刻される時、侵蝕防止用プラグ５０１が導入されなければコンタクトホール４５０のエッジ部位では侵蝕が優先的に起きる。これは侵蝕防止用プラグ５０１がないとするならば、コンタクトホール４５０のエッジ部位をなすコンタクトホール４５０の側壁がエッチング液に露出することに起因する。コンタクトホール４５０のエッジ部位をなす側壁がエッチング液に露出されれば、エッチング液による側壁侵蝕がエッジ部位をなす層間絶縁層４００の上側端部の侵蝕に度が加わるようになる。すなわち、エッジ部位での侵蝕が強化されて層間絶縁層４００の表面より蝕刻が速く起きる。
【００４０】
このようになれば、溝４７０の底がコンタクトホール４５０を中心に傾いて形成される。これは後続の溝４７０を埋込む導電性ラインが一定の厚さを持ち難くなって半導体装置のデザインルール（design rule）を設定するのが困難になる。
【００４１】
しかし、本発明の実施例ではコンタクトホール４５０が侵蝕防止用プラグ５０１によって埋込められる。侵蝕防止用プラグ５０１は層間絶縁層４００と蝕刻選択比を持つので、蝕刻工程が行われる間コンタクトホール４５０の側壁を持続的に保護することができる。すなわち、侵蝕防止用プラグ５０１がフォトレジストパターン７００のようにあたかも蝕刻マスクのような機能をする。
【００４２】
これによって、侵蝕防止用プラグ５０１がコンタクトホール４５０の側壁への侵蝕またはコンタクトホール４５０のエッジ部位での侵蝕強化を防止できる。従って、層間絶縁層４００の蝕刻が均一になされ、溝４７０の底が一定の深さに均一に形成でき、また、溝４７０が一定の線幅で形成できる。
【００４３】
図１１及び図１２は侵蝕防止用プラグ５０１及びフォトレジストパターン７００を除去する段階を概略的にあらわす。
【００４４】
図１１及び図１２を参照すれば、図１２は図１１に対して垂直断面をあらわす。具体的に、残存するフォトレジストパターン７００をアッシング（ashing）及びストリップ（strip）工程を通じて除去する。または湿式ストリップ工程を行って除去する。この時、侵蝕防止用プラグ５０１はフォトレジストまたは有機ポリマーなどでなされているので、前記残存するフォトレジストパターン７００を除去する工程によって共に除去できる。
【００４５】
これによって、下部導電性ライン３００を露出するコンタクトホール４５０とコンタクトホール４５０に連結して長く延びる溝４７０が形成される。
【００４６】
図１３及び図１４は導電性ライン８００を形成する段階を概略的にあらわす。
【００４７】
図１３及び図１４を参照すれば、図１４は図１３に対して垂直断面をあらわす。具体的に、層間絶縁層４００の上にコンタクトホール４５０及び溝４７０を埋込む導電層を形成する。この後、前記導電層をＣＭＰなどで研磨して下部の層間絶縁層４００を露出させる。これによって、コンタクトホール４５０及び溝４７０を埋込んで下部導電性ライン３００に電気的に連結する導電性ライン８００が形成される。
【００４８】
このような導電性ライン８００は銅、アルミニウム、または白金などのような金属物質で形成できる。望ましくは銅で導電性ライン８００が形成される。このような導電性ライン８００は電気メッキ（electro-plating）法または化学的気相蒸着法、物理的気相蒸着法、リフロー法またはこのような方法を混用した方法などで蒸着できる。
【００４９】
導電性ライン８００が銅などで形成される時、導電性ライン８００と層間絶縁層４００の界面には別途の導電性拡散障壁層（図示せず）が導入できる。導電性拡散障壁層はタンタル（Ta）、タングステン（Ｗ）またはこれら窒化物のタンタル窒化物（TaN）またはタングステン窒化物（WN）などのような金属窒化物で構成される。また、チタニウム窒化物（TiN）のような金属窒化物で構成される。または、このような金属窒化物にシリコン原子などが含まれたチタニウムシリコン窒化物（TiSiN）またはタンタリウムシリコン窒化物（TaSiN）などのような三元系化合物で導電性拡散障壁層を形成できる。さらに、チタニウムタングステン窒化物（TiWN）などのような三元系化合物で導電性拡散障壁層を形成できる。このような拡散障壁層は銅原子の層間絶縁層４００への拡散を防止する。
【００５０】
前述ように本発明の実施例では蝕刻終了層などで用いられる別途のシリコン窒化物層を導入しない。これによって、層間絶縁層に実質的に７以上の高いｋ誘電定数値を持つシリコン窒化物層が含まれない。従って、層間絶縁層全体の誘電定数ｋ値を低く維持できる。これによって、半導体装置のＲＣ遅延のような動作不良を防止できる。
【００５１】
また、前述ように二重ダマシーン工程を遂行することができて、単一ダマシーン工程に比べて薄いフォトレジストパターンを導入して蝕刻工程を行うことができる。従って、フォトレジストパターンのオープニング不良を防止できる。
【００５２】
以上、本発明を具体的な実施例を通じて詳細に説明したが、本発明はこれに限定されず、本発明の技術的思想内で同分野の通常の知識を持った者によりその変形や改良が可能であることが明白である。
【００５３】
【発明の効果】
前述本発明によれば、二重ダマシーン工程で電気的連結配線を形成する時、シリコン窒化物層などのような蝕刻終了層の導入を省略できる。これによって、層間絶縁層が低い誘電定数ｋ値を維持できて、半導体装置のＲＣ遅延などのような動作不良を防止できる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体基板上に層間絶縁層を形成する段階を説明するために概略的に示す断面図である。
【図２】本発明の実施例による半導体基板上に層間絶縁層を形成する段階を説明するために概略的に示す断面図である。
【図３】本発明の実施例によるコンタクトホールを埋込む侵蝕防止用物質層を形成する段階を説明するために概略的に示す断面図である。
【図４】本発明の実施例によるコンタクトホールを埋込む侵蝕防止用物質層を形成する段階を説明するために概略的に示す断面図である。
【図５】本発明の実施例による侵蝕防止用プラグを形成する段階を説明するために概略的に示す断面図である。
【図６】本発明の実施例による侵蝕防止用プラグを形成する段階を説明するために概略的に示す断面図である。
【図７】本発明の実施例によるフォトレジストパターンを形成する段階を説明するために概略的に示す断面図である。
【図８】本発明の実施例によるフォトレジストパターンを形成する段階を説明するために概略的に示す断面図である。
【図９】本発明の実施例による溝を形成する段階を説明するために概略的に示す断面図である。
【図１０】本発明の実施例による溝を形成する段階を説明するために概略的に示す断面図である。
【図１１】本発明の実施例による侵蝕防止用プラグを除去する段階を説明するために概略的に示す断面図である。
【図１２】本発明の実施例による侵蝕防止用プラグを除去する段階を説明するために概略的に示す断面図である。
【図１３】本発明の実施例による導電性ラインを形成する段階を説明するために概略的に示す断面図である。
【図１４】本発明の実施例による導電性ラインを形成する段階を説明するために概略的に示す断面図である。
【符号の説明】
１００…半導体基板
４００…層間絶縁層
４５０…コンタクトホール
４７０…溝
５０１…侵蝕防止用プラグ
６００…保護層
７００…フォトレジストパターン
８００…導電性ライン
Claims (18)
- 半導体基板上に層間絶縁層を形成する段階と、
前記層間絶縁層にコンタクトホールを形成する段階と、
前記コンタクトホールを埋込む有機物質よりなる侵蝕防止用プラグを形成する段階と、
前記侵蝕防止用プラグ上を覆って保護する保護層を形成する段階と、
前記侵蝕防止用プラグに隣接する前記層間絶縁層部分及び前記侵蝕防止用プラグを露出するフォトレジストパターンを形成する段階と、
前記フォトレジストパターン及び前記侵蝕防止用プラグにより露出する前記層間絶縁層部分を蝕刻して前記コンタクトホールに接する溝を形成する段階と、
前記侵蝕防止用プラグ及び前記フォトレジストパターンを除去する段階と、
前記溝及び前記コンタクトホールを埋込む導電性ラインを形成する段階とを含むことを特徴とする半導体装置の電気的連結配線製造方法。 - 前記侵蝕防止用プラグを形成する段階は、
前記層間絶縁層上にコンタクトホールを埋込む有機物質層を形成する段階と、
前記有機物質層をエッチバックして前記層間絶縁層の表面を露出させ、前記有機物質層の前記コンタクトホールを埋込む部分を残存させる段階とを含むことを特徴とする請求項１に記載の半導体装置の電気的連結配線製造方法。 - 前記侵蝕防止用プラグは、
フォトレジストまたは有機ポリマーで形成されることを特徴とする請求項１に記載の半導体装置の電気的連結配線製造方法。 - 前記侵蝕防止用プラグを形成する段階は、
前記層間絶縁層上に前記フォトレジストよりなるフォトレジスト層を形成する段階と、
前記フォトレジスト層を強化する段階と、
前記強化されたフォトレジスト層をエッチバックして前記層間絶縁層の表面を露出させ前記フォトレジスト層の前記コンタクトホールを埋込む部分を残存させる段階とを含むことを特徴とする請求項３に記載の半導体装置の電気的連結配線製造方法。 - 前記フォトレジスト層を強化する段階は、
前記フォトレジスト層をベーク処理、プラズマ処理または電子ビーム処理する段階を含むことを特徴とする請求項４に記載の半導体装置の電気的連結配線製造方法。 - 前記保護層は、
厚くても１０００Å以下の厚さで形成されることを特徴とする請求項１に記載の半導体装置の電気的連結配線製造方法。 - 前記保護層は、
プラズマ強化シリコン酸化物層、シリコン窒化物層、シリコン酸化窒化物層及びシリコン炭化物層よりなる一群から選択される何れか一つで形成されることを特徴とする請求項１に記載の半導体装置の電気的連結配線製造方法。 - 前記保護層は、
化学気相蒸着法またはスピンコーティング法で形成されることを特徴とする請求項１に記載の半導体装置の電気的連結配線製造方法。 - 前記侵蝕防止用プラグ及び前記フォトレジストパターンを除去する段階は、
アッシング及びストリップ工程で行われることを特徴とする請求項１に記載の半導体装置の電気的連結配線製造方法。 - 前記侵蝕防止用プラグ及び前記フォトレジストパターンを除去する段階は、
湿式ストリップ工程で行われることを特徴とする請求項１に記載の半導体装置の電気的連結配線製造方法。 - 半導体基板上に層間絶縁層を形成する段階と、
前記層間絶縁層にコンタクトホールを形成する段階と、
前記コンタクトホールを埋込むフォトレジスト物質よりなる侵蝕防止用プラグを形成する段階と、
前記侵蝕防止用プラグ上を覆って保護する保護層を形成する段階と、
前記侵蝕防止用プラグに隣接する前記層間絶縁層部分及び前記侵蝕防止用プラグを露出するフォトレジストパターンを形成する段階と、
前記フォトレジストパターン及び前記侵蝕防止用プラグにより露出する前記層間絶縁層部分を蝕刻して前記コンタクトホールに接する溝を形成する段階と、
前記侵蝕防止用プラグ及び前記フォトレジストパターンを除去する段階と、
前記溝及び前記コンタクトホールを埋込む導電性ラインを形成する段階とを含むことを特徴とする半導体装置の電気的連結配線製造方法。 - 前記侵蝕防止用プラグを形成する段階は、
前記層間絶縁層上に前記フォトレジストよりなるフォトレジスト層を形成する段階と、
前記フォトレジスト層を強化する段階と、
前記強化されたフォトレジスト層をエッチバックして前記層間絶縁層の表面を露出させ前記フォトレジスト層の前記コンタクトホールを埋込む部分を残存させる段階とを含むことを特徴とする請求項１１に記載の半導体装置の電気的連結配線製造方法。 - 前記フォトレジスト層を強化する段階は、
前記フォトレジスト層をベーク処理、プラズマ処理または電子ビーム処理する段階を含むことを特徴とする請求項１２に記載の半導体装置の電気的連結配線製造方法。 - 前記保護層は、
厚くても１０００Å以下の厚さで形成されることを特徴とする請求項１１に記載の半導体装置の電気的連結配線製造方法。 - 前記保護層は、
プラズマ強化シリコン酸化物層、シリコン窒化物層、シリコン酸化窒化物層及びシリコン炭化物層よりなる一群から選択される何れか一つで形成されることを特徴とする請求項１１に記載の半導体装置の電気的連結配線製造方法。 - 前記保護層は、
化学気相蒸着法またはスピンコーティング法で形成されることを特徴とする請求項１１に記載の半導体装置の電気的連結配線製造方法。 - 前記侵蝕防止用プラグ及び前記フォトレジストパターンを除去する段階は、
アッシング及びストリップ工程で遂行されることを特徴とする請求項１１に記載の半導体装置の電気的連結配線製造方法。 - 前記導電性ラインは、
銅層で形成されることを特徴とする請求項１１に記載の半導体装置の電気的連結配線製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR99P41777 | 1999-09-29 | ||
| KR1019990041777A KR100346830B1 (ko) | 1999-09-29 | 1999-09-29 | 반도체장치의 전기적 연결 배선 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110894A JP2001110894A (ja) | 2001-04-20 |
| JP3914381B2 true JP3914381B2 (ja) | 2007-05-16 |
Family
ID=19613230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000296519A Expired - Fee Related JP3914381B2 (ja) | 1999-09-29 | 2000-09-28 | 半導体装置の電気的連結配線製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6372616B1 (ja) |
| JP (1) | JP3914381B2 (ja) |
| KR (1) | KR100346830B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100366639B1 (ko) * | 2001-03-23 | 2003-01-06 | 삼성전자 주식회사 | 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법 |
| TW543093B (en) * | 2001-04-12 | 2003-07-21 | Cabot Microelectronics Corp | Method of reducing in-trench smearing during polishing |
| US6605546B1 (en) * | 2001-07-11 | 2003-08-12 | Advanced Micro Devices, Inc. | Dual bake for BARC fill without voids |
| US6638853B1 (en) * | 2002-07-03 | 2003-10-28 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for avoiding photoresist resist residue on semioconductor feature sidewalls |
| DE102004007167A1 (de) * | 2004-02-09 | 2005-09-08 | Infineon Technologies Ag | Verfahren zum Herstellen geätzter Strukturen |
| US7235479B2 (en) * | 2004-08-26 | 2007-06-26 | Applied Materials, Inc. | Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials |
| EP1646083B1 (en) * | 2004-10-08 | 2016-08-31 | Imec | Alternative dual damascene patterning approach |
| JP5186086B2 (ja) * | 2005-04-11 | 2013-04-17 | アイメック | デュアル・ダマシン・パターニング・アプローチ |
| US8492217B2 (en) * | 2011-09-20 | 2013-07-23 | Globalfoundries Inc. | Methods of forming conductive contacts with reduced dimensions |
| US9859156B2 (en) * | 2015-12-30 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with sidewall dielectric protection layer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100219508B1 (ko) * | 1996-12-30 | 1999-09-01 | 윤종용 | 반도체장치의 금속배선층 형성방법 |
| US6006764A (en) * | 1997-01-28 | 1999-12-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of stripping photoresist from Al bonding pads that prevents corrosion |
| JPH10223755A (ja) * | 1997-02-03 | 1998-08-21 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH11145281A (ja) * | 1997-11-06 | 1999-05-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| TW360949B (en) * | 1997-12-19 | 1999-06-11 | United Microelectronics Corp | Dual damascene process |
| US6211071B1 (en) * | 1999-04-22 | 2001-04-03 | Advanced Micro Devices, Inc. | Optimized trench/via profile for damascene filling |
| US6121149A (en) * | 1999-04-22 | 2000-09-19 | Advanced Micro Devices, Inc. | Optimized trench/via profile for damascene filling |
-
1999
- 1999-09-29 KR KR1019990041777A patent/KR100346830B1/ko active IP Right Grant
-
2000
- 2000-09-28 JP JP2000296519A patent/JP3914381B2/ja not_active Expired - Fee Related
- 2000-09-28 US US09/670,818 patent/US6372616B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001110894A (ja) | 2001-04-20 |
| US6372616B1 (en) | 2002-04-16 |
| KR20010029138A (ko) | 2001-04-06 |
| KR100346830B1 (ko) | 2002-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6274499B1 (en) | Method to avoid copper contamination during copper etching and CMP | |
| JP4266502B2 (ja) | 半導体基板の表面上における銅のデュアル・ダマシン構造体の表面を処理する方法 | |
| US8138082B2 (en) | Method for forming metal interconnects in a dielectric material | |
| US6268283B1 (en) | Method for forming dual damascene structure | |
| US7312532B2 (en) | Dual damascene interconnect structure with improved electro migration lifetimes | |
| JP4012381B2 (ja) | 導電層の剥離を抑制できる半導体素子及びその製造方法 | |
| KR19980063976A (ko) | 알루미늄 접촉부 형성 방법 | |
| JP2002353310A (ja) | 半導体素子の連結配線形成方法 | |
| WO2008016740A2 (en) | Interconnect structure and process of making the same | |
| KR20200029835A (ko) | 반도체 소자의 배선 형성 방법 및 이에 의한 반도체 소자의 배선 | |
| JP3914381B2 (ja) | 半導体装置の電気的連結配線製造方法 | |
| JP2003509862A (ja) | 集積回路における誘電材料層を介した銅接続の形成方法 | |
| US5808364A (en) | Interconnects using metal spacers | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| US6869879B1 (en) | Method for forming conductive interconnects | |
| US6228757B1 (en) | Process for forming metal interconnects with reduced or eliminated metal recess in vias | |
| KR100552815B1 (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| US6403471B1 (en) | Method of forming a dual damascene structure including smoothing the top part of a via | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| KR100539221B1 (ko) | 반도체장치의 전기적 배선 제조방법 | |
| KR100728486B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100518084B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR100312386B1 (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3914381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |