JP2003509862A - 集積回路における誘電材料層を介した銅接続の形成方法 - Google Patents
集積回路における誘電材料層を介した銅接続の形成方法Info
- Publication number
- JP2003509862A JP2003509862A JP2001524145A JP2001524145A JP2003509862A JP 2003509862 A JP2003509862 A JP 2003509862A JP 2001524145 A JP2001524145 A JP 2001524145A JP 2001524145 A JP2001524145 A JP 2001524145A JP 2003509862 A JP2003509862 A JP 2003509862A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric material
- copper
- connection
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 44
- 239000010949 copper Substances 0.000 title claims abstract description 44
- 239000003989 dielectric material Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 96
- 238000007789 sealing Methods 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000011241 protective layer Substances 0.000 claims abstract description 21
- 238000011109 contamination Methods 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 5
- 230000000873 masking effect Effects 0.000 claims description 17
- 238000004140 cleaning Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 229920000642 polymer Polymers 0.000 claims description 6
- 239000011148 porous material Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000001627 detrimental effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 101150048609 RR21 gene Proteins 0.000 description 1
- 101150072233 RR29 gene Proteins 0.000 description 1
- -1 SiCH Inorganic materials 0.000 description 1
- 240000008042 Zea mays Species 0.000 description 1
- 235000005824 Zea mays ssp. parviglumis Nutrition 0.000 description 1
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 235000005822 corn Nutrition 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 235000015898 miriam Nutrition 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007704 wet chemistry method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
本発明は、ダマシン構造を備えた集積回路において銅接続要素（２，１２）と銅接続を形成する方法であって、その接続要素は密閉層（３；１３）と非常に低誘電率を有する誘電材料（“低ｋ”材料と称する）の少なくとも一層（４；１４，２４）とによって被覆されたものであるという方法において、接続要素の反対側に接続ホール（６；１６，２６）を得るために密閉層（３；１３）に達するまで、前記誘電材料層（４；１４，２４）をエッチングする段階と、銅の拡散による誘電材料層のコンタミネーションを回避することを可能にする保護層を接続ホールの壁に形成する段階と、接続要素（２，１２）を露出するように、接続ホールの底部の密閉層をエッチングする段階と、接続ホール（６；１６，２６）を銅で充填する段階と、を備えている。
Description
【０００１】
本発明は、集積回路における誘電材料層を介して銅接続を形成する方法に関す
るものである。
るものである。
【０００２】
集積回路の性能（速度、低消費）を改善する際には、これまで用いてきた材料
に改良が必要だった。一又は複数の誘電材料（ダマシン型構造）層に形成した銅
のライン間に存在するキャパシタを低減するために、誘電材料として非常に低い
誘電率の材料を用いるのが好都合である。“低ｋ”材料と呼ばれるこれらの材料
には有機材料及び多孔性材料が含まれる。
に改良が必要だった。一又は複数の誘電材料（ダマシン型構造）層に形成した銅
のライン間に存在するキャパシタを低減するために、誘電材料として非常に低い
誘電率の材料を用いるのが好都合である。“低ｋ”材料と呼ばれるこれらの材料
には有機材料及び多孔性材料が含まれる。
【０００３】
性能の改善は、内部接続ラインを作るのに従来用いられてきたアルミニウムよ
り高い導電性の金属の使用を通して実現されてきた。銅は、抵抗が銅ドーピング
アルミニウムの抵抗のほぼ1/2のであり、最良の候補だった。
り高い導電性の金属の使用を通して実現されてきた。銅は、抵抗が銅ドーピング
アルミニウムの抵抗のほぼ1/2のであり、最良の候補だった。
【０００４】
図１及び図２は、従来技術によれば、単一ダマシン構造の場合の銅のクロスオ
ーバー（あるいはビアホール）を作る予備段階を示している。
ーバー（あるいはビアホール）を作る予備段階を示している。
【０００５】
図１は半導体層（図示しない）を覆う誘電材料層１を示したもので、その層は
誘電材料１の表面と同じ高さ（レベル）の銅から成る接続要素２を備える。層１
の表面に密閉膜３を形成する。密閉膜３上に誘電材料層４を堆積する。エッチン
グによって得られたビアホール６の位置を画定するために層４上にハードマスキ
ング層５を堆積する。密閉層３はＳｉＮから成ってもよい。それは、接続要素２
の銅による誘電材料のコンタミネーションを防止することによって誘電材料層４
に対する保護層として作用する。また、層４のエッチングに対するバリア層とし
ても作用する。
誘電材料１の表面と同じ高さ（レベル）の銅から成る接続要素２を備える。層１
の表面に密閉膜３を形成する。密閉膜３上に誘電材料層４を堆積する。エッチン
グによって得られたビアホール６の位置を画定するために層４上にハードマスキ
ング層５を堆積する。密閉層３はＳｉＮから成ってもよい。それは、接続要素２
の銅による誘電材料のコンタミネーションを防止することによって誘電材料層４
に対する保護層として作用する。また、層４のエッチングに対するバリア層とし
ても作用する。
【０００６】
図２に示したように、次いで、接触が必要な銅接続要素２を露出するために、
例えば、フォトリソグラフィ工程によってホール６の底部において、密閉層をエ
ッチングする。
例えば、フォトリソグラフィ工程によってホール６の底部において、密閉層をエ
ッチングする。
【０００７】
以下の段階には、接続要素２に接触するようにするためにホール６を充填する
間、ハードマスキング層５上に銅層を噴霧形成することを含む。ハードマスキン
グ層のレベルに達するまで銅を化学機械的研磨によって、過剰の銅が除去でき、
かつ、銅にビアホールを得ることが可能となる。
間、ハードマスキング層５上に銅層を噴霧形成することを含む。ハードマスキン
グ層のレベルに達するまで銅を化学機械的研磨によって、過剰の銅が除去でき、
かつ、銅にビアホールを得ることが可能となる。
【０００８】
密閉層をエッチングした後、２つの有害な効果が生じうる。このエッチングの
第１の有害な効果は、接続要素２の露出面からホールの壁上に銅を噴霧すること
にある。第２の有害な効果は、エッチング工程で用いる化学作用のタイプに起因
して接続要素２の表面の汚染にある。
第１の有害な効果は、接続要素２の露出面からホールの壁上に銅を噴霧すること
にある。第２の有害な効果は、エッチング工程で用いる化学作用のタイプに起因
して接続要素２の表面の汚染にある。
【０００９】
ビアホールの壁から銅を除去すると共にホールの底部での銅の面の状態を保持
するために、当業者は乾式及び湿式化学法を用いる。例えば、誘電材料層がＳｉ
Ｏ2若しくはＳｉＮから成るとき、希薄なＨＦを含むクリーニングシーケンス及
び水素を含む反応性プラズマが効率的である。
するために、当業者は乾式及び湿式化学法を用いる。例えば、誘電材料層がＳｉ
Ｏ2若しくはＳｉＮから成るとき、希薄なＨＦを含むクリーニングシーケンス及
び水素を含む反応性プラズマが効率的である。
【００１０】
ダマシン構造の誘電材料を“低ｋ”材料であるとき、複数の問題が生ずる。密
閉層をエッチングした後、銅を噴霧するので、（ポリマー若しくは多孔性材料の
場合に）“低ｋ”材料層の深いコンタミネーションを生ずるかもしれない。それ
によって、この材料の（例えば、誘電率、放電フィールド、及び、漏れ電流）局
所的誘電特性の劣化がある。クリーニング工程は、これらの工程が起こす誘電材
料の腐食若しくは劣化の危険のため、使用することができない。また、これらク
リーニング工程は、誘電材料のバルクのコンタミネーションの除去ができない。
ＳｉＬＫのような“低ｋ”材料の場合は、フッ化水素の使用は、これがこの材料
を拡散しまたハードマスクが分離する作用があるので適当ではない。このとき、
ＳｉＬＫ用のクリーニング溶液はない。従って、当業者はコンタミネーションを
回避するために最大の努力をしなければならない。
閉層をエッチングした後、銅を噴霧するので、（ポリマー若しくは多孔性材料の
場合に）“低ｋ”材料層の深いコンタミネーションを生ずるかもしれない。それ
によって、この材料の（例えば、誘電率、放電フィールド、及び、漏れ電流）局
所的誘電特性の劣化がある。クリーニング工程は、これらの工程が起こす誘電材
料の腐食若しくは劣化の危険のため、使用することができない。また、これらク
リーニング工程は、誘電材料のバルクのコンタミネーションの除去ができない。
ＳｉＬＫのような“低ｋ”材料の場合は、フッ化水素の使用は、これがこの材料
を拡散しまたハードマスクが分離する作用があるので適当ではない。このとき、
ＳｉＬＫ用のクリーニング溶液はない。従って、当業者はコンタミネーションを
回避するために最大の努力をしなければならない。
【００１１】
また、“低ｋ”材料の使用によって、一般に、構造の力学的な抵抗の問題が生
ずる。ポリマー母体の誘電材料若しくは多孔性誘電材料を用いると、ポリマーが
柔らかめの材料のために、また、多孔性誘電材料の場合には銅の機械的研磨の間
に、ビアホールにおいてオフセットが生じてしまう。
ずる。ポリマー母体の誘電材料若しくは多孔性誘電材料を用いると、ポリマーが
柔らかめの材料のために、また、多孔性誘電材料の場合には銅の機械的研磨の間
に、ビアホールにおいてオフセットが生じてしまう。
【００１２】
本発明は、上述の問題を解決するものである。
【００１３】
本発明の目的は、ダマシン構造を備える集積回路において銅接続要素と銅接続
を形成する方法であって、その接続要素は密閉層と非常に低い誘電率を有する誘
電材料（“低ｋ”材料と称する）の少なくとも一層とによって被覆されたもので
あるという方法において： −接続要素の向かい側に接続ホールを得るために密閉層に達するまで、前記誘
電材料層をエッチングする段階と、 −銅の拡散によって、誘電材料層のコンタミネーションを回避することが可能
な保護層を、接続ホールの壁に形成する段階と、 −接続要素を露出するように、接続ホールの底部において、密閉層をエッチン
グする段階と、 −接続ホールを銅で充填する段階と、を備えている。
を形成する方法であって、その接続要素は密閉層と非常に低い誘電率を有する誘
電材料（“低ｋ”材料と称する）の少なくとも一層とによって被覆されたもので
あるという方法において： −接続要素の向かい側に接続ホールを得るために密閉層に達するまで、前記誘
電材料層をエッチングする段階と、 −銅の拡散によって、誘電材料層のコンタミネーションを回避することが可能
な保護層を、接続ホールの壁に形成する段階と、 −接続要素を露出するように、接続ホールの底部において、密閉層をエッチン
グする段階と、 −接続ホールを銅で充填する段階と、を備えている。
【００１４】
ホールの壁に残っている保護層は、誘電材料のコンタミネーションを防止する
。接続ホールについて、リスクなしでクリーニングすることができる。それによ
って、構造の機械的強度を強化する。スペーサを用いることは、スペーサが銅の
拡散に対してバリアとして作用しないとすると、好都合である。
。接続ホールについて、リスクなしでクリーニングすることができる。それによ
って、構造の機械的強度を強化する。スペーサを用いることは、スペーサが銅の
拡散に対してバリアとして作用しないとすると、好都合である。
【００１５】
密閉層の異方性エッチングの後で、かつ、接続ホールを充填する段階の前に、
方法は、接続ホールの壁と底部とをクリーニングする段階を含む。保護層を銅の
拡散に対してバリアとして作用する材料から成ると、このホールの壁のクリーニ
ング段階を省略することができる。
方法は、接続ホールの壁と底部とをクリーニングする段階を含む。保護層を銅の
拡散に対してバリアとして作用する材料から成ると、このホールの壁のクリーニ
ング段階を省略することができる。
【００１６】
密閉層はＳｉＮ層であってもよい。
【００１７】
非常に低い誘電率を有する誘電材料層は、ポリマー及び多孔性材料の中で選択
した材料でもよい。
した材料でもよい。
【００１８】
誘電層をハードマスキング層で被覆すると、方法はハードマスキング層におい
て接続要素に対する開口を形成する予備段階を備え、開口、ハードマスキング層
において開口を介して誘電材料層をエッチングを実施してもよい。ハードマスキ
ング層は、シリコン酸化物、シリコン炭化物、及び、シリコン窒化物の中から選
択してもよい。
て接続要素に対する開口を形成する予備段階を備え、開口、ハードマスキング層
において開口を介して誘電材料層をエッチングを実施してもよい。ハードマスキ
ング層は、シリコン酸化物、シリコン炭化物、及び、シリコン窒化物の中から選
択してもよい。
【００１９】
保護層を堆積する段階は、ＳｉＯ2、ＳｉＣＨ、ＴｉＮ、又は、ＳｉＮの材料
層を堆積する段階であってもよい。
層を堆積する段階であってもよい。
【００２０】
本発明は、限定的でない実施例として示した以下の記載を読み、添付図面を参
照することによって、よりよく理解され、他の利点及び特徴がより明瞭になるだ
ろう。
照することによって、よりよく理解され、他の利点及び特徴がより明瞭になるだ
ろう。
【００２１】
図３及び図４は、本発明による単一ダマシン構造の場合の銅ビアホールの形成
の予備段階を示す図である。この構造は、図１で示したものと類似しており、同
じ符号を用いている。しかしながら、誘電材料層４は“低ｋ”材料、例えば、非
常に低い誘電率、言い替えると4.2以下の相対誘電率を有するポリマー、又は、
多孔性材料である。
の予備段階を示す図である。この構造は、図１で示したものと類似しており、同
じ符号を用いている。しかしながら、誘電材料層４は“低ｋ”材料、例えば、非
常に低い誘電率、言い替えると4.2以下の相対誘電率を有するポリマー、又は、
多孔性材料である。
【００２２】
図３に示したように、ホール６を作って密閉層３を露出した後、ダマシン構造
における自由面をしっかり抱きしめる薄い保護層７を堆積する。ホール６の壁及
びその底部を保護層で被覆する。この保護層は例えば、ＳｉＮである。
における自由面をしっかり抱きしめる薄い保護層７を堆積する。ホール６の壁及
びその底部を保護層で被覆する。この保護層は例えば、ＳｉＮである。
【００２３】
次の段階は、保護層７を異方性エッチングを実施することである。エッチング
は、図３において水平に示した部分にアタックし、垂直に示した部分をそのまま
残すように設計されている。図４に示したように、保護層７において残る唯一の
部分はホール６の壁を被覆するこの層の部分である。図４は、ホール６の底部に
位置する密閉層３の部分はエッチングの間に除去され、銅接続要素２が露出する
ことを示している。ハードマスキング層及び密閉層が異なる材料から成るならば
、２種類の異なるエッチングを用いる必要がある。
は、図３において水平に示した部分にアタックし、垂直に示した部分をそのまま
残すように設計されている。図４に示したように、保護層７において残る唯一の
部分はホール６の壁を被覆するこの層の部分である。図４は、ホール６の底部に
位置する密閉層３の部分はエッチングの間に除去され、銅接続要素２が露出する
ことを示している。ハードマスキング層及び密閉層が異なる材料から成るならば
、２種類の異なるエッチングを用いる必要がある。
【００２４】
ホール６の壁を被覆する保護層７の部分は、エッチングが接続要素２を露出す
るとき、及び、ホール６のクリーニング中に、層４の誘電材料を有効に保護する
。
るとき、及び、ホール６のクリーニング中に、層４の誘電材料を有効に保護する
。
【００２５】
図５から図７は、本発明による本発明による二重ダマシン構造の場合の銅ビア
ホールの形成の予備段階を示す図である。
ホールの形成の予備段階を示す図である。
【００２６】
図５は、層１１の表面と同じ高さの銅接続要素１２を備えた誘電材料層１１を
示している。密閉層１３を層１１の表面に堆積する。密閉層１３上に第１の誘電
材料層１４を堆積する。次に、第１の誘電材料層１４に対するハードマスクとし
て作用する層１５を堆積する。次に、第２の誘電材料層２４をハードマスキング
層１５上に堆積し、次いで、第２の誘電材料層２４に対するハードマスクとして
作用する層２５を堆積する。
示している。密閉層１３を層１１の表面に堆積する。密閉層１３上に第１の誘電
材料層１４を堆積する。次に、第１の誘電材料層１４に対するハードマスクとし
て作用する層１５を堆積する。次に、第２の誘電材料層２４をハードマスキング
層１５上に堆積し、次いで、第２の誘電材料層２４に対するハードマスクとして
作用する層２５を堆積する。
【００２７】
密閉層１３はＳｉＮから成ってもよく、層１４及び層２４はＳｉＬＫから成っ
てもよく、ハードマスキング層１５及びハードマスキング層２５はＳｉＯ2、若
しくは、ＳｉＮから成ってもよい。
てもよく、ハードマスキング層１５及びハードマスキング層２５はＳｉＯ2、若
しくは、ＳｉＮから成ってもよい。
【００２８】
従来の方法を用いると、重畳したホール１６及び２６を得るために、ハードマ
スキング層１５及び２５に形成した開口を介して、誘電材料層１４及び２４をエ
ッチングする。
スキング層１５及び２５に形成した開口を介して、誘電材料層１４及び２４をエ
ッチングする。
【００２９】
図６に示したように、ホール１６及び２６を形成して密閉層１３を露出した後
、二重ダマシン構造の自由面を抱きしめる薄い保護層１７を堆積する。保護層１
７はＳｉＮ若しくはＴｉＮから成ってもよい。
、二重ダマシン構造の自由面を抱きしめる薄い保護層１７を堆積する。保護層１
７はＳｉＮ若しくはＴｉＮから成ってもよい。
【００３０】
次の段階は、保護層１７の異方性エッチングを実施することである。エッチン
グは、図６において水平に示した部分にアタックし、垂直に示した部分をそのま
ま残すように設計されている。図７に示したように、保護層１７において残る唯
一の部分はホール１６及び２６の壁を被覆するこの層の部分である。図７は、ホ
ール１６の底部に位置する密閉層１３の部分はエッチングの間に除去され、銅接
続要素１２が露出することを示している。
グは、図６において水平に示した部分にアタックし、垂直に示した部分をそのま
ま残すように設計されている。図７に示したように、保護層１７において残る唯
一の部分はホール１６及び２６の壁を被覆するこの層の部分である。図７は、ホ
ール１６の底部に位置する密閉層１３の部分はエッチングの間に除去され、銅接
続要素１２が露出することを示している。
【００３１】
ホール１６及び２６の壁を被覆する保護層１７の部分は、エッチングが接続要
素１２を露出するとき、及び、ホール１６及び２６のクリーニング中に、層１４
及び２４における誘電材料を有効に保護する。
素１２を露出するとき、及び、ホール１６及び２６のクリーニング中に、層１４
及び２４における誘電材料を有効に保護する。
【００３２】
層１５は必須ではない。しかしながら、ラインの深さ及びホールの寸法を適当
に制御することは容易である。層１５が銅バリア特性を有するならば、（環状形
状を有する）ホール２６の底部はさらなる保護を必要としない。
に制御することは容易である。層１５が銅バリア特性を有するならば、（環状形
状を有する）ホール２６の底部はさらなる保護を必要としない。
【図１】 従来技術による単一ダマシン構造の場合の銅ビアホールの形成
の予備段階を示す図である。
の予備段階を示す図である。
【図２】 従来技術による単一ダマシン構造の場合の銅ビアホールの形成
の予備段階を示す図である。
の予備段階を示す図である。
【図３】 本発明による単一ダマシン構造の場合の銅ビアホールの形成の
予備段階を示す図である。
予備段階を示す図である。
【図４】 本発明による単一ダマシン構造の場合の銅ビアホールの形成の
予備段階を示す図である。
予備段階を示す図である。
【図５】 本発明による二重ダマシン構造の場合の銅ビアホールの形成の
予備段階を示す図である。
予備段階を示す図である。
【図６】 本発明による二重ダマシン構造の場合の銅ビアホールの形成の
予備段階を示す図である。
予備段階を示す図である。
【図７】 本発明による二重ダマシン構造の場合の銅ビアホールの形成の
予備段階を示す図である。
予備段階を示す図である。
２，１２ 銅接続要素
３，１３ 密閉層
４，１４，２４ 誘電材料層
５；１５，２５ ハードマスキング層
６，１６，２６ 接続ホール
７；１７ 保護層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 イヴリン・ゴバル
フランス・Ｆ−38100・グルノーブル・ア
ヴニュ・マルセラン・ベルテロ・７
(72)発明者 オリヴィエ・ドゥモリエン
フランス・Ｆ−38120・サン−テグレヴ・
シュマン・ドゥ・ラ・グランド・コーン
ブ・９
(72)発明者 ミリアム・アスース
フランス・Ｆ−38100・グルノーブル・リ
ュ・アルベール・レクーラ・17
Ｆターム(参考） 5F033 HH33 JJ33 KK11 MM10 NN05
QQ16 QQ28 QQ37 RR01 RR04
RR06 RR21 RR29 TT01 TT04
TT06 TT07
Claims (8)
- 【請求項１】 ダマシン構造を備えた集積回路において銅接続要素（２，
１２）と銅接続を形成する方法であって、その接続要素は密閉層（３；１３）と
非常に低い誘電率を有する誘電材料（“低ｋ”材料と称する）の少なくとも一層
（４；１４，２４）とによって被覆されたものであるという方法において： −接続要素に対向した接続ホール（６；１６，２６）を得るために密閉層（３
；１３）に達するまで、前記誘電材料層（４；１４，２４）をエッチングする段
階と、 −銅の拡散による誘電材料層のコンタミネーションを回避するための保護層を
、接続ホールの壁に形成する段階と、 −接続要素（２，１２）を露出するように、接続ホールの底部の密閉層をエッ
チングする段階と、 −接続ホール（６；１６，２６）を銅で充填する段階と、を備えた方法。 - 【請求項２】 密閉層（３；１３）のエッチングの後で、かつ、接続ホー
ル（６；１６，２６）を充填する段階の前に、接続ホールをクリーニングする段
階を含む請求項１に記載の方法。 - 【請求項３】 密閉層（３；１３）がＳｉＮ層である請求項１に記載の方
法。 - 【請求項４】 非常に低い誘電率を有する誘電材料の前記一層（４；１４
，２４）が、ポリマー及び多孔性材料の中から選択された材料である請求項１に
記載の方法。 - 【請求項５】 誘電材料層（４；１４，２４）がハードマスキング層（５
；１５，２５）で被覆され、方法がハードマスキング層において接続要素（２，
１２）に対向した開口を形成する予備段階を備え、誘電体層のエッチングはハー
ドマスキング層における開口を介して実施される請求項１に記載の方法。 - 【請求項６】 ハードマスキング層（５；１５，２５）は、シリコン酸化
物、シリコン炭化物、及び、シリコン窒化物の中から選択された材料の層である
請求項５に記載の方法。 - 【請求項７】 保護層（７；１７）を堆積する段階は、金属材料層を堆積
することである請求項１に記載の方法。 - 【請求項８】 保護層（７；１７）を堆積する段階は、ＳｉＯ2、ＳｉＣＨ
、ＴｉＮ及びＳｉＮの中から選択された材料の層を堆積することである請求項１
に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR99/11468 | 1999-09-14 | ||
| FR9911468A FR2798512B1 (fr) | 1999-09-14 | 1999-09-14 | Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre |
| PCT/FR2000/002515 WO2001020665A1 (fr) | 1999-09-14 | 2000-09-12 | Procede de realisation d'une connexion en cuivre |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003509862A true JP2003509862A (ja) | 2003-03-11 |
Family
ID=9549812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001524145A Pending JP2003509862A (ja) | 1999-09-14 | 2000-09-12 | 集積回路における誘電材料層を介した銅接続の形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6521533B1 (ja) |
| EP (1) | EP1212793B1 (ja) |
| JP (1) | JP2003509862A (ja) |
| DE (1) | DE60029599T2 (ja) |
| FR (1) | FR2798512B1 (ja) |
| WO (1) | WO2001020665A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003687A (ja) * | 2009-06-18 | 2011-01-06 | Tokyo Electron Ltd | 多層配線の形成方法 |
| JP2011526078A (ja) * | 2008-06-27 | 2011-09-29 | アプライド マテリアルズ インコーポレイテッド | 薄いバリア層を用いた多孔性誘電体への溶媒および溶液の侵入の阻止および低減 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3365554B2 (ja) * | 2000-02-07 | 2003-01-14 | キヤノン販売株式会社 | 半導体装置の製造方法 |
| US7132363B2 (en) * | 2001-03-27 | 2006-11-07 | Advanced Micro Devices, Inc. | Stabilizing fluorine etching of low-k materials |
| US6469385B1 (en) * | 2001-06-04 | 2002-10-22 | Advanced Micro Devices, Inc. | Integrated circuit with dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers |
| US6979903B1 (en) * | 2001-06-04 | 2005-12-27 | Advanced Micro Devices, Inc. | Integrated circuit with dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers |
| GB0117250D0 (en) * | 2001-07-14 | 2001-09-05 | Trikon Holdings Ltd | Method of forming a conductive interconnect |
| WO2003048407A1 (en) * | 2001-10-11 | 2003-06-12 | Epion Corporation | Gcib processing to improve interconnection vias and improved interconnection via |
| TW558823B (en) * | 2002-04-10 | 2003-10-21 | Via Tech Inc | Through-hole process of integrated circuit substrate |
| US7005375B2 (en) * | 2002-09-30 | 2006-02-28 | Agere Systems Inc. | Method to avoid copper contamination of a via or dual damascene structure |
| JP2006019480A (ja) * | 2004-07-01 | 2006-01-19 | Nec Electronics Corp | 半導体装置の製造方法 |
| DE102007010883A1 (de) * | 2007-03-06 | 2008-09-18 | Infineon Technologies Ag | Leistungshalbleiteranordnung und Verfahren zu dessen Herstellung |
| JP5512930B2 (ja) | 2007-03-26 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5512931B2 (ja) * | 2007-03-26 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8030733B1 (en) | 2007-05-22 | 2011-10-04 | National Semiconductor Corporation | Copper-compatible fuse target |
| US7964934B1 (en) | 2007-05-22 | 2011-06-21 | National Semiconductor Corporation | Fuse target and method of forming the fuse target in a copper process flow |
| US20090026486A1 (en) * | 2007-07-26 | 2009-01-29 | Sharp Kabushiki Kaisha | Nitride based compound semiconductor light emitting device and method of manufacturing the same |
| US7981308B2 (en) | 2007-12-31 | 2011-07-19 | Robert Bosch Gmbh | Method of etching a device using a hard mask and etch stop layer |
| US7709956B2 (en) * | 2008-09-15 | 2010-05-04 | National Semiconductor Corporation | Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure |
| US9859156B2 (en) * | 2015-12-30 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with sidewall dielectric protection layer |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10261715A (ja) * | 1996-12-12 | 1998-09-29 | Nec Corp | 多層配線構造及びその製造方法 |
| JPH10340865A (ja) * | 1997-05-19 | 1998-12-22 | Internatl Business Mach Corp <Ibm> | ビア中に自己整合銅拡散バリヤを形成する方法 |
| JPH11154705A (ja) * | 1997-08-29 | 1999-06-08 | Motorola Inc | デュアル・インレイド構造を有する半導体素子の形成方法 |
| JP2000195951A (ja) * | 1998-12-28 | 2000-07-14 | United Microelectron Corp | 多重レベル相互接続構造を持つ集積回路における二重ダマスク構造製造方法 |
| JP2000306995A (ja) * | 1999-04-20 | 2000-11-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2001035917A (ja) * | 1999-07-19 | 2001-02-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2002525871A (ja) * | 1998-09-23 | 2002-08-13 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 集積回路およびその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260492A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 半導体装置の製造方法 |
| JPH11135506A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 半導体装置の製造方法 |
| US6291334B1 (en) * | 1997-12-19 | 2001-09-18 | Applied Materials, Inc. | Etch stop layer for dual damascene process |
| US6287977B1 (en) | 1998-07-31 | 2001-09-11 | Applied Materials, Inc. | Method and apparatus for forming improved metal interconnects |
| US6127089A (en) * | 1998-08-28 | 2000-10-03 | Advanced Micro Devices, Inc. | Interconnect structure with low k dielectric materials and method of making the same with single and dual damascene techniques |
| US6252303B1 (en) * | 1998-12-02 | 2001-06-26 | Advanced Micro Devices, Inc. | Intergration of low-K SiOF as inter-layer dielectric |
| US6291887B1 (en) * | 1999-01-04 | 2001-09-18 | Advanced Micro Devices, Inc. | Dual damascene arrangements for metal interconnection with low k dielectric constant materials and nitride middle etch stop layer |
| US6218317B1 (en) * | 1999-04-19 | 2001-04-17 | National Semiconductor Corp. | Methylated oxide-type dielectric as a replacement for SiO2 hardmasks used in polymeric low K, dual damascene interconnect integration |
-
1999
- 1999-09-14 FR FR9911468A patent/FR2798512B1/fr not_active Expired - Fee Related
-
2000
- 2000-09-12 WO PCT/FR2000/002515 patent/WO2001020665A1/fr active IP Right Grant
- 2000-09-12 US US10/070,898 patent/US6521533B1/en not_active Expired - Lifetime
- 2000-09-12 DE DE60029599T patent/DE60029599T2/de not_active Expired - Lifetime
- 2000-09-12 EP EP00962614A patent/EP1212793B1/fr not_active Expired - Lifetime
- 2000-09-12 JP JP2001524145A patent/JP2003509862A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10261715A (ja) * | 1996-12-12 | 1998-09-29 | Nec Corp | 多層配線構造及びその製造方法 |
| JPH10340865A (ja) * | 1997-05-19 | 1998-12-22 | Internatl Business Mach Corp <Ibm> | ビア中に自己整合銅拡散バリヤを形成する方法 |
| JPH11154705A (ja) * | 1997-08-29 | 1999-06-08 | Motorola Inc | デュアル・インレイド構造を有する半導体素子の形成方法 |
| JP2002525871A (ja) * | 1998-09-23 | 2002-08-13 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 集積回路およびその製造方法 |
| JP2000195951A (ja) * | 1998-12-28 | 2000-07-14 | United Microelectron Corp | 多重レベル相互接続構造を持つ集積回路における二重ダマスク構造製造方法 |
| JP2000306995A (ja) * | 1999-04-20 | 2000-11-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2001035917A (ja) * | 1999-07-19 | 2001-02-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011526078A (ja) * | 2008-06-27 | 2011-09-29 | アプライド マテリアルズ インコーポレイテッド | 薄いバリア層を用いた多孔性誘電体への溶媒および溶液の侵入の阻止および低減 |
| JP2011003687A (ja) * | 2009-06-18 | 2011-01-06 | Tokyo Electron Ltd | 多層配線の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1212793B1 (fr) | 2006-07-26 |
| FR2798512A1 (fr) | 2001-03-16 |
| FR2798512B1 (fr) | 2001-10-19 |
| DE60029599D1 (de) | 2006-09-07 |
| EP1212793A1 (fr) | 2002-06-12 |
| US6521533B1 (en) | 2003-02-18 |
| WO2001020665A1 (fr) | 2001-03-22 |
| DE60029599T2 (de) | 2007-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003509862A (ja) | 集積回路における誘電材料層を介した銅接続の形成方法 | |
| KR100400037B1 (ko) | 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법 | |
| US6680538B2 (en) | Semiconductor device for suppressing detachment of conductive layer | |
| US5854140A (en) | Method of making an aluminum contact | |
| US6025264A (en) | Fabricating method of a barrier layer | |
| US20050263902A1 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| US20050191851A1 (en) | Barrier metal cap structure on copper lines and vias | |
| US20030194859A1 (en) | Method of fabricating contact plug | |
| KR101031682B1 (ko) | 초저 ｋ 유전체를 갖는 금속을 집적시키는 방법 | |
| KR19980086535A (ko) | 집적 회로 구조체의 구리 오염 방지 방법 | |
| US6093656A (en) | Method of minimizing dishing during chemical mechanical polishing of semiconductor metals for making a semiconductor device | |
| US6146986A (en) | Lithographic method for creating damascene metallization layers | |
| JP2009026864A (ja) | 半導体装置の製造方法及び半導体装置 | |
| CN110571189B (zh) | 导电插塞及其形成方法、集成电路 | |
| JP3914381B2 (ja) | 半導体装置の電気的連結配線製造方法 | |
| US6255192B1 (en) | Methods for barrier layer formation | |
| US6110843A (en) | Etch back method for smoothing microbubble-generated defects in spin-on-glass interlayer dielectric | |
| JP2004128499A (ja) | バイア或いはジュアルダマスカス構造の銅汚染を避けるための方法 | |
| KR100300065B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JP2745216B2 (ja) | 半導体素子のタングステンプラグ形成方法 | |
| KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
| JPH09162288A (ja) | 配線構造およびその形成方法 | |
| US8691690B2 (en) | Contact formation method incorporating preventative etch step reducing interlayer dielectric material flake defects | |
| KR20050052630A (ko) | 반도체 소자의 메탈 콘택 형성방법 | |
| US20060024961A1 (en) | Interlevel dielectric layer and metal layer sealing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110224 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110524 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110712 |