JP2745216B2 - 半導体素子のタングステンプラグ形成方法 - Google Patents

半導体素子のタングステンプラグ形成方法

Info

Publication number
JP2745216B2
JP2745216B2 JP8302706A JP30270696A JP2745216B2 JP 2745216 B2 JP2745216 B2 JP 2745216B2 JP 8302706 A JP8302706 A JP 8302706A JP 30270696 A JP30270696 A JP 30270696A JP 2745216 B2 JP2745216 B2 JP 2745216B2
Authority
JP
Japan
Prior art keywords
tungsten
forming
contact hole
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8302706A
Other languages
English (en)
Other versions
JPH09167801A (ja
Inventor
相 ▲ふん▼ 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019950041448A external-priority patent/KR100237029B1/ko
Priority claimed from KR1019950048308A external-priority patent/KR100192173B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JPH09167801A publication Critical patent/JPH09167801A/ja
Application granted granted Critical
Publication of JP2745216B2 publication Critical patent/JP2745216B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の形成方
法に関し、特にコンタクトホール内にタングステンプラ
グ（plug）を形成した後コンタクトホール以外の部分に
残存するタングステン残留物を効果的に除去することが
できるようにした半導体素子のタングステンプラグ形成
方法に関するものである。
【０００２】
【従来の技術】最近半導体素子が高集積化されるにつれ
てコンタクトホールの大きさが小さくなる傾向にある。
コンタクトホールの大きさが小さくなるにつれて金属コ
ンタクト工程の間にコンタクトホール内部に金属が良く
埋め込まれることができなくなるためコンタクト抵抗が
増加するという問題が発生する。
【０００３】一般的に、金属コンタクト工程に使用され
る金属としては伝導性が高いアルミニウムが使用され
る。ところが、アルミニウムは伝導性が優秀である反
面、ステップカバレッジ（step-coverage ）特性が悪い
ため、小さいコンタクトホール内部を良好に埋め込むこ
とができないという問題がある。
【０００４】このような問題を解決するための方法とし
てステップカバレッジ特性が優秀な金属を用いてまずコ
ンタクトホール内部を埋め、次にアルミニウム蒸着及び
パターニング（paterning ）工程で金属配線を形成す
る。ステップカバレッジ特性が優秀な金属としてタング
ステンが主に使用されている。タングステンは高融点の
耐熱金属でありシリコンとの熱的安定性が優秀であり、
且つ電気的比抵抗値が比較的低いという長所を有する。
【０００５】図１（Ａ）乃至図１（Ｃ）は従来の半導体
素子のタングステンプラグ形成方法を説明するための素
子の断面図である。図１（Ａ）を参照すると、フィール
ド酸化膜２は半導体基板１の一部分に形成され、導電層
３はフィールド酸化膜２の一部分上に形成される。
【０００６】絶縁膜４はフィールド酸化膜２と導電層３
を含む半導体基板１の全体構造上に形成される。コンタ
クトホールマスクを利用したリソグラフィー（lithogra
phy）工程及びエッチング工程を行うことにより絶縁膜
４の選択された部分をエッチングして導電層３が露出す
るコンタクトホール５が形成される。
【０００７】上記構成において、半導体基板１上に形成
されるフィールド酸化膜２及び導電層３により絶縁膜４
の表面部分は平坦になりえない。
【０００８】図１（Ｂ）を参照すると、障壁金属層６は
コンタクトホール５を含む絶縁膜４の全体構造上に薄く
形成される。タングステン層８はタングステン蒸着工程
によりコンタクトホール５を含む障壁金属層６上に厚く
形成される。タングステン層８が厚く形成されることに
よりコンタクトホール５内部はタングステンにより埋め
込まれる。
【０００９】図１（Ｃ）を参照すると、タングステンプ
ラグ７はタングステン層８を障壁金属層６が露出するま
で非等方性（anisotropy）エッチング工程によるエッチ
ングを行うことにより形成される。タングステンプラグ
７はコンタクトホール５の内部を埋めるタングステン層
８を指称する。図示されていないが、タングステンプラ
グ７を形成した後、アルミニウム蒸着及びパターニング
工程を行うことによりタングステンプラグ７と連結され
る配線を形成する。
【００１０】
【発明が解決しようとする課題】上記において、非等方
性エッチング工程でタングステン層８をエッチングする
ことによりコンタクトホール５の内部にのみタングステ
ン層８を残してタングステンプラグ７を形成すると問題
が発生しないが、上述した如く絶縁膜４の表面部分が平
坦でないため傾斜した部分S1が存在することになり、こ
の傾斜した部分S1においてタングステン層８が除去され
ずタングステン残留物8Aが存在することになる。
【００１１】タングステン残留物8Aを除去しない状態で
金属配線を形成する場合、このタングステン残留物8Aが
金属配線間を短絡させることになり製品の信頼性を低下
させる問題点が生じる。
【００１２】したがって、本発明の目的はコンタクトホ
ール以外の部分に残存するタングステン残留物を効果的
に除去して前記の問題点を解決することができる半導体
素子のタングステンプラグ形成方法を提供することにそ
の目的がある。
【００１３】
【課題を解決するための手段】このような目的を達成す
るため、本発明の半導体素子のタングステンプラグ形成
方法は、半導体基板上に絶縁膜を形成し、前記絶縁膜の
選択された部分をエッチングすることによってコンタク
トホールを形成する段階と、前記コンタクトホールを含
む前記絶縁膜全体構造上に障壁金属層及びタングステン
層を順次に形成する段階と、前記障壁金属層が露出する
まで前記タングステン層をエッチングすることによって
前記コンタクトホール内部にタングステンプラグを形成
する段階と、前記コンタクトホール以外の前記障壁金属
層に残存するタングステン残留物を除去するため、過酸
化水素（Ｈ2 Ｏ2 ）と超純水（Ｈ2 Ｏ）が混合した化学
溶液を使用して酸化工程を実施することによって前記タ
ングステン残留物が酸化膜に変化する段階と、前記酸化
膜をＮＦ3 ガスとＡｒガスを使用して除去する段階から
なることを特徴とする。
【００１４】また、上記目的を達成するための他の半導
体素子のタングステンプラグ形成方法は、コンタクトホ
ールが形成される半導体基板を提供する段階と、前記コ
ンタクトホールを含む全体構造上に、タングステン層が
形成される段階と、前記タングステン層をエッチングす
ることによって前記コンタクトホール内部にタングステ
ンプラグを形成する段階と、前記コンタクトホール以外
の部分に残存するタングステン残留物を除去するため過
酸化水素（Ｈ2 Ｏ2 ）と超純水（Ｈ2 Ｏ）が混合した化
学溶液を使用して酸化工程を実施することによって前記
タングステン残留物が酸化膜に変化する段階と、前記酸
化膜をＮＦ3 ガスとＡｒガスを使用して除去する段階か
らなることを特徴とする。
【００１５】また、上記目的を達成するための更に他の
半導体素子のタングステンプラグ形成方法は、半導体基
板上に形成された絶縁膜の選択された部分をエッチング
してコンタクトホールが形成された前記半導体基板が提
供される段階と、前記コンタクトホールを含む前記絶縁
膜上にタングステン層が形成される段階と、前記タング
ステン層を選択された厚さにエッチングして薄いタング
ステン層が形成される段階と、前記薄いタングステン層
に金属層及び反射防止膜が順次に形成される段階と、前
記反射防止膜、前記金属層及び前記薄いタングステン層
の選択された部分を順次にエッチングして前記コンタク
トホール内部に形成されるタングステンプラグと連結さ
れて金属配線が形成される段階と、前記コンタクトホー
ル以外の前記絶縁膜上に残存するタングステン残留物を
除去するため、過酸化水素（Ｈ2Ｏ2 ）と超純水（Ｈ2
Ｏ）が混合した化学溶液を使用して酸化工程を実施し、
このため前記金属配線が露出される表面部分と前記タン
グステン残留物が酸化膜に変化する段階と、前記酸化膜
をＮＦ3 ガスを利用した非等方性エッチング工程によっ
て除去する段階からなることを特徴とする。
【００１６】
【発明の実施の形態】以下に、添付した図面を参照して
本発明を詳細に説明する。図２（Ａ）を参照すると、フ
ィールド酸化膜12は半導体基板11の一部分に形成され、
また導電層13はフィールド酸化膜12の一部分上に形成さ
れる。絶縁膜14はフィールド酸化膜12と導電層13を含む
半導体基板11の全体構造上に形成される。コンタクトホ
ールマスクを利用したリソグラフィー工程及びエッチン
グ工程により絶縁膜14の選択された部分をエッチングし
て導電層13が露出するコンタクトホール15が形成され
る。
【００１７】上記構成において、半導体基板11上に形成
されるフィールド酸化膜12及び導電層13により絶縁膜14
の表面部分は平坦ではない。
【００１８】図２（Ｂ）を参照すると、障壁金属層16は
コンタクトホール15を含む絶縁膜14の全体構造上に薄く
形成される。タングステン層18はタングステン蒸着工程
によりコンタクトホール15を含む障壁金属層16上に厚く
形成される。タングステン層18を厚く形成することによ
りコンタクトホール15内部はタングステンで埋めること
になる。
【００１９】前記障壁金属層16はチタニウム（Ｔｉ）及
びチタニウムナイトライド（ＴｉＮ）を順次に蒸着して
形成される。チタニウム（Ｔｉ）は２００乃至５００Å
の厚さに蒸着され、またチタニウムナイトライド（Ｔｉ
Ｎ）は５００乃至９００Åの厚さに蒸着される。タング
ステン層18はＳｉＨ4 ，ＷＦ6 ガスを用いた蒸着工程に
より５０００乃至８０００Åの厚さに形成される。
【００２０】図２（Ｃ）には、タングステン層18を障壁
金属層15が露出するまで非等方性エッチング工程により
エッチングしてタングステンプラグ17を形成した様子が
示される。タングステンプラグ17はコンタクトホール15
の内部を埋めるタングステン層18を指称する。
【００２１】上記構成において、非等方性エッチング工
程によりタングステン層18をエッチングしてコンタクト
ホール５の内部にのみタングステン層18を残しタングス
テンプラグ17を形成すると問題が発生しないが、上述し
た如く絶縁膜14の表面部分が平坦でないため傾斜した部
分S2が存在することになり、この傾斜した部分S2からタ
ングステン層18が除去されないためタングステン残留物
18A が存在することになる。
【００２２】図２（Ｄ）は酸化工程によりタングステン
残留物18A を酸化膜19に変化させ、洗浄工程及び乾燥工
程を実施した様子を示す。酸化膜工程の間タングステン
プラグ17の表面部分も酸化膜19に変化する。
【００２３】上述の酸化工程は過酸化水素（Ｈ2 Ｏ2 ）
と超純水（Ｈ2 Ｏ）が１：１で混合された化学溶液を使
用し、この化学溶液にタングステン残留物18A が形成さ
れているウエハーをタングステン残留物18A が酸化膜19
に完全に変化するまで浸しておく。浸す時間（dipping
time）は５乃至３０分とする。化学溶液を５０乃至１０
０℃に加熱するとタングステン残留物18A の酸化速度を
増加させることができる。洗浄工程においては超純水が
利用される。
【００２４】図２（Ｅ）は酸化膜19がエッチング工程に
より除去された様子を示す。酸化膜19のエッチング工程
は１０乃至１００ＳＣＣＭのＮＦ3 ガスと０乃至２００
ＳＣＣＭのＡｒガスを用い、圧力は５０乃至５００ｍＴ
ｏｒｒ、電力は２００乃至７００ワット（Ｗ）、また磁
場は０乃至１００ガウス（Gauss ）の条件下で実施す
る。
【００２５】図３（Ａ）乃至図３（Ｅ）は本発明の第２
実施形態による半導体素子のタングステンプラグ形成方
法を説明するための素子の断面図である。図３（Ａ）図
を参照すると、フィールド酸化膜22が半導体基板21の一
部分に形成され、導電層23はフィールド酸化膜22の一部
分上に形成される。
【００２６】絶縁膜24はフィールド酸化膜22と導電層23
を含む半導体基板21の全体構造上に形成される。半導体
基板21上に形成されたフィールド酸化膜22及び導電層23
のため絶縁膜24の表面部分は平坦ではない。
【００２７】コンタクトホールマスクを利用したリソグ
ラフィー工程及びエッチング工程を行うことにより絶縁
膜24の選択された部分をエッチングして導電層23が露出
するコンタクトホール20が形成される。タングステン層
26はタングステン蒸着工程によりコンタクトホール20を
含む絶縁膜24上に厚く形成される。タングステン層26を
厚く形成することによりコンタクトホール20の内部はタ
ングステンにより埋め込まれることになる。タングステ
ン層26はＳｉＨ4 ，ＷＦ6 ガスを用いた蒸着工程により
５０００乃至８０００Åの厚さに形成される。
【００２８】図３（Ｂ）は厚く形成されたタングステン
層26を５００乃至１０００Åの厚さが残るまで非等方性
（anisotropy）エッチング工程でエッチングし、薄くな
ったタングステン層26上に金属層27及び反射防止膜28を
順次に形成した様子が示される。
【００２９】コンタクトホール20の内部を満たすタング
ステン層26はタングステンプラグ25と指称する。金属層
27は伝導性が優秀なアルミニウムまたはアルミニウム合
金を、反射防止膜28にはＴｉＮを主に使用する。
【００３０】図３（Ｃ）を参照すると、金属配線マスク
を利用したリソグラフィー工程及びエッチング工程によ
り反射防止膜28、金属層27及び薄いタングステン層26の
選択された部分を順次にエッチングしてタングステンプ
ラグ25と連結される金属配線40が形成される。
【００３１】上述した如く絶縁膜24の表面部分が平坦で
ないため金属配線40を形成するためのエッチング工程
中、該絶縁膜24上に存在する傾斜した部分S3から薄いタ
ングステン層26が除去されないためタングステン残留物
26A が残存することになる。
【００３２】図３（Ｄ）は酸化工程によりタングステン
残留物26A が第１酸化膜29A に変化した様子が示され
る。酸化工程中、金属配線40の露出した表面部分も第２
酸化膜29B に変化する。
【００３３】前記酸化工程は過酸化水素（Ｈ2 Ｏ2 ）と
超純水（Ｈ2 Ｏ）が１：１に混合された化学溶液を使用
し、この化学溶液にタングステン残留物26A が形成され
たウエハーをタングステン残留物26A が第１酸化膜29A
に完全に変化するまで浸す。浸す時間は５乃至３０分と
する。化学溶液を５０乃至１００℃に加熱することによ
りタングステン残留物18A の酸化速度を増加させること
ができる。
【００３４】図３（Ｅ）は第１酸化膜29A と金属配線40
上の部分の第２酸化膜29B をＮＦ3ガスを使用した非等
方性エッチング工程により除去した様子を図示する。前
記非等方性エッチング工程により第１酸化膜29A と金属
配線40上の部分の第２酸化膜29B は完全に除去され、金
属配線40両側面部分の第２酸化膜29A は残ってスペーサ
酸化膜29になり、このスペーサ酸化膜29は金属配線40の
腐食を防止することにおいて一助となる。
【００３５】図４（Ａ）乃至図４（Ｆ）は本発明の第３
実施形態による半導体素子のタングステンプラグ形成方
法を説明するための素子の断面図である。図４（Ａ）を
参照すると、フィールド酸化膜32は半導体基板31の一部
分に形成され、導電層33はフィールド酸化膜32の一部分
上に形成される。
【００３６】絶縁膜34はフィールド酸化膜32と導電層33
を含む半導体基板31の全体構造上に形成される。半導体
基板31上に形成されたフィールド酸化膜32及び導電層33
により絶縁膜34の表面部分は平坦ではない。コンタクト
ホールマクスを利用したリソグラフィー工程及びエッチ
ング工程により絶縁膜34の選択された部分をエッチング
して導電層33が露出するコンタクトホール30が形成され
る。
【００３７】タングステン層36はタングステン蒸着工程
によりコンタクトホール30を含む絶縁膜34上に厚く形成
される。タングステン層36を厚く形成することによりコ
ンタクトホール30内部はタングステンにより満たされ
る。タングステン層36はＳｉＨ 4 ，ＷＦ6 ガスを利用し
た蒸着工程で５０００乃至８０００Åの厚さに形成され
る。
【００３８】図４（Ｂ）はタングステン層36を絶縁膜34
が露出されるまでエッチングをしてタングステンプラグ
35を形成した様子が示される。タングステンプラグ35は
コンタクトホール30の内部を満たすタングステン層36を
指称する。
【００３９】前述のタングステンプラグ35を形成するた
めエッチング工程で用いられるガスはＳＦ6 、Ｏ2 及び
Ａｒが混合されたガスである。タングステン層36をエッ
チングしてコンタクトホール30の内部にのみタングステ
ン層36を残してタングステンプラグ35を形成すると問題
が発生しないが、上述した如く絶縁膜34の表面部分が平
坦でないため傾斜した部分S4が存在することになり、こ
の傾斜した部分S4からタングステン層36が除去されない
ためタングステン残留物36A が残存することになる。
【００４０】図４（Ｃ）はタングステン残留物36A 及び
タングステンプラグ35を含む絶縁膜34上に金属層37及び
反射防止膜38を順次に形成した様子が示される。金属層
37は伝導性が優秀なアルミニウムまたはアルミニウム合
金が主に使用され、反射防止膜28にはＴｉＮが主に使用
される。
【００４１】図４（Ｄ）を参照すると、金属配線マスク
を利用したリソグラフィー工程及びエッチング工程によ
り反射防止膜38及び金属層37の選択された部分を順次に
エッチングしてタングステンプラグ35と連結される金属
配線50が形成される。金属配線50が形成された後もタン
グステン残留物36A は依然として存在する。
【００４２】図４（Ｅ）は酸化工程によりタングステン
残留物36A が第１酸化膜39A に変化した様子が示され
る。酸化工程の間、金属配線50の露出した表面部分も第
２酸化膜39B に変化する。
【００４３】前記酸化工程は過酸化水素（Ｈ2 Ｏ2 ）と
超純水（Ｈ2 Ｏ）が１：１に混合された化学溶液を使用
し、この化学溶液にタングステン残留物36A が形成され
ているウエハーをタングステン残留物36A が第１酸化膜
39A に完全に変化するまで浸す。浸す時間（dipping ti
me）は５乃至３０分とする。化学溶液を５０乃至１００
℃に加熱することによりタングステン残留物18A の酸化
速度を増加させることができる。
【００４４】図４（Ｆ）は第１酸化膜39A と金属配線50
上の部分の第２酸化膜39B をＮＦ3ガスを用いた非等方
性エッチング工程により除去した様子が示される。この
非等方性エッチング工程により第１酸化膜39A と金属配
線50上端部分の第２酸化膜39B は完全に除去され、金属
配線50両側部分の第２酸化膜39B は残ってスペーサ酸化
膜39となり、このスペーサ酸化膜39は金属配線50の腐食
を予防することにおいて一助となる。
【００４５】
【発明の効果】上述した如く、本発明の半導体素子のタ
ングステンプラグ形成方法はタングステンプラグ形成時
に絶縁膜も傾斜した部分に残ることになるタングステン
残留物を効果的に除去するとともに反射防止膜も同時に
除去することができるため金属配線間の短絡を防止する
ことは勿論コンタクト抵抗も低下させることができる。
【図面の簡単な説明】
【図１】（Ａ）乃至（Ｃ）は従来の半導体素子のタング
ステンプラグ形成方法を説明するための素子の断面図で
ある。
【図２】（Ａ）乃至（Ｅ）は本発明の第１実施形態によ
る半導体素子のタングステンプラグを形成方法を説明す
るための素子の断面図である。
【図３】（Ａ）乃至（Ｅ）は本発明の第２実施形態によ
る半導体素子のタングステンプラグ形成方法を説明する
ための素子の断面図である。
【図４】（Ａ）乃至（Ｆ）は本発明の第３実施形態によ
る半導体素子のタングステンプラグ形成方法を説明する
ための素子の断面図である。
【符号の説明】
１，11，21，31…半導体基板 ２，12，22，32…フィールド酸化膜 ３，13，23，33…導電層 ４，14，24，34…絶縁膜 ５，15，20，30…コンタクトホール ６，16…障壁金属層 ７，17，25，35…タングステンプラグ ８，18，26，36…タングステン層 8A，18A ，26A ，36A …タングステン残留物 27，37…金属層 28，38…反射防止膜 29，39…スペーサ酸化膜 19，29A ，29B ，39A ，39B …酸化膜 40，50…金属配線

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体素子のタングステンプラグ形成方法
    において、 半導体基板上に絶縁膜を形成し、前記絶縁膜の選択され
    た部分をエッチングすることによってコンタクトホール
    を形成する段階と、 前記コンタクトホールを含む前記絶縁膜全体構造上に障
    壁金属層及びタングステン層を順次に形成する段階と、 前記障壁金属層が露出するまで前記タングステン層をエ
    ッチングすることによって前記コンタクトホール内部に
    タングステンプラグを形成する段階と、 前記コンタクトホール以外の前記障壁金属層に残存する
    タングステン残留物を除去するため、過酸化水素（Ｈ2
    Ｏ2 ）と超純水（Ｈ2 Ｏ）が混合した化学溶液を使用し
    て酸化工程を実施することによって前記タングステン残
    留物が酸化膜に変化する段階と、 前記酸化膜をＮＦ3 ガスとＡｒガスを使用して除去する
    段階からなることを特徴とする半導体素子のタングステ
    ンプラグ形成方法。
  2. 【請求項２】請求項１において、 前記化学溶液は過酸化水素（Ｈ2 Ｏ2 ）と超純水（Ｈ2
    Ｏ）が１：１の比率で混合されることを特徴とする半導
    体素子のタングステンプラグ形成方法。
  3. 【請求項３】請求項１において、 前記化学溶液は５０乃至１００℃の温度範囲で使用する
    ことを特徴とする半導体素子のタングステンプラグ形成
    方法。
  4. 【請求項４】請求項１において、 前記酸化膜除去工程は１０乃至１００ＳＣＣＭのＮＦ3
    ガスと０乃至２００ＳＣＣＭのＡｒガスを用いて、５０
    乃至５００ｍＴｏｒｒの圧力、２００乃至７００ワット
    （Ｗ）の電力、０乃至１００ガウス（Ｇａｕｓｓ）の磁
    場の条件のもとで実施することを特徴とする半導体素子
    のタングステンプラグ形成方法。
  5. 【請求項５】半導体素子のタングステンプラグ形成方法
    において、 コンタクトホールが形成される半導体基板を提供する段
    階と、 前記コンタクトホールを含む全体構造上に、タングステ
    ン層が形成される段階と、 前記タングステン層をエッチングすることによって前記
    コンタクトホール内部にタングステンプラグを形成する
    段階と、 前記コンタクトホール以外の部分に残存するタングステ
    ン残留物を除去するため過酸化水素（Ｈ2 Ｏ2 ）と超純
    水（Ｈ2 Ｏ）が混合した化学溶液を使用して酸化工程を
    実施することによって前記タングステン残留物が酸化膜
    に変化する段階と、 前記酸化膜をＮＦ3 ガスとＡｒガスを使用して除去する
    段階からなることを特徴とする半導体素子のタングステ
    ンプラグ形成方法。
  6. 【請求項６】請求項５において、 前記化学溶液は過酸化水素（Ｈ2 Ｏ2 ）と超純粋（Ｈ2
    Ｏ）が１：１の比率で混合されることを特徴とする半導
    体素子のタングステンプラグ形成方法。
  7. 【請求項７】請求項５において、 前記化学溶液は５０乃至１００℃の温度範囲内で使用す
    ることを特徴とする半導体素子のタングステンプラグ形
    成方法。
  8. 【請求項８】請求項５において、 前記酸化膜除去工程は１０乃至１００ＳＣＣＭのＮＦ3
    ガスと０乃至２００ＳＣＣＭのＡｒガスを用いて、５０
    乃至５００ｍＴｏｒｒの圧力、２００乃至７００ワット
    （Ｗ）の電力、０乃至１００ガウス（Ｇａｕｓｓ）の磁
    場の条件のもとで実施することを特徴とする半導体素子
    のタングステンプラグ形成方法。
  9. 【請求項９】半導体素子のタングステンプラグ形成方法
    において、 半導体基板上に形成された絶縁膜の選択された部分をエ
    ッチングしてコンタクトホールが形成された前記半導体
    基板が提供される段階と、 前記コンタクトホールを含む前記絶縁膜上にタングステ
    ン層が形成される段階と、前記タングステン層を選択さ
    れた厚さにエッチングして薄いタングステン層が形成さ
    れる段階と、前記薄いタングステン層に金属層及び反射
    防止膜が順次に形成される段階と、前記反射防止膜、前
    記金属層及び前記薄いタングステン層の選択された部分
    を順次にエッチングして前記コンタクトホール内部に形
    成されるタングステンプラグと連結されて金属配線が形
    成される段階と、前記コンタクトホール以外の前記絶縁
    膜上に残存するタングステン残留物を除去するため、過
    酸化水素（Ｈ2 Ｏ2 ）と超純水（Ｈ2 Ｏ）が混合した化
    学溶液を使用して酸化工程を実施し、このため前記金属
    配線が露出される表面部分と前記タングステン残留物が
    酸化膜に変化する段階と、前記酸化膜をＮＦ3 ガスを利
    用した非等方性エッチング工程によって除去する段階か
    らなることを特徴とする半導体素子のタングステンプラ
    グ形成方法。
  10. 【請求項１０】請求項９において、 前記化学溶液は過酸化水素（Ｈ2 Ｏ2 ）と超純水（Ｈ2
    Ｏ）が１：１の比率で混合されることを特徴とする半導
    体素子のタングステンプラグ形成方法。
  11. 【請求項１１】請求項９において、 前記化学溶液は５０乃至１００℃の温度範囲で使用する
    ことを特徴とする半導体素子のタングステンプラグ形成
    方法。
  12. 【請求項１２】半導体素子のタングステンプラグ形成方
    法において、 半導体基板上に絶縁膜が形成され、前記絶縁膜の選択さ
    れた部分をエッチングすることによってコンタクトホー
    ルを形成する段階と、 前記コンタクトホールを含む前記絶縁膜全体構造上にタ
    ングステン層が形成される段階と、 前記タングステン層を前記絶縁膜が露出されるまでエッ
    チングすることによって前記コンタクトホール内部にタ
    ングステンプラグを形成する段階と、 前記タングステンプラグを含む前記絶縁膜全体構造上に
    金属層及び反射防止膜が順次に形成される段階と、 前記反射防止膜及び前記金属層の選択された部分を順次
    にエッチングして前記タングステンプラグと連結される
    金属配線が形成される段階と、 前記コンタクトホール以外の前記絶縁膜上に残存するタ
    ングステン残留物を除去するため、過酸化水素（Ｈ2 Ｏ
    2 ）と超純水（Ｈ2 Ｏ）が混合した化学溶液を使用して
    酸化工程を実施することによって前記金属配線の露出さ
    れた表面部分と前記タングステン残留物が酸化膜に変化
    する段階と、 前記酸化膜をＮＦ3 ガスを利用した非等方性エッチング
    工程によって除去する段階からなることを特徴とする半
    導体素子のタングステンプラグ形成方法。
  13. 【請求項１３】請求項１２において、 前記化学溶液は過酸化水素（Ｈ2 Ｏ2 ）と超純水（Ｈ2
    Ｏ）が１：１の比率で混合されることを特徴とする半導
    体素子のタングステンプラグ形成方法。
  14. 【請求項１４】請求項１２において、 前記化学溶液は５０乃至１００℃の温度範囲で使用する
    ことを特徴とする半導体素子のタングステンプラグ形成
    方法。
JP8302706A 1995-11-15 1996-11-14 半導体素子のタングステンプラグ形成方法 Expired - Fee Related JP2745216B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019950041448A KR100237029B1 (ko) 1995-11-15 1995-11-15 반도체 소자의 텅스텐 플러그 형성방법
KR95-41448 1995-11-15
KR1019950048308A KR100192173B1 (ko) 1995-12-11 1995-12-11 반도체 소자의 텅스텐 플러그 형성방법
KR95-48308 1995-12-11

Publications (2)

Publication Number Publication Date
JPH09167801A JPH09167801A (ja) 1997-06-24
JP2745216B2 true JP2745216B2 (ja) 1998-04-28

Family

ID=26631394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8302706A Expired - Fee Related JP2745216B2 (ja) 1995-11-15 1996-11-14 半導体素子のタングステンプラグ形成方法

Country Status (5)

Country Link
US (1) US5930670A (ja)
JP (1) JP2745216B2 (ja)
CN (1) CN1096113C (ja)
GB (1) GB2307341B (ja)
TW (1) TW342530B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411211B1 (en) 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
US20040266174A1 (en) * 2003-06-27 2004-12-30 Chin-Tien Yang Method and apparatus of preventing tungsten pullout during tungsten chemical mill processing
CN102709229A (zh) 2012-05-22 2012-10-03 上海华力微电子有限公司 一种形成钨塞的方法
CN104716067B (zh) * 2015-03-20 2017-03-08 上海华力微电子有限公司 一种检测接触孔过度刻蚀的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963511A (en) * 1987-11-30 1990-10-16 Texas Instruments Incorporated Method of reducing tungsten selectivity to a contact sidewall
JPH01196821A (ja) * 1988-02-01 1989-08-08 Fujitsu Ltd 半導体装置の製造方法
EP0478871B1 (en) * 1990-10-01 2004-04-28 SGS-THOMSON MICROELECTRONICS S.r.l. Formation of contact plugs by blanket CVD deposition and etchback
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
JPH04307933A (ja) * 1991-04-05 1992-10-30 Sony Corp タングステンプラグの形成方法
US5164330A (en) * 1991-04-17 1992-11-17 Intel Corporation Etchback process for tungsten utilizing a NF3/AR chemistry
JPH0669153A (ja) * 1991-12-30 1994-03-11 Nec Corp 微細コンタクト孔の形成方法
JPH05326722A (ja) * 1992-04-01 1993-12-10 Nec Corp 半導体装置の製造方法
JPH05283363A (ja) * 1992-04-03 1993-10-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0669155A (ja) * 1992-08-20 1994-03-11 Matsushita Electron Corp コンタクトプラグ形成方法
US5326723A (en) * 1992-09-09 1994-07-05 Intel Corporation Method for improving stability of tungsten chemical vapor deposition
JP3179212B2 (ja) * 1992-10-27 2001-06-25 日本電気株式会社 半導体装置の製造方法
US5364817A (en) * 1994-05-05 1994-11-15 United Microelectronics Corporation Tungsten-plug process
US5521119A (en) * 1994-07-13 1996-05-28 Taiwan Semiconductor Manufacturing Co. Post treatment of tungsten etching back
US5554254A (en) * 1995-03-16 1996-09-10 Taiwan Semiconductor Manufacturing Company Post contact layer etch back process which prevents precipitate formation
US5730834A (en) * 1996-03-29 1998-03-24 Vlsi Technology, Inc. Fluorine residue removal after tungsten etchback

Also Published As

Publication number Publication date
TW342530B (en) 1998-10-11
JPH09167801A (ja) 1997-06-24
CN1096113C (zh) 2002-12-11
GB9623662D0 (en) 1997-01-08
US5930670A (en) 1999-07-27
GB2307341A (en) 1997-05-21
CN1160930A (zh) 1997-10-01
GB2307341B (en) 2000-06-14

Similar Documents

Publication Publication Date Title
JP2645345B2 (ja) 安定な低抵抗コンタクト
US20020132472A1 (en) Method for forming metal plug
JP2005340808A (ja) 半導体装置のバリア構造
US5641710A (en) Post tungsten etch back anneal, to improve aluminum step coverage
JPH10189482A (ja) コンタクトホール内の導電性プラグ形成方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP2000323571A (ja) 半導体装置の製造方法
US5977636A (en) Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride
JP2004000006U6 (ja) 半導体装置
JP2004000006U (ja) 半導体装置
JP2745216B2 (ja) 半導体素子のタングステンプラグ形成方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US20050098892A1 (en) Structure and process of metal interconnects
JPH05234935A (ja) 半導体装置及びその製造方法
KR0172042B1 (ko) 반도체 소자의 텅스텐 플러그 제조 방법
KR100237029B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
JP3301466B2 (ja) 半導体装置の製造方法
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100192184B1 (ko) 콘택 플러그 제조방법
KR100685592B1 (ko) 반도체 소자의 플러그 형성 방법
KR100458589B1 (ko) 반도체 소자 제조 방법
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100252843B1 (ko) 반도체 소자의 확산방지막 및 그 형성방법
JPH0629240A (ja) 半導体装置並びにその製造方法
JP2000133711A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350