CN1096113C - 半导体器件的钨塞形成方法 - Google Patents

半导体器件的钨塞形成方法 Download PDF

Info

Publication number
CN1096113C
CN1096113C CN96123321A CN96123321A CN1096113C CN 1096113 C CN1096113 C CN 1096113C CN 96123321 A CN96123321 A CN 96123321A CN 96123321 A CN96123321 A CN 96123321A CN 1096113 C CN1096113 C CN 1096113C
Authority
CN
China
Prior art keywords
tungsten
layer
contact hole
insulating barrier
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96123321A
Other languages
English (en)
Other versions
CN1160930A (zh
Inventor
朴相勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019950041448A external-priority patent/KR100237029B1/ko
Priority claimed from KR1019950048308A external-priority patent/KR100192173B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1160930A publication Critical patent/CN1160930A/zh
Application granted granted Critical
Publication of CN1096113C publication Critical patent/CN1096113C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体器件的钨塞形成方法。在接触孔内形成钨塞之后，通过氧化使存在于除接触孔之外的部位上的钨渣氧化并去除掉。

Description

半导体器件的钨塞形成方法
本发明涉及形成半导体器件的方法，尤其是涉及半导体器件的钨塞的一种形成方法，该方法即使在接触孔中形成了钨塞之后，也能去除在接触孔之外部位上残余的钨渣。
近年来，由于半导体器件日益高度集成化，接触孔的尺寸趋于缩小。随着接触孔的尺寸缩小，使得在金属接触处理过程中，金属不能良好填充在接触孔内。因此，产生了接触电阻增大的问题。通常，具有高电导率的铝被广泛地用作金属接触处理中的金属。但是，尽管铝具有优异的电导率，但由于其台阶覆盖特性差，所以不能令人满意地填充于小尺寸的接触孔内。作为解决此问题的办法，首先用台阶覆盖特性优异的金属来填充接触孔内部，然后通过铝淀积和刻图工艺形成金属导线。因为钨具有优异的台阶覆盖特性，所以主要用来填充接触孔。钨是高熔点的耐热金属，具有与硅的优异热稳定性，具有较低的电阻率。
图1A～1C是器件的剖面图，用以展示形成半导体器件的钨塞的传统方法。
参见图1A，在硅衬底1的一部分上形成场氧化层2，衬在场氧化层2的一部分上形成导体层3。在包括场氧化层2和导体层3的硅底底1的整个结构上形成绝缘层4。采用接触孔掩模，通过光刻和腐蚀工艺，对绝缘层4的选择部位进行蚀刻，从而形成用于暴露导体层3的接触孔5。
在上述说明之中，由于在硅衬底1上形成的场氧化层2和导体层3，绝缘层4的表面不是平坦的。
参看图1B，在包括接触孔5在内的绝缘层4的整个结构上薄薄地形成阻挡金属层6。通过钨淀积工艺，在包括接触孔5在内的阻挡金属层6上厚厚地形成钨层8。通过厚厚地形成钨层8，用钨填充接触孔5的内部。
参见图1C，通过各向异性蚀刻工艺，去除钨层8，直至阻挡金属层6暴露，因此形成钨塞7，这相应于填充于接触孔5之内的钨层8。虽然图中未示出，但在钨塞7形成之后，通过铝淀积和刻图工艺，形成与钨塞7相连接的金属布线。
在以上说明中，如果钨仅留在接触孔5中，作为由各向异性蚀刻工艺形成的钨塞7，则不会造成问题。但是如上所述，在绝缘层4的倾斜部位S1上形成的钨层8的一部分未被去除，因而在绝缘层4的倾斜部位S1上存在钨渣8A。
如果钨渣8A未被去除时形成金属布线，则会产生如下问题，即钨渣8A将使金属布线短路，从而降低器件的可靠性。
因此，本发明的目的在于提供一种形成钨塞的方法，通过有效地去除可能存在于接触孔之外的部位的钨渣，从而解决上述问题。
为实现此目的，根据本发明的半导体器件的钨塞的形成方法包括以下步骤：在硅衬底上形成绝缘层，并通过对绝缘层的选择部位进行蚀刻来形成接触孔；随后在包括接触孔在内的绝缘层的整个结构上依次形成阻挡金属层和钨层；通过腐蚀钨层直至暴露出阻挡金属层来形成钨塞；为把除接触孔之内的钨以外的残留于阻抗金属层上的钨渣去除掉而进行氧化处理，从而把钨渣变为氧化层，并去除氧化层。
为实现上述目的，半导体器件的钨塞的另一种形成方法包括以下步骤：在硅衬底上形成绝缘层，并通过对绝缘层的选择部位进行蚀刻来形成接触孔；在包括接触孔在内的绝缘层上形成钨层；选取一定厚度的钨层进行腐蚀，形成薄钨层；在薄钨层上依次形成金属层和防反射层；对防反射层、金属层和薄钨层的选取部位依次蚀刻，以此在接触孔内形成钨塞并形成与钨塞相连接的金属布线；为把存在于除接触孔之外的绝缘层上的钨渣去除掉而利用过氧化氢和纯水的混合物进行氧化处理，从而使金属导线顶部的暴露表面和钨渣变为氧化层；并去除氧化层。
根据本发明的半导体器件的钨塞的又一种形成方法包括以下步骤：在硅衬底上形成绝缘层，并通过对绝缘层的选择部位进行蚀刻来形成接触孔；在包括接触孔在内的绝缘层上形成钨层；蚀刻钨层直至暴露出绝缘层，从而在接触孔内形成钨塞；在包括钨塞在内的整个绝缘层上依次形成金属层和防反射层；依次蚀刻防反射层的选择部位，从而形成与钨塞相连接的金属布线；为把存在于除接触孔之外的绝缘层上的钨渣去除掉而利用过氧化氢和纯水的混合物进行氧化处理，从而使金属导线顶部的暴露表面和钨渣变为氧化层；并去除氧化层。
结合附图，通过阅读各实施例的详细说明，将可了解本发明的其它目的和优点。
图1A～1C是器件的剖面图，用以展示形成半导体器件的钨塞的传统方法。
图2A～2E是器件的剖面图，用以展示根据本发明第一实施例的形成半导体器件的钨塞的方法。
图3A～3E是器件的剖面图，用以展示根据本发明第二实施例的形成半导体器件的钨塞的方法。
图4A～4F是器件的剖面图，用以展示根据本发明第三实施例的形成半导体器件的钨塞的方法。
以下结合附图详细说明本发明。
参看图2A，在硅衬底11的部位上形成场氧化层12，在场氧化层12的一部分上形成导体层13。在包括场氧化层12和导体层13在内的半导体衬底11的整体结构上形成绝缘层14。利用接触孔掩模，通过光刻和腐蚀工艺，对绝缘层14的选定部位进行蚀刻，由此形成用来暴露导体层13的接触孔15。
上述说明中，由于形成在硅衬底11之上的场氧化层12和导体层13，绝缘层14的表面不是平坦的。
参看图2B，在包括接触孔15的绝缘层14的整个结构上薄薄地形成阻挡金属层16。在包括接触孔15的阻挡金属层16上通过钨淀积工艺厚厚地形成钨层18。如图2B所示，通过厚厚地形成钨层18用钨填充接触孔15的内部。
在上述说明中，通过依次淀积钛Ti和氮化钛TiN形成阻挡金属层16。钛淀积厚度为200～500，氮化钛TiN淀积厚度为500～900。通过采用SiH4气体和WF6气体的淀积工艺，形成厚度为5000～8000的钨层18。
图2C展示了通过各向异性腐蚀工艺对钨层18进行蚀刻，直至暴露出阻挡金属层16，并在接触孔15内形成钨塞17。填入接触孔15之内的钨被称为钨塞17。
在上述说明中，如果通过蚀刻钨层18仅在接触孔15内形成钨塞17，则不会产生问题。但是，由于绝缘层14表面不是平坦的，故绝缘层14存在倾斜部分S2，如上所述，所以淀积在绝缘层14的倾斜部位S2上的钨层18的部分未解通过腐蚀工艺而被去除。因此，钨渣18A存在于绝缘层14的倾斜部位S2上。
参看图2D，通过氧化处理，图2C中的钨渣18A变为氧化层19A，然后进行清洁处理和干燥处理。在氧化处理过程中，钨塞17表面也变为氧化层19B。
在上述说明中，在氧化处理中使用的化学溶液是50％的过氧化氢(H2O2)和50％的超高纯水(H2O)的混合物，把其上存有图2C所示的钨渣18A的晶片浸入化学溶液，直至钨渣18A完全变为氧化层19A。浸入持续5～30分钟。如果把化学溶液加热至50～100℃，则可提高钨渣18A的氧化速率。在清洗处理中使用超高纯水。
图2E展示了氧化层19A和19B被腐蚀处理去除了。在对氧化层19A和19B所做的腐蚀处理中，采用流速为10～100SCCM的NF3气体和流速为0～200SCCM的Ar气体，在50～500毫乇的压强、200～700瓦的电功率和0～100高斯的磁场下进行腐蚀处理。图3A～3E是器件的剖面图，展示了根据本发明第二实施例的形成半导体器件的钨塞的方法。
参看图3A，在硅衬底21的部位上形成场氧化层22，在场氧化层22的一部分上形成导体层23。在包括场氧化层22和导体层23在内的硅衬底21的整个结构上形成绝缘层24。由于有形成于硅衬底21上的场氧化层22和导体层23，故绝缘层24表面不是平坦的。采用接触孔掩模，通过光刻和腐蚀工艺，对绝缘层24的选择部位进行腐蚀，由此，形成暴露导体层23的接触孔20。通过钨淀积工艺，在包括接触孔20的绝缘层24上厚厚的形成钨层26。通过厚厚地形成钨层26，用钨填充接触孔20内部。采用SiH4气体和WF4气体，通过淀积工艺形成厚5000～8000的钨层26。
参看图3B，通过各向异性腐蚀处理，对厚厚地形成的钨层26进行腐蚀，直至钨层26的厚度变为500～1000，在变薄的钨层26上依次形成金属层27和防反射层28，填入接触孔20内的钨层26称为钨塞25。具有良好导电性的铝或铝合金主要用于金属层27，氮化钛TiN主要用于防反射层28。
参看图3C，采用金属布线掩模，通过光刻和腐蚀工艺，依次腐蚀防反射层28、金属层27和薄钨层26的每个选择部位，由此形成与钨塞25相连的金属布线。在形成金属布线40的腐蚀工艺过程中，由于绝缘层24表面不平坦，所以淀积在倾斜部位S3的钨层26的部分未被去除掉，如上所述，因此存在钨渣26A。
参看图3D，通过氧化处理，图3A的钨渣26A变为第一氧化层29A。在氧化处理中金属布线40也变为第二氧化层29B。
在上述说明中，在氧化处理中采用的化学溶液是50％的过氧化氢(H2O2)和50％的超高纯水(H2O)的混合物，把其上存有钨渣26A的晶片浸入该化学溶液，直至钨渣26A完全变为第一氧化层29A。浸入持续5～30分钟。如果把化学溶液加热至50～100℃，则可提高钨渣26A的氧化速率。
参看图3E，采用NF3气体通过各向异性腐蚀工艺，把形成于金属布线40顶部的第一氧化层29A和第二氧化层29B去除掉。
在上述说明中，形成于金属布线40顶部的第一氧化层29A和第二氧化层29B被完全去除，在金属布线40相反两侧形成的第二氧化层29B仍存在，并成为氧化隔离层29。这些氧化隔离层29有助于防止损蚀金属布线40。
图4A～4F是器件的剖面图，用以展示根据本发明第三实施例的形成半导体器件的钨塞的方法。
参看图4A，场氧化层32形成在半导体衬底31的部分上，导体层33形成在场氧化层32的部分上。在包括场氧化层32和导电层33在内的半导体衬底31的整个结构上形成绝缘层34。由于半导体衬底31上形成有场氧化层32和导体层33，所以绝缘层34表示不平坦。采用接触孔掩模，通过光刻和腐蚀工艺，对绝缘层34的一部分进行蚀刻，由此形成用于暴露导体层33的接触孔。
在包括接触孔30的绝缘层34上，通过钨淀积工艺厚厚地形成钨层36，通过厚厚地形成钨层36用钨填充接触孔30内部。采用SiH4气体和WF6气体，通过淀积工艺，形成厚度为5000～8000的钨层36。
参看图4B，对钨层36进行腐蚀，直至暴露出绝缘层34，从而在接触孔30内形成钨塞35。钨塞35是指填充于接触孔30内的钨层。
在上述说明中，形成钨塞35的蚀刻工艺所用气体是SF6、O2和Ar气体混合物。如果通过对钨层35进行蚀刻而仅在接孔30留下钨层35，从而形成钨塞35，则不会产生问题。但是，由于绝缘层34表面不是平坦的，故绝缘层34存在倾斜部分S4，如上所述，因此钨层36未完全去除，倾斜部位S4仍有钨渣36A。
参看图4C，在包括钨渣36A和钨塞35在内的绝缘层34上依次形成金属层37和防反射层38。具有优异导电性的铝或铝合金主要用于形成金属层37，氮化钛TiN主要用于形成防反射层38。
参看图4D，通过金属版印刷工艺和使用金属布线掩模的腐蚀工艺，对防反射层38和金属层37的选择部位依次腐蚀，由此形成与钨塞35相连的金属布线50。即使是形成金属布线50之后，钨渣36A仍存在。
图4E展示了通过氧化处理使图4D中的钨渣36A变为第一氧化层39A的状态。金属布线50的暴露表面在氧化处理中也变为第二氧化层39B。
在上述说明中，氧化处理中所用的化学溶液是50％过氧化氢(H2O2)和50％超高纯水(H2O)的混合物，把其上存有钨渣36A的晶片浸入该化学溶液，直至钨渣36A完全变为第一氧化层39A。浸入持续5～30分钟。如果把化学溶液加热至50～100℃，则可提高钨渣36A的氧化速率。
参看图4F，采用NF3气体通过各向异性腐蚀，把形成于金属布线50顶部的第一氧化层39A和第二氧化层39B去除。
在上述说明中，形成于金属布线50顶部的第一氧化层39A和第二氧化层39B被完全去除，金属布线50两侧形成的第二氧化层39B仍保留并成为氧化隔离层39。这些氧化隔离层39有助于防止损蚀金属导线50。
如上所述，根据本发明的形成钨塞的方法，可以把形成钨塞时存在于绝缘层倾斜部位上的钨渣有效地去除，从而防止金属布线短路并降低接触电阻。
在不脱离本发明的精神和范围的条件下，可以对以上所展示的技术和结构做出许多改进和变型。因此，应该明了此处所说明及展示的技术和结构仅仅是示意性的，并不能认为是对本发明的范围所做的限制。

Claims (26)

1.一种半导体器件的钨塞的形成方法，包括以下步骤：
在硅衬底上形成绝缘层，并通过对所述绝缘层的选择部位进行蚀刻来形成接触孔；
在包括所述接触孔在内的所述绝缘层的整个结构上依次形成阻挡金属层和钨层；
通过腐蚀所述钨层直至暴露出所述阻挡金属层来形成钨塞；
为把除所述接触孔之外的残留于所述阻挡金属层上的钨渣去除掉而利用过氧化氢和纯水的混合物进行氧化处理，从而把所述钨渣变为氧化层；
去除所述氧化层。
2.根据权利要求1的方法，其特征是通过依次淀积钛和氮化钛来形成所述阻挡金属层。
3.根据权利要求2的方法，其特征是所述钛淀积厚度为200-500，所述氮化钛淀积厚度为500-900。
4.根据权利要求1的方法，其特征是采用SiH4和WF6气体淀积积厚度为5000-8000的所述钨层。
5.根据权利要求1的方法，其特征是通过各向异性腐蚀工艺对所述钨层进行蚀刻。
6.根据权利要求1的方法，其特征是所述过氧化氢和超高纯水按1∶1的比例混合。
7.根据权利要求1的方法，其特征是所述化学混合物的温度在50-100℃。
8.根据权利要求1的方法，其特征是采用NF3和Ar气体进行所述氧化层去除处理。
9.根据权利要求8的方法，其特征是所述NF3气流的流速在10-100SCCM。
10.根据权利要求8的方法，其特征是所述Ar气体的流速在0-200SCCM。
11.根据权利要求1的方法，其特征是在50-500m乇的压强、200-700瓦的电功率和0-100高斯的磁场下进行所述氧化层去除处理。
12.一种形成半导体器件的钨塞的方法，包括以下步骤：
在硅衬底上形成接触孔；
在包括所述接触孔的整个结构上形成钨层；
通过蚀刻所述钨层在所述接触孔内形成钨塞；
为把除所述接触孔之外的存在于任何部位于上的钨渣去除掉而利用过氧化氢和纯水的混合物进行氧化处理，从而把所述钨渣变为氧化层；
去除所述氧化层。
13.根据权利要求12的方法，其特征是利用过氧化氢和超高纯水按1∶1的比例混合。
14.根据权利要求12的方法，其特征是所述化学混合物的温度在50-100℃。
15.根据权利要求12的方法，其特征是按以下条件进行所述氧化层去除处理，NF3气体流速在10-100SCCM、Ar气体流速在0-200压强在50-500m乇、电功率在200-700瓦、磁场为0-100高斯。
16.一种形成半导体器件的钨塞的方法，包括以下步骤：
在硅衬底上形成绝缘层，并通过对所述绝缘层的选择部位进行蚀刻来形成接触孔；
在包括所述接触孔在内的所述绝缘上形成钨层；
对所述钨层腐蚀选定的厚度来形成薄钨层；
在所述薄钨层上依次形成金属层和防反射层；
对所述防反射层、所述金属层和薄钨层的选定部位依次进行腐蚀，从而在所述接触孔内形成钨塞，并形成与所述钨塞相连接的金属布线；
为把除所述接触孔之外的存在于所述绝缘层上的钨渣去除掉而利用过氧化氢和纯水的混合物进行氧化处理，从而把所述金属布线顶端的暴露表面和所述钨渣变为氧化层；
去除所述氧化层。
17.根据权利要求16的方法，其特征是所述钨层的厚度为5000-8000。
18.根据权利要求16的方法，其特征是所述薄钨层的厚度为500-1000。
19.根据权利要求16的方法，其特征是所述过氧化氢和超高纯水按1∶1的比例混合。
20.根据权利要求16的方法，其特征所述化学混合物的温度在50-100℃。
21.根据权利要求16的方法，其特征是采用NF3通过各向异性腐蚀工艺去除所述氧化层。
22.一种形成半导体器件的钨塞的方法，包括以下步骤：
在半导体衬底上形成绝缘层，并通过对所述绝缘层的选择部位进行蚀刻来形成接触孔；
在包括所述接触孔在内的所述绝缘层上形成钨层；
腐蚀所述钨层直至暴露出所述绝缘层，从而在所述接触孔内形成钨塞；
在包括所述钨塞在内的所述整个绝缘层上依次形成金属层和防反射层；
对所述防反射层的选定部位依次进行腐蚀，从而形成与所述钨塞相连接的金属布线；
为把除所述接触孔之外的存在于所述绝缘层上的钨渣去除掉而利用过氧化氢和纯水的混合物进行氧化处理，从而把所述金属布线顶端的暴露表面和所述钨渣变为氧化层；
去除所述氧化层。
23.根据权利要求22的方法，其特征是采用SF6、O2和Ar气体的混合物，通过各向异性腐蚀工艺，对所述钨层蚀刻。
24.根据权利要求22的方法，其特征是所述过氧化氢和超高纯水按1∶1的比例混合。
25.根据权利要求22的方法，其特征是所述化学混合物的温度在50-100℃。
26.根据权利要求22的方法，其特征采用NF3气体通过各向异性腐蚀工艺去除所述氧化层。
CN96123321A 1995-11-15 1996-11-15 半导体器件的钨塞形成方法 Expired - Fee Related CN1096113C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR41448/95 1995-11-15
KR1019950041448A KR100237029B1 (ko) 1995-11-15 1995-11-15 반도체 소자의 텅스텐 플러그 형성방법
KR48308/95 1995-12-11
KR1019950048308A KR100192173B1 (ko) 1995-12-11 1995-12-11 반도체 소자의 텅스텐 플러그 형성방법

Publications (2)

Publication Number Publication Date
CN1160930A CN1160930A (zh) 1997-10-01
CN1096113C true CN1096113C (zh) 2002-12-11

Family

ID=26631394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96123321A Expired - Fee Related CN1096113C (zh) 1995-11-15 1996-11-15 半导体器件的钨塞形成方法

Country Status (5)

Country Link
US (1) US5930670A (zh)
JP (1) JP2745216B2 (zh)
CN (1) CN1096113C (zh)
GB (1) GB2307341B (zh)
TW (1) TW342530B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716067A (zh) * 2015-03-20 2015-06-17 上海华力微电子有限公司 一种检测接触孔过度刻蚀的方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411211B1 (en) 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
US20040266174A1 (en) * 2003-06-27 2004-12-30 Chin-Tien Yang Method and apparatus of preventing tungsten pullout during tungsten chemical mill processing
CN102709229A (zh) 2012-05-22 2012-10-03 上海华力微电子有限公司 一种形成钨塞的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478871A1 (en) * 1990-10-01 1992-04-08 STMicroelectronics S.r.l. Formation of contact plugs by blanket CVD deposition and etchback
JPH0669153A (ja) * 1991-12-30 1994-03-11 Nec Corp 微細コンタクト孔の形成方法
EP0596364A2 (en) * 1992-10-27 1994-05-11 Nec Corporation Method of producing semiconductor device having buried contact structure

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963511A (en) * 1987-11-30 1990-10-16 Texas Instruments Incorporated Method of reducing tungsten selectivity to a contact sidewall
JPH01196821A (ja) * 1988-02-01 1989-08-08 Fujitsu Ltd 半導体装置の製造方法
JP2660359B2 (ja) * 1991-01-30 1997-10-08 三菱電機株式会社 半導体装置
JPH04307933A (ja) * 1991-04-05 1992-10-30 Sony Corp タングステンプラグの形成方法
US5164330A (en) * 1991-04-17 1992-11-17 Intel Corporation Etchback process for tungsten utilizing a NF3/AR chemistry
JPH05326722A (ja) * 1992-04-01 1993-12-10 Nec Corp 半導体装置の製造方法
JPH05283363A (ja) * 1992-04-03 1993-10-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0669155A (ja) * 1992-08-20 1994-03-11 Matsushita Electron Corp コンタクトプラグ形成方法
US5326723A (en) * 1992-09-09 1994-07-05 Intel Corporation Method for improving stability of tungsten chemical vapor deposition
US5364817A (en) * 1994-05-05 1994-11-15 United Microelectronics Corporation Tungsten-plug process
US5521119A (en) * 1994-07-13 1996-05-28 Taiwan Semiconductor Manufacturing Co. Post treatment of tungsten etching back
US5554254A (en) * 1995-03-16 1996-09-10 Taiwan Semiconductor Manufacturing Company Post contact layer etch back process which prevents precipitate formation
US5730834A (en) * 1996-03-29 1998-03-24 Vlsi Technology, Inc. Fluorine residue removal after tungsten etchback

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0478871A1 (en) * 1990-10-01 1992-04-08 STMicroelectronics S.r.l. Formation of contact plugs by blanket CVD deposition and etchback
JPH0669153A (ja) * 1991-12-30 1994-03-11 Nec Corp 微細コンタクト孔の形成方法
EP0596364A2 (en) * 1992-10-27 1994-05-11 Nec Corporation Method of producing semiconductor device having buried contact structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716067A (zh) * 2015-03-20 2015-06-17 上海华力微电子有限公司 一种检测接触孔过度刻蚀的方法
CN104716067B (zh) * 2015-03-20 2017-03-08 上海华力微电子有限公司 一种检测接触孔过度刻蚀的方法

Also Published As

Publication number Publication date
GB2307341A (en) 1997-05-21
GB2307341B (en) 2000-06-14
GB9623662D0 (en) 1997-01-08
US5930670A (en) 1999-07-27
TW342530B (en) 1998-10-11
JPH09167801A (ja) 1997-06-24
JP2745216B2 (ja) 1998-04-28
CN1160930A (zh) 1997-10-01

Similar Documents

Publication Publication Date Title
US5527739A (en) Process for fabricating a semiconductor device having an improved metal interconnect structure
CN1466191A (zh) 形成多层导电线的方法
CN1124647C (zh) 半导体器件中的互连结构及其制作方法
US20020132472A1 (en) Method for forming metal plug
CN1909206A (zh) 半导体元件中内连线结构的制造方法
CN1790663A (zh) 半导体元件及制造铜导线的方法
CN1947236A (zh) 在半导体互连结构上沉积金属层的方法
CN1129957C (zh) 一种用于生产具有双重波纹结构的半导体器件的方法
CN1524292A (zh) 集成电路制造中用于电解电镀和无电电镀金属的表面处理装置和方法
CN101188210A (zh) 半导体结构的形成方法
CN1108630C (zh) 制备有金属硅化物膜的半导体器件的方法
US5278448A (en) Semiconductor device and method of fabricating the same
CN1516264A (zh) 在半导体装置中形成金属线的方法
CN1741264A (zh) 制造半导体器件的方法
CN1233853A (zh) 形成多级互连结构的方法
CN1096113C (zh) 半导体器件的钨塞形成方法
CN1151610A (zh) 制作金属线的方法
CN1149654C (zh) 与半导体上绝缘通孔中的铜金属化层接触的方法和结构
CN1200564A (zh) 半导体器件的制造方法
JPH07254642A (ja) 多層配線構造およびその製造方法
CN100336200C (zh) 半导体装置及其制造方法
US6255734B1 (en) Passivated copper line semiconductor device structure
US7256122B2 (en) Method of fabricating semiconductor device
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
JPH06349791A (ja) 薄膜形成方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HYNIX SEMICONDUCTOR INC.

Free format text: FORMER NAME OR ADDRESS: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Hairyoksa Semiconductor Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Hyundai Electronics Industries Co., Ltd.

ASS Succession or assignment of patent right

Owner name: MAGNACHIP CO., LTD.

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC.

Effective date: 20070518

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070518

Address after: North Chungcheong Province

Patentee after: Magnachip Semiconductor Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Hairyoksa Semiconductor Co., Ltd.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee