CN1149654C - 与半导体上绝缘通孔中的铜金属化层接触的方法和结构 - Google Patents
与半导体上绝缘通孔中的铜金属化层接触的方法和结构 Download PDFInfo
- Publication number
- CN1149654C CN1149654C CNB991012887A CN99101288A CN1149654C CN 1149654 C CN1149654 C CN 1149654C CN B991012887 A CNB991012887 A CN B991012887A CN 99101288 A CN99101288 A CN 99101288A CN 1149654 C CN1149654 C CN 1149654C
- Authority
- CN
- China
- Prior art keywords
- copper
- hole
- insulating barrier
- wafer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
在半导体晶片上的通孔中形成元素铜的方法包括以下步骤：提供具有已构图的铜层的晶片；在所说铜层上提供绝缘层；在所说绝缘层中开出通孔；将所说晶片置于还原环境中，将所说通孔中铜上的氧化铜还原成元素铜；然后，在不将晶片暴露于氧化环境的条件下，在所说通孔中淀积与所说元素铜接触的衬里层。该方法消除了有关用传统溅射方法清洁的通孔中有关飞溅铜的问题。选择衬里，利用其粘附性和防止铜扩散的性质。
Description
本发明涉及与半导体元件上的铜布线的接触。特别涉及提供铜布线与下一层金属化层之间的紧密接触，同时能够避免对绝缘体的铜污染的方法。更具体涉及从集成电路芯片上的铜接触表面去掉氧化铜的工艺。
铜布线具有比集成电路上的常规铝布线显著低的电阻率，并且有希望得到相当高速的芯片。芯片上的布线是由被绝缘层隔开的金属图形层制造的，所说的绝缘层具有选择地允许金属层间连接的窗口或通孔。开出这些通孔后，铜便暴露于空气中，此时容易在铜上形成氧化铜。这种氧化铜是产生电阻的根源，或甚至妨碍与下一层金属的电接触，因此必须在淀积下一层金属前将之去掉。
在金属淀积前采用例如氢氟酸等湿法腐蚀剂去掉氧化铜是很有效的。但在HF酸处理和随后的金属淀积之间氧化铜会快速再生长于铜表面上。
在然后用于淀积下一层金属的同一真空处理室中，采用氩溅射腐蚀清洁具有铝金属化层的半导体芯片上的通孔，对于氧化铝的去除是有效的。这种技术也可以用于去除氧化铜。因为在氧化物去除步骤和淀积步骤之间避免了暴露于氧化环境，消除了再氧化问题。但本发明人认识到对于铜来说氩溅射会产生对于铝来说不是问题的问题，如下所述。
所以，需要一种更好的解决方法，以便在金属化层间提供无氧化物界面，同时保护通孔侧壁上没有飞溅的铜，并且不增加处理步骤，以下的本发明可以提供这样的方法。
因此，本发明的目的是提供另一种去除通孔中的氧化物的氩溅射清洁方法，该方法适用于铜金属化晶片。
本发明另一目的是提供一种去除半导体芯片上绝缘层的通孔中的氧化铜且不会将铜飞溅到通孔侧壁上的工艺。
本发明的优点在于，可以去除氧化铜并且不增加处理步骤，以在氧化物去除前保护铜或通孔侧壁。
利用处理具有铜金属化层的半导体晶片的方法可以实现本发明的这些和其它目的、特征及优点，所说方法包括以下步骤：提供具有已构图的铜层和所说铜层上的绝缘层的晶片；在所说绝缘层中提供通孔，其中可能在暴露于所说通孔的铜上已形成了氧化铜；将所说晶片置于处理室中；在所说处理室中提供还原环境，以将所说氧化铜还原为元素铜；在不将晶片暴露于氧化环境的条件下，在所说通孔中淀积导体。
另外，本发明包括一种半导体结构，该结构包括：已构图的铜层；所说铜层上的绝缘层；所说绝缘层中通到所说铜层的通孔，所说通孔包括由所说绝缘层构成的侧壁；覆盖所说通孔中的所说铜层的元素铜表面的导电衬里，所说导电衬里还覆盖在所说侧壁上，其中所说衬里提供了对铜扩散的阻挡，没有铜直接与所说侧壁接触。
图1a是溅射腐蚀以清洁铜金属表面上的氧化铜后具有铜金属布线的晶片上的通孔的剖面图，展示了本发明人认识到的铜飞溅问题。
图1b是US专利申请08/858139中提供的保护侧壁上没有飞溅的铜的方法的剖面图。
图2a-2f是展示本发明工艺步骤的剖面图。
图3a-3c是用于处理本发明晶片的处理室的剖面图。
图4是实现本发明的双金属镶嵌结构的剖面图。
图5是实现本发明的倾斜壁通孔结构的剖面图。
本发明人认识到，溅射腐蚀会将铜飞溅到每个通孔的侧壁上，污染通孔侧壁，使其上具有不想要的铜，如图1a所示。本发明人还认识到，飞溅到未加保护的侧壁上的铜然后会通过绝缘层迁移，降低绝缘层的功效，或这些铜会迁移到硅层，导致栅氧化物漏电，降低了栅氧化层的可靠性，或导致结漏电。
普通转让给Geffken等人的US专利申请08/85813通过在通孔底部和沿通孔侧壁6在氧化铜上提供阻挡材料5，保护这些侧壁在氩溅射腐蚀中不被飞溅上铜，从而解决铜飞溅问题，如图1b所示。阻挡材料5可以是钽、氮化钽、氮化钨、氮化钨硅、氮化钽硅、氮化钛硅或氮化硅等薄层。按这种工艺，开出通孔6后，淀积阻挡材料5。然后直接腐蚀阻挡材料5，从水平表面上去掉阻挡材料5。直接腐蚀既去掉了阻挡材料，也去掉了由此暴露出的氧化铜。还可以进行溅射腐蚀步骤，以开出到铜布线3的开口。在直接腐蚀或溅射腐蚀步骤期间，阻挡材料5可以有效地保护侧壁6不与飞溅出的铜接触。然而，该工艺包括附加的淀积和直接腐蚀步骤，提高了生产成本。
本发明通过省去氩溅射解决飞溅问题，本发明中，氧化铜被化学还原为原始的铜表面。然后，在不暴露于氧化气氛的条件下，对通孔中有还原铜的晶片进行接下来的金属淀积。还原铜的化学反应没有任何机械作用，而在氩溅射中，铜会沿绝缘侧壁发生飞溅。所以，还原步骤中不需要提供侧壁保护层的附加步骤。此外，由于避免了再氧化，不需要保护铜表面的附加处理步骤。
第一步，提供电子元件，例如具有铜层22和绝缘层24的半导体晶片20，如图2a所示。绝缘层24由二氧化硅或聚合物构成。二氧化硅利用如CVD或等离子增强CVD等方法淀积。绝缘层24还可以由可以旋涂或固化的材料构成，例如旋涂玻璃或有机聚合物等。二氧化硅等绝缘体可以含有如磷或硼等掺杂剂。聚合物包括如聚酰亚胺和氢化silsequioxane等材料。
然后，利用标准光刻构图和如湿法腐蚀或等离子刻蚀等腐蚀工艺，在绝缘层24中形成具有侧壁26’的通孔26，如图2b所示。通孔26可以具有利用已知的单或双金属镶嵌工艺的用于常规互连的锥形侧壁，或用于栓塞互连的垂直侧壁。不需要特别注意避免形成通孔26后暴露的铜表面的氧化。于是，易在铜布线层22上在铜暴露于通孔26的地方形成薄氧化铜层28。
下一步，将晶片20置于处理室30中，并提供还原环境32，以还原可能已形成于通孔26中的氧化铜28，如图2c和3a所示。还原氧化铜28，形成元素铜表面22’。
在还原工艺中，利用如H2形成气体(N2和H2)、NOX或CO等还原气体化学还原氧化铜28。也可以用原子氢或氢离子。提供压力为约10T-760T的纯氢，在350℃下，用约1-10分钟还原氧化铜，形成元素铜表面22’。已发现在至少500T的高压下工作比低压更好。用500T约4分钟可得到很好的结果。蒸发和用泵抽掉还原反应产物水。另外，可以用H2等离子体或带有H2和如He或Ar等载体的等离子体，提供氢离子。下一步，利用晶片输送装卸装置37从处理室30中移出晶片20，并将之送到具有真空环境36的运送室34，如图3b所示。然后将晶片20移送到具有真空环境42的处理室40，在不将元件暴露于氧化环境的条件下进行下一层导体的溅射淀积，如图3c所示。为了实现这种传送，首先对处理室30抽气，并抽成真空。然后将晶片20移送到运送室34，然后送到真空室40，以在毫乇的压力下淀积金属。用于还原步骤的室30与用于金属淀积步骤的室40相连，以便可以将晶片20从一个室移到另一个室，而不将它暴露于氧化环境。自然，也可以提供还原环境，并在同一室内进行金属淀积，并在这一个室中进行还原步骤和淀积步骤。
在室40中，淀积与通孔26中的元素铜表面22’接触的导体50，如图2d-2e所示。如果导体50为另一铜布线层，则导体50至少由薄衬里52和铜54两部分构成。首先，淀积选择用于粘附和防止铜扩散的薄衬里52，覆盖元素铜表面22’，保护侧壁不接触铜54，在共同转让给Landers等人的US专利5676587和5695810中对此有更充分的描述，这里引入这些文献作参考，如图2d所示。薄衬里52的厚度一般不超过1000埃，包括彼此交替设置的钛和氮化钛薄膜，构成Ti/TiN叠层、或钽和氮化钽薄膜，构成Ta/TaN叠层，或Ta。这种衬里是利用已知为溅射淀积的物理汽相淀积法淀积的，或可用化学汽相淀积法淀积，以形成更保形的敷层。然后，在衬里52上淀积铜54，以填充通孔26，如图2e所示。
本发明特别有益的是，铜层的构图利用嵌埋技术，淀积导体54，以填充绝缘层24和衬里52中的槽，然后，抛光晶片20，以将导体54和衬里52平面化到绝缘层24的表面24’。利用如图4所示的双金属镶嵌技术构图铜具有同样的效果。除两个栓塞60之外，该工艺按图2a-2f的顺序进行，在图2c的还原步骤和图2d的衬里淀积步骤之前，用两步骤掩蔽和腐蚀步骤开出布线沟道62。
此外，本发明的优点还在于，具有图5所示的倾斜侧壁26”的通孔26。由于直接腐蚀会从倾斜的侧壁表面上去掉衬里5，52，所以这种情况下不可以采用08858139号专利申请的工艺。按本发明，不需要进行直接腐蚀步骤，衬里52继续保留于水平、垂直和倾斜的表面上。淀积了铜54后，构图并腐蚀之，提供通过绝缘层24中的通孔26”与布线22接触的铜布线70。
尽管这里具体描述和用附图展示了本发明的几个实施例及其改形，但应理解，还可能存在不脱离本发明范围的各种改形。以上的说明书并非意在将本发明的范围限制为窄于所附权利要求书。所给出的实例只用于例示，而非排除。
Claims (27)
1.一种处理具有铜金属化层的半导体晶片的方法，包括以下步骤：
a)提供具有已构图的铜层和所说铜层上的绝缘层的晶片；
b)在所说绝缘层中提供通孔，其中在暴露于所说通孔中的铜上可能形成了氧化铜；
c)将所说晶片置于处理室中；
d)在所说处理室中提供还原环境，以将所说氧化铜还原为元素铜；及
e)在不将晶片暴露于氧化环境的条件下，在所说通孔中淀积导体。
2.如权利要求1所述的方法，其特征在于，所说步骤(e)的所说导体包括薄衬里，所说衬里用于阻挡铜扩散。
3.如权利要求2所述的方法，其特征在于，沿所说通孔的侧壁淀积所说薄衬里。
4.如权利要求3所述的方法，其特征在于，所说薄衬里包括钽、氮化钽、钛、氮化钛、氮化钽硅和氮化钨中的一种。
5.如权利要求2所述的方法，其特征在于，所说薄衬里淀积于所说元素铜上。
6.如权利要求2所述的方法，还包括抛光所说导体并停止于所说绝缘层的步骤。
7.如权利要求2所述的方法，其特征在于，所说导体包括铜。
8.如权利要求1所述的方法，其特征在于，所说步骤(a)的所说绝缘层包括二氧化硅。
9.如权利要求1所述的方法，其特征在于，所说步骤(a)的所说绝缘层包括聚合物。
10.如权利要求9所述的方法，其特征在于，所说聚合物包括聚酰亚胺。
11.如权利要求1所述的方法，其特征在于，所说步骤(d)的所说还原环境包括氢。
12.如权利要求1所述的方法，其特征在于，所说步骤(d)的所说还原环境包括氢离子。
13.如权利要求1所述的方法，其特征在于，所说步骤(d)的所说还原环境包括一氧化碳。
14.如权利要求1所述的方法，其特征在于，所说步骤(d)的所说还原环境包括NOx。
15.如权利要求1所述的方法，其特征在于，所说淀积步骤(e)在所说步骤(c)的所说室中进行。
16.如权利要求1所述的方法，其特征在于，所说淀积步骤(e)在第二处理室中进行。
17.如权利要求1所述的方法，其特征在于，在从所说步骤(c)的所说室将所说晶片通过传送室移到所说第二室后，进行所说淀积步骤(e)。
18.一种半导体结构，包括：
已构图的铜层；
所说铜层上的绝缘层；
所说绝缘层中通到所说铜层的通孔，所说通孔包括由所说绝缘层构成的侧壁；
覆盖所说通孔中的所说铜层的元素铜表面的导电衬里，所说导电衬里还覆盖在所说侧壁上，其中所说衬里提供了对铜扩散的阻挡，没有铜直接与所说侧壁接触，其中元素铜是在还原环境中原来可能的氧化铜还原而成的。
19.如权利要求18所述的结构，其特征在于，所说薄衬里包括钽、氮化钽、钛、氮化钛、氮化钽硅和氮化钨中的一种。
20.如权利要求18所述的结构，其特征在于，还包括在所说衬里上用于填充所说通孔的导体。
21.如权利要求20所述的结构，其特征在于，所说导体与所说绝缘层是平整的。
22.如权利要求18所述的结构，其特征在于，所说绝缘层包括二氧化硅。
23.如权利要求18所述的结构，其特征在于，所说绝缘层包括聚合物。
24.如权利要求23所述的结构，其特征在于，所说聚合物包括聚酰亚胺。
25.如权利要求18所述的结构，其特征在于，所说通孔具有倾斜的侧壁。
26.如权利要求18所述的结构，其特征在于，所说通孔具有垂直的侧壁。
27.如权利要求26所述的结构，其特征在于，所说通孔具有形形状。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US3163098A | 1998-02-27 | 1998-02-27 | |
| US09/031,630 | 1998-02-27 | ||
| US09/031630 | 1998-02-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1227409A CN1227409A (zh) | 1999-09-01 |
| CN1149654C true CN1149654C (zh) | 2004-05-12 |
Family
ID=21860551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB991012887A Expired - Fee Related CN1149654C (zh) | 1998-02-27 | 1999-01-26 | 与半导体上绝缘通孔中的铜金属化层接触的方法和结构 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH11312734A (zh) |
| KR (1) | KR19990072296A (zh) |
| CN (1) | CN1149654C (zh) |
| SG (1) | SG73615A1 (zh) |
| TW (1) | TW396429B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223549A (ja) | 1999-01-29 | 2000-08-11 | Canon Inc | 基板搬送装置、基板搬送方法、基板搬送用ハンド機構、灰化処理装置及び灰化処理方法 |
| KR100445551B1 (ko) * | 2001-12-21 | 2004-08-25 | 동부전자 주식회사 | 반도체 소자 제조공정의 금속 산화물 제거방법 |
| JP3734447B2 (ja) * | 2002-01-18 | 2006-01-11 | 富士通株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
| JP2004087807A (ja) * | 2002-08-27 | 2004-03-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7223691B2 (en) * | 2004-10-14 | 2007-05-29 | International Business Machines Corporation | Method of forming low resistance and reliable via in inter-level dielectric interconnect |
| CN101630656B (zh) * | 2008-07-15 | 2012-01-25 | 中芯国际集成电路制造(上海)有限公司 | 形成接触孔及双镶嵌结构的方法 |
| US8049327B2 (en) * | 2009-01-05 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with scalloped sidewalls |
| JP2010153897A (ja) * | 2010-02-22 | 2010-07-08 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
| CN116034460A (zh) * | 2020-08-27 | 2023-04-28 | 朗姆研究公司 | 减材式铜蚀刻 |
-
1999
- 1999-01-26 CN CNB991012887A patent/CN1149654C/zh not_active Expired - Fee Related
- 1999-01-27 KR KR1019990002477A patent/KR19990072296A/ko not_active Application Discontinuation
- 1999-02-01 TW TW88101497A patent/TW396429B/zh not_active IP Right Cessation
- 1999-02-18 JP JP3969299A patent/JPH11312734A/ja not_active Withdrawn
- 1999-02-23 SG SG1999001011A patent/SG73615A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN1227409A (zh) | 1999-09-01 |
| KR19990072296A (ko) | 1999-09-27 |
| SG73615A1 (en) | 2000-06-20 |
| TW396429B (en) | 2000-07-01 |
| JPH11312734A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1044649C (zh) | 难熔金属覆盖的低阻金属导体线和通路及其制造方法 | |
| US6207222B1 (en) | Dual damascene metallization | |
| US6287954B1 (en) | Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity | |
| US6153523A (en) | Method of forming high density capping layers for copper interconnects with improved adhesion | |
| CN1124647C (zh) | 半导体器件中的互连结构及其制作方法 | |
| EP0881673B1 (en) | Copper interconnections with improved electromigration resistance and reduced defect sensitivity | |
| US5801095A (en) | Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology | |
| EP1570517B1 (en) | A method for depositing a metal layer on a semiconductor interconnect structure having a capping layer | |
| CN1947236A (zh) | 在半导体互连结构上沉积金属层的方法 | |
| US6333265B1 (en) | Low pressure, low temperature, semiconductor gap filling process | |
| US6303498B1 (en) | Method for preventing seed layer oxidation for high aspect gap fill | |
| US6225210B1 (en) | High density capping layers with improved adhesion to copper interconnects | |
| CN1149654C (zh) | 与半导体上绝缘通孔中的铜金属化层接触的方法和结构 | |
| US5849367A (en) | Elemental titanium-free liner and fabrication process for inter-metal connections | |
| US20090096103A1 (en) | Semiconductor device and method for forming barrier metal layer thereof | |
| JP2002509356A (ja) | パターニングされた導電層の空隙をｈｓｑで充填した高集積度ボーダレスビア | |
| US7560369B2 (en) | Method of forming metal line in semiconductor device | |
| CN1567548A (zh) | 形成阻障层的方法与结构 | |
| KR100701673B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| KR100361207B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20100011799A (ko) | 반도체 소자의 제조방법 | |
| US6440841B2 (en) | Method of fabricating vias | |
| KR100219061B1 (ko) | 반도체 장치의 금속배선 형성 방법 | |
| KR100274346B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH07169834A (ja) | 層間接続孔の埋め込み方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |