TW396429B - Method and structure for contact to copper metallization in an insulating via on a semiconductor - Google Patents
Method and structure for contact to copper metallization in an insulating via on a semiconductor Download PDFInfo
- Publication number
- TW396429B TW396429B TW88101497A TW88101497A TW396429B TW 396429 B TW396429 B TW 396429B TW 88101497 A TW88101497 A TW 88101497A TW 88101497 A TW88101497 A TW 88101497A TW 396429 B TW396429 B TW 396429B
- Authority
- TW
- Taiwan
- Prior art keywords
- copper
- patent application
- scope
- item
- insulating layer
- Prior art date
Links
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
五、發明説明( Α7 Β7 經濟部中央標準局員工消費合作社印製
發明範圍 本發明:般而言係關於組件上之銅線路之接觸 姐更t足言係關於在銅線路與下—金屬噴鍍階層之間 始、切接觸而同時避免絕緣體之銅污染之製程。又更 定1:之’係關於自積體電路晶片 銅之製程。 “上疋鋼接觸表面移除氧化 發明背景〜、 鋼導線?系比在積體電路銘導線提供顯著較低之_ 電阻率,並帶來顯著較高速度晶片之希望。晶片上之 係在被絕緣體層分隔之金屬構圖層中製成,此等絕緣於層 ,有窗口或通路,以選擇性地允許金屬層間之連接。= 等通路被開啓而使銅曝露於空氣時,氧化銅可能奋在:上 形成。此氧化銅可能會提供電阻之來源,或甚至二斷對 -金屬層之電㈣,因,匕其必須在下一金屬沈積之 除。 ^ 濕蚀刻劑,譬如氫氟酸,已被使用於金屬沈積前移除氧 化銅二且高度有效。但在班處理與後續金屬沈積間之時間 内,氧化銅可迅速地再生長於銅表面上。 3 氬濺射蝕刻已被用以清理具有鋁金屬噴鍍層之半導體晶 片上之通路,在用以接著沈積下一金屬層之相同眞空室7 有效地移除氧化鋁。此項技術亦已用以移除氧化銅。由於 在氧化物移除步驟與沈積步驟之間避免曝露至氧化環境,、 故再氧化問題已被避免。但本案發明人已察覺氬濺::對 銅產生一項問題’其對鋁並非一項問題,如下述。° (請先閱讀f面之注意事項f'寫本頁}
P •裝. 、βτ 本纸張尺度適用中國國家1準(CNS) 釐) 囚此 而 間提供不含氧化物界面’同時保護通路側壁噴鍍層之 之影嚮,而無需其他處理步驟,且此解決二二又經噴濺鋼 發明提供。 〒凌係由下述本 摘述 因此,本發明之-項目的係爲提供—種關於氬賤射 以移除通路中氧化物之替代方式,其適 /同 晶圓。- 巩』於銅金屬噴鍍之 本發明之又另一項目的係爲提供—種於半導體晶 除絕緣體通路中氧化銅,而不會噴濺鋼至通路夕 法。 ,土上心万 本發明t優點是移除氧化銅而無薷其他處理步驟,以在 氧化物移除之前保護銅或通路側壁。 經濟部中央標準局員工消費合作社印製 本發明之此等及其他目的、特徵與優點,係藉由—種處 理具有銅金屬噴鍍層之半導體晶圓之方法達成,其包括之 步驟爲:提供具有經構圖銅層及絕緣層在該鋼層上之晶圓 ;在該絕緣層上提供通路,其中氧化鋼可能已在該通路中 外略之銅上形成;提供該晶圓於—室中;在該室中提供還 原%境,以使該氧化銅還原成元素鋼,且無需曝露該晶圓 至氧化環境即可沈積導體於該通路中。 在一種替代方式中,本發明爲—種半導體結構,其包含 .經構圖之銅屬;在該銅層上之絕緣層;在該絕緣層中至 該銅層之通路,該通路包含由該絕緣層所形成之側壁;及 接觸该通路中銅層之元素銅表面之導電性内襯,該導電性 本紙張尺度適用中國_家標準(CNS ) A4規格(210'〆297公潑) 五、發明説明( 3 A7 B7
經濟部中央標準局員工消費合作社印製 内襯進一步塗覆該側壁,其中該内襯係對銅擴散提供障壁 ,沒有銅直接接觸該側壁。 附圖簡述 圖la爲在具有銅金屬導線之晶圓中之通路,於濺射蝕刻 以自銅金屬表面清理氧化銅後之橫截面圖,其顯示本案發 日月人所察覺之銅噴濺問題。 圖ib爲在美國專利申請案08/85M对中所提供之保護側壁 免於銅噴濺之方法之橫截面圖。 土 圖2a-2f爲説明本發明處理步驟之橫截面圖。 圖3=3c爲用以處理本發明晶圓之處理室之橫截面圖。 圖4爲本發明所涵蓋之雙波紋結構之横截面圖。 ® 5 ^ ^ ^ ^ ^ ^ ^ ^ ^ # ^ # § 〇 發明説明 一 本案發明人察覺滅射蚀刻會錢銅至各通路之側 以不想要之銅污染通路側壁,如圖la中所示。本案:二 亦察覺被飛濺在未經保護側壁上之銅,可能▲—一 ’降低其作爲⑽體之有效性, 矽階層,並造成閘極氧化物漏電,降低門&〃犯多至 或造成接面漏電。 p 牛低閑極乳化物可靠性 頒丁 Geffken等人之共同歸屬土呈_ _ ,係尋求解決銅飛_題,如Wlb中所^請案嶋⑽ 材料5,覆蓋位在通路底部及沿著通路側壁障壁 =射步驟期間保護此等側壁免於…二= … ' 氮化起、氮化鎢、碎氮化 障 '材科5 I化赵、>5夕氮化 裝— (請先鬩讀背面之注意事項一^寫本頁) 訂 :線 .I I I · 五、 發明説明( 4 欽或氮化矽之薄屉。产,, 沈積障壁材料5。然後方=法广於通路6被開啓後,即 表面移除障壁材料、後:向性地蚀刻障壁材料卜以自水平 而外露之氧方向性蚀刻係移除障壁材料及因 元素鋼導線3之:觸。在^咖虫刻步驟,以開啓對 ,障壁材料5侣右 7向'"虫刻或濺射蝕刻步驟期間 是m料Hr護侧糾於與㈣之銅接觸。但 加此方法之成I。沈積與方向性餘刻步骤,其會增 :中發濺::4求解決飛_題;於本發 出/ ’、 予万式遇原成原來之鋼表面。然後提 出在通路中具有經還原鋼之晶圓, 而無需曝露至氧化環境。使銅還原之化學反及 濺鈉。®士六"在 時’其可能沿著絕緣側壁喷 在還原步.„間…需要爲 破層I額外處理步驟。此外,由於避 禾 不需要爲了保護銅表面之其他處理步驟。 故並 經濟部中央標準局員工消費合作社印製 二乐:個步驟中’係提供一種電子組件,譬如半導體晶 圓:其具有銅層22與崎層24,如圖2a中所示。絕緣層. =由二氧切或聚合體形成。二氧切係藉譬如cv〇或 %水加強CVD万法沈積。絕緣層财可由可旋轉塗覆及熟 化·^材料形成,譬如旋轉塗覆玻璃或有機聚合體。絕緣浐 ’譬如二氧切,可含有掺雜劑,例如嶙或。聚合體= 括譬如聚驗亞胺與氫秒倍半氧燒之材料。 接著使用標準光石印術構圖及蚀刻,譬如濕触刻或電漿 本紙張尺度適用中國國家襟準(CNS ) A4規格(21〇X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( 蚀刻’在絕緣層24上形成具有側壁26,之通路26,如圖2b中 所不°通路26可具有無論是供習用互連體用之推拔狀側壁 或供銷釘互連體用之垂直侧壁,使用此項技藝中所習知之 單或雙波紋方法製成。無需特別注意避免在通路26形成後 所外露之銅表面之氧化作用。因此,薄氧化銅層Μ可能會 在銅導線22上形成,其中銅係在通路26中外露。 於下一侗步驟中,係在處理室30中提供晶圓20,並提供 還原環境32,以使可能已在通路%中形成之氧化銅烈還原_ ,如圖2c與3a中所示。氧化銅28係被還原以提供元素銅表 面22丨。 在此還原程序中,氧化銅28係使用還原氣體以化學方式 還原,譬如:¾、成形氣體讲2與玛)、.Ν〇χ或c〇。亦可使用 原子氣或氫離子。在壓力範園約1〇τ至約76〇τ之純氫,係 = 350°c下提供,其時間範園約1至約10分鐘,以使氧化鋼 還原二並留下元素銅表面22’。已發現至少在5〇〇τ範園内之 較高壓力,係比較低壓力工作得更良好。良好結果係在約 4仝4里内以500Τ獲得。還原反應之副產物,水,係沸騰並 被泵送離開。或者,可使用電漿η2或具有η2與載流子例如 He或Ar之電漿,以提供氫離子。 —在下了個步驟中,係使用晶圓處理器37,將晶圓2〇移出 至30 ’並移入具有眞空環境36之輸送室34中,如圖讣中所 不。然後,將晶圓20移至具有眞空環境42之處理室4〇中, 供下—導體之濺射沈積,而無需曝露此組件至氧化環境, 如圖3c中所不。爲達成此轉移,係首先將室3〇抽氣降壓及 卜紙張尺度賴巾H 票準(CNS ) Α4規格(210x1^5" (請先閲讀背面之注意事項-f'i%、寫本頁) •裝· 訂 '發明説明( 6 抽空。然後將晶圓20移至輪送 如,以在mT範園之壓力下進行接者移至眞空中之室 室3〇係與用於金屬沈積步碟之:4。連::於還原步驟之 -室移動至另-室,而不會曝露至氧化二此:圓2〇可從 提供還原環境,並在單一室中:^境。當然,亦可 相繼進行還原步驟與沈積步驟。'只及在此單一莖中 在室40中沈積導體5〇,與通6 ,如圄γ . 中心7素銅表面22,接觸 々圖2似所η導體5Q爲另—個 5〇係由至少兩部份形成,薄 ^層’則導肢 黏著性與停止銅擴散之薄内觀:2=;;選擇以提供 .. 佩係首先沈積以參霜元音 銅表面22,,及保護側壁26,免於 杻、+、乂、κ β 兄疋興銅54接觸,其係更完整地 =^ WS等人之共同歸屬之.美國專利5娜π,及 ίΓ:Γ5,810中,兩案均侍於本文供參考,且示於圖 内襯52,通常不超過彻“厚,其包含敘與氮化 鈥(薄膜,經配置在彼此之上,以形成了贿堆疊,或叙與 氮化备’以形成而必堆壘,或Ta。此種内觀係藉物理蒸 氣沈積法進行沈積,另稱爲濺射沈積,或可藉化學蒸氣沈 積法進彳于沈積,以形成更順應性塗層1後,將鋼54沈積 在内襯52上,以充填通路20,如圖&中所示。 八 本發明特別可用於銅層之構圖係藉波紋技術進行之情況 中’其中係沈積導體54以充填絕緣層24與内襯52中之溝槽 ,然後將晶圓20抛光以使導體54與内襯52平面化至絕緣層 24 t表面24’。其同樣可用於銅之構圖係藉雙波紋技術之情 沉中’如圖4中所示。此方法係按照圖2a_2f之順序,惟销 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 先 閱 讀 背 面 之 注 意 事 項 頁 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明( =與料通道62係在心還原步驟及圖%内觀沈積步骤 H於兩個遮蔽與蚀刻步骤中,在絕緣層24中開戌。 此外,本發明有利於具有傾斜側壁26"之通_,口如圖5 中所Ί〇8,858,139專”請案之方法,*適用於此種情 況,因局万向性银刻步聲會自傾斜侧壁表面移除内觀%。 於本發明中,無需進行方向性蚀刻步.驟;内襯52仍然留在 水平、垂真及傾斜表面之適當位置土。在沈積銅%之後, 其係經構爾及蝕刻,以提供銅導線7〇,造成經過絕緣體Μ, 中之通路26”接觸導線22。 雖然本發明之數項具體實施例,以及其修正,已詳細描 述本文並示於附圖中,但得以顯見的是在未偏離本發明之 範圍下,各種進一步修正是可能的。在上述專利説明書中 ’並不意欲將本發明限制得比随文所附之申請專利範圍更 嚴密。所予之實例僅意欲成爲説明性,而非排外性。 ---.---Ί裝------訂--------旅 f·. (請先閱讀背面之注意事項^^寫本頁) 經濟部中央標準局—工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 29^ί"
Claims (1)
- A8 B8 C8 D8 ,· 一‘—,·-.‘、二 ~ \申.請專利範圍 1. 一種處理具有銅金屬噴鍍層之半導體晶圓之方法,其包 括以下步驟: a) it供晶圓’其具有經構圖之銅層,及在該銅層上之 絕緣層; b) 在該絕緣層中提供通路,其中氧化銅可能已在該通 路中外露之銅上形成; C)择供該晶圓在一室中; 4 Φ在镇室中農盤一還—原—環—境,以使該氧化銅還原成元素 銅;及 e)在未使該晶圓曝露至氧化環境下,於疼通路中沈積 導體。 2. 如申請專利範園策1項之方法,其中該步騍⑷之導體包 含薄内襯、’該薄農襯係對鋼、擴散.提供障壁。 3·如申請專利範圍第2項之方法,其中該薄内襯係沿著該 通路之侧壁沈積。 4·如申請專利範園第3項之方法,镇薄内襯ϋ起.、氮,化 麵、欽、氮化敛、碎氮化叙及氮化鎢之—。 經濟部中央標準局員工消費合作社印製 5·如申請專利範圍第2項之方法,其中課薄I觀係沈積在 該元素銅上。 6. 如申請專利範圍第2項之方法,其進一步包括沈積導體 於该内襯上,以充填該通路之步驟.。 7. 如申請專利範園第6項之方法,其進一步包括抛光該導 體,而在該絕緣體上停止之步驟。 8. 如申請專利範固第2項之方法,其中該導體包含銅。 -11 -之方法,其〜中該步驟(d)各還原環 申請專利範圍 9-如申請專利範圍第!喟、、、 包含二氧化石夕。 、〈方法,其中該步τ驟( a)之絕緣層 10.如申請專利範園第1唷、、 包含聚合體。 、又方法,其中一該―步麗⑻之廣農! ;11·如申請專利範園第1〇 '亞胺。 ^万法,其中該聚合體包含聚摩 Π.如申請事利範圍第1货 境包含氫 13.如申請專利範圍第1 垆4人产仏 男义万法,其中該步驟(d)之還原環 境包含氬離子。 - 14.如申請專利範圍第1货 境包含一氧化碳。 μ.如申請專利範園第i 、境―包―含逃。 16. 如申請專利範圍第1項之方法,其本該沈積步驟(e)係在 該步驟(C)之室中進行。 17. 如申凊專利範圍第1项之方法,其中該沈積步驟(e)係在 第二室中進行。 18. 如申請專利範圍第1項之方法,其中該沈積步驟(e)係在 將…該晶.圓從該步驟(c)之室,經過輸送室.移動至該第二 室後進行r 19. 一種半導體結構,其包含: 經構.圖之銅層.,; 在該銅層上之絕緣層; -12- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先鬩讀背面之注意事填, 填寫本頁) 裝· 之方法,其中該步驟(d)之還原環 嚷之方法,其卓該步騍(d)之還原環 訂 "線 經濟部中央標準局員工消費合作社印製 申Μ專利範 圍 Α8 Β8 C8 D8 該絕緣層包含二氧 在孩絕緣層中至該銅層之通路,該通路包含由該絕緣層 所形成之側壁;及 在該通路中塗覆該銅層之元素銅表面之導電性内襯,該 =·電性内概進一步塗覆詨侧壁,甚中該内、觀係對銅擴散 提供障壁,〈沒有銅直接拯觸該側壁。 20·如申請專利範園第19項之結構,其中m想包食鈕、 氮化鈕、鈦、氮化鈥一,專氮—化钽及氮.化鎢之一。. 女申叫專利範園第19項之結構.,其進一步包含導體在該 内觀上,以充填該通路。 22. 却申請專利範園第21項之結構,其中詨導體.係與該絕緣 .層成平面狀。 23. 如申請專利範園第19項之結構,其.中該 化石夕。 (請先鬩讀背面之注意事項再填寫本頁) •裝‘ 、δτ 經濟部中央標準局員工消費合作社印製 24. 如申請專利範圍第^項之結構,其中該絕緣層包本人 .體。 口 25. 如申請專利範園第24項之結構,其中該聚合體包含聚 亞胺。 口术 26. 如申請專利範圍第19項之結構,其中該通路包含傾斜 27. 如申請專利範圍第19項之結構,其中該通路包含垂直 壁。 28_如申請專利範圍第27項之結構,其中該通蜂包含垂直與 -水平〜倒壁。 ° 酶 側 .侧 線· -13- 私紙張尺度適用中國國家標準(CNS ) A4規格(21〇χ:297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US3163098A | 1998-02-27 | 1998-02-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW396429B true TW396429B (en) | 2000-07-01 |
Family
ID=21860551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW88101497A TW396429B (en) | 1998-02-27 | 1999-02-01 | Method and structure for contact to copper metallization in an insulating via on a semiconductor |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPH11312734A (zh) |
KR (1) | KR19990072296A (zh) |
CN (1) | CN1149654C (zh) |
SG (1) | SG73615A1 (zh) |
TW (1) | TW396429B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000223549A (ja) | 1999-01-29 | 2000-08-11 | Canon Inc | 基板搬送装置、基板搬送方法、基板搬送用ハンド機構、灰化処理装置及び灰化処理方法 |
KR100445551B1 (ko) * | 2001-12-21 | 2004-08-25 | 동부전자 주식회사 | 반도체 소자 제조공정의 금속 산화물 제거방법 |
JP3734447B2 (ja) * | 2002-01-18 | 2006-01-11 | 富士通株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
JP2004087807A (ja) * | 2002-08-27 | 2004-03-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US7223691B2 (en) * | 2004-10-14 | 2007-05-29 | International Business Machines Corporation | Method of forming low resistance and reliable via in inter-level dielectric interconnect |
CN101630656B (zh) * | 2008-07-15 | 2012-01-25 | 中芯国际集成电路制造(上海)有限公司 | 形成接触孔及双镶嵌结构的方法 |
US8049327B2 (en) * | 2009-01-05 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with scalloped sidewalls |
JP2010153897A (ja) * | 2010-02-22 | 2010-07-08 | Fujitsu Semiconductor Ltd | 半導体装置の製造方法 |
US20230298869A1 (en) * | 2020-08-27 | 2023-09-21 | Lam Research Corporation | Subtractive copper etch |
-
1999
- 1999-01-26 CN CNB991012887A patent/CN1149654C/zh not_active Expired - Fee Related
- 1999-01-27 KR KR1019990002477A patent/KR19990072296A/ko not_active Application Discontinuation
- 1999-02-01 TW TW88101497A patent/TW396429B/zh not_active IP Right Cessation
- 1999-02-18 JP JP3969299A patent/JPH11312734A/ja not_active Withdrawn
- 1999-02-23 SG SG1999001011A patent/SG73615A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
CN1227409A (zh) | 1999-09-01 |
KR19990072296A (ko) | 1999-09-27 |
CN1149654C (zh) | 2004-05-12 |
JPH11312734A (ja) | 1999-11-09 |
SG73615A1 (en) | 2000-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6258713B1 (en) | Method for forming dual damascene structure | |
TW396429B (en) | Method and structure for contact to copper metallization in an insulating via on a semiconductor | |
WO2016137747A1 (en) | Aluminum nitride barrier layer | |
JP2000323571A (ja) | 半導体装置の製造方法 | |
TWI242032B (en) | CMP slurry for metal and method for manufacturing metal line contact plug of semiconductor device using the same | |
TW200525583A (en) | Method of manufacturing semiconductor device | |
TW367578B (en) | Manufacturing method for unlanded via | |
JP2004288950A (ja) | 配線構造 | |
EP1321975A3 (en) | Method for plasma depositing an insulating film with low dielectric constant for a semiconductor device | |
CN1354887A (zh) | 半导体存储元件的制法 | |
TW444346B (en) | Semiconductor device and manufacture thereof | |
TW200824016A (en) | Metal line damascene structure and fabricating method for the same | |
JP2010040771A (ja) | 半導体装置の製造方法 | |
JP2004179605A (ja) | アルミニウム金属配線形成方法 | |
TW201528430A (zh) | 作爲先進互連之介電覆蓋障壁的含金屬膜 | |
US20120146225A1 (en) | Damascene structure | |
TWI324810B (en) | Method of manufacturing a semiconductor device and semiconductor device obtained by using such a method | |
US20070007654A1 (en) | Metal line of semiconductor device and method for forming thereof | |
JPH08306787A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20050227467A1 (en) | Semiconductor device and method of manufacture thereof | |
WO2014115790A1 (ja) | 半導体装置及びその製造方法 | |
US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
TW418498B (en) | Manufacturing method of semiconductor device | |
KR100370143B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
KR100284139B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |