JP2002509356A - パターニングされた導電層の空隙をｈｓｑで充填した高集積度ボーダレスビア - Google Patents
パターニングされた導電層の空隙をｈｓｑで充填した高集積度ボーダレスビアInfo
- Publication number
- JP2002509356A JP2002509356A JP2000539524A JP2000539524A JP2002509356A JP 2002509356 A JP2002509356 A JP 2002509356A JP 2000539524 A JP2000539524 A JP 2000539524A JP 2000539524 A JP2000539524 A JP 2000539524A JP 2002509356 A JP2002509356 A JP 2002509356A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heat treatment
- hsq
- conductive
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 88
- 239000002184 metal Substances 0.000 claims abstract description 88
- 238000010438 heat treatment Methods 0.000 claims abstract description 37
- 239000002904 solvent Substances 0.000 claims abstract description 17
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000012298 atmosphere Substances 0.000 claims abstract description 11
- 238000004140 cleaning Methods 0.000 claims abstract description 10
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 51
- 239000011800 void material Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- 229920000642 polymer Polymers 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- 239000003870 refractory metal Substances 0.000 claims description 7
- NMJKIRUDPFBRHW-UHFFFAOYSA-N titanium Chemical compound [Ti].[Ti] NMJKIRUDPFBRHW-UHFFFAOYSA-N 0.000 claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000006117 anti-reflective coating Substances 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 239000002318 adhesion promoter Substances 0.000 claims description 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 230000003028 elevating effect Effects 0.000 claims 2
- 230000010354 integration Effects 0.000 abstract description 3
- 238000007872 degassing Methods 0.000 description 16
- 210000002381 plasma Anatomy 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 238000012937 correction Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000009987 spinning Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000002574 poison Substances 0.000 description 2
- 231100000614 poison Toxicity 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 235000009131 Betula nigra Nutrition 0.000 description 1
- 235000018720 Betula occidentalis Nutrition 0.000 description 1
- 241000259168 Betula occidentalis Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000183290 Scleropages leichardti Species 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000012421 spiking Methods 0.000 description 1
- -1 structures Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/958—Passivation layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
ボーダレスビア（５５）は、ＨＳＱ（５２）で充填された金属パターン空隙の下方の金属フィーチャと電気的に接続して形成される。貫通孔の溶媒洗浄の間に吸収される水を除気するための貫通孔充填の前に、熱処理が不活性雰囲気において行なわれ、それによって、ビアのボイド形成を低減し、ビアの集積度を高める。
Description
【０００１】
この発明は、信頼性のある配線パターンを備えた高密度で多金属層の半導体装
置に関する。この発明は特に、設計フィーチャが０．２５ミクロン以下の超々大
規模集積多金属層半導体装置に応用できる。
置に関する。この発明は特に、設計フィーチャが０．２５ミクロン以下の超々大
規模集積多金属層半導体装置に応用できる。
【０００２】
超々大規模集積半導体装置に対し高密度および高性能の要求が高まっており、
この要求によれば、０．１８ミクロンといった０．２５ミクロン以下の設計フィ
ーチャ、トランジスタおよび回路の高速化、ならびに高信頼性および製造スルー
プットの増大が必要である。設計フィーチャを０．２５ミクロン以下に減じると
いうことは、従来のフォトリソグラフィ、エッチングおよび堆積技術を含め従来
の配線技術の限界に挑戦することである。
この要求によれば、０．１８ミクロンといった０．２５ミクロン以下の設計フィ
ーチャ、トランジスタおよび回路の高速化、ならびに高信頼性および製造スルー
プットの増大が必要である。設計フィーチャを０．２５ミクロン以下に減じると
いうことは、従来のフォトリソグラフィ、エッチングおよび堆積技術を含め従来
の配線技術の限界に挑戦することである。
【０００３】 パターニングされた金属層を形成するための従来の方法論は、一次金属パター
ニング技術として減エッチングすなわちエッチバックステップを含む。このよう
な方法は、典型的には単結晶シリコンである半導体基板上に第１の誘電層を形成
し、半導体基板上のソース／ドレイン領域などの活性領域との電気的接続のため
に誘電層に導電コンタクトを形成することを含む。アルミニウムまたはアルミニ
ウム合金などの金属層を第１の誘電層上に堆積し、所望の導電パターンに対応す
るパターンを有するフォトレジストマスクを金属層上に形成する。次に金属層を
フォトレジストマスクを通してエッチングし、間に配線間スペースがある複数の
金属線などの、空隙によって分離される金属フィーチャを含む導電パターンを形
成する。次に、上記の結果得た導電パターンに誘電層を与えて空隙を充填し、表
面を、従来のエッチングまたは化学機械研磨（ＣＭＰ）平坦化技術などにより平
坦化する。
ニング技術として減エッチングすなわちエッチバックステップを含む。このよう
な方法は、典型的には単結晶シリコンである半導体基板上に第１の誘電層を形成
し、半導体基板上のソース／ドレイン領域などの活性領域との電気的接続のため
に誘電層に導電コンタクトを形成することを含む。アルミニウムまたはアルミニ
ウム合金などの金属層を第１の誘電層上に堆積し、所望の導電パターンに対応す
るパターンを有するフォトレジストマスクを金属層上に形成する。次に金属層を
フォトレジストマスクを通してエッチングし、間に配線間スペースがある複数の
金属線などの、空隙によって分離される金属フィーチャを含む導電パターンを形
成する。次に、上記の結果得た導電パターンに誘電層を与えて空隙を充填し、表
面を、従来のエッチングまたは化学機械研磨（ＣＭＰ）平坦化技術などにより平
坦化する。
【０００４】 図１および２に示すように、従来のやり方は、トランジスタ（図示せず）を備
える活性領域を含む半導体基板上に典型的には形成される誘電層１０の上に金属
層１１を堆積することを含む。フォトリソグラフィ後、エッチングを行ない、間
に空隙がある金属フィーチャ１１ａ、１１ｂ、１１ｃおよび１１ｄを含むパター
ニングされた金属層を形成する。スピンオンガラス（ＳＯＧ）などの誘電材料１
２を、典型的には堆積して金属フィーチャ間の空隙を充填し、約３００℃から約
３５０℃の温度でベーキングし、次に、使用した特定のＳＯＧ材料次第で約３５
０℃から約４００℃で約１時間以内の期間垂直炉で硬化させて平坦化を行なう。
別の酸化物をプラズマ化学気相成長（ＰＥＣＶＤ）により堆積し、次にＣＭＰな
どにより平坦化を行なう。
える活性領域を含む半導体基板上に典型的には形成される誘電層１０の上に金属
層１１を堆積することを含む。フォトリソグラフィ後、エッチングを行ない、間
に空隙がある金属フィーチャ１１ａ、１１ｂ、１１ｃおよび１１ｄを含むパター
ニングされた金属層を形成する。スピンオンガラス（ＳＯＧ）などの誘電材料１
２を、典型的には堆積して金属フィーチャ間の空隙を充填し、約３００℃から約
３５０℃の温度でベーキングし、次に、使用した特定のＳＯＧ材料次第で約３５
０℃から約４００℃で約１時間以内の期間垂直炉で硬化させて平坦化を行なう。
別の酸化物をプラズマ化学気相成長（ＰＥＣＶＤ）により堆積し、次にＣＭＰな
どにより平坦化を行なう。
【０００５】 たとえば金属線および配線間スペースといったフィーチャサイズが０．２ミク
ロン以下に縮小するのに伴い、この配線間スペースをボイドなしで十分に充填し
て適切な段差被覆性を得ることは益々困難になる。信頼性のある配線構造を形成
することも益々困難になる。空隙充填のためのスピンオン誘電材料が、唯一の実
行可能な解決策であるように思われる。次に、誘電層に貫通孔を形成して下にあ
る金属フィーチャを露出させる。この金属フィーチャは貫通孔の底全体を占める
ランディングパッドの役割をする。この貫通孔を金属プラグなどの導電材料で充
填して導電ビアを形成すると、この導電ビアの底表面全体が直接金属フィーチャ
と接する。このような従来の技術は図３に示されており、第１のパターニングさ
れた金属層の金属フィーチャ３０が、第１の誘電層３１の上に形成され、第２の
誘電層３３に形成された貫通孔３２により露出させられている。従来のやり方に
従うと、貫通孔３２は、金属フィーチャ３０が底の開口部全体を囲むことで、貫
通孔３２を充填して導電ビア３５を形成する金属プラグ３４に対してランディン
グパッドの役割を果たすように、形成される。したがって、導電ビア３５の底表
面全体は金属フィーチャ３０と直に接している。導電ビア３５は、金属フィーチ
ャ３０と、第２のパターニングされた金属層の一部である金属フィーチャ３６と
を電気的に接続する。図２および３に示されるように、たとえば３０Ａ、３０Ｂ
、３６Ａおよび３６Ｂなどの、金属フィーチャまたは導電線の側部のエッジはエ
ッチングの結果として幾分テーパ形状である。
ロン以下に縮小するのに伴い、この配線間スペースをボイドなしで十分に充填し
て適切な段差被覆性を得ることは益々困難になる。信頼性のある配線構造を形成
することも益々困難になる。空隙充填のためのスピンオン誘電材料が、唯一の実
行可能な解決策であるように思われる。次に、誘電層に貫通孔を形成して下にあ
る金属フィーチャを露出させる。この金属フィーチャは貫通孔の底全体を占める
ランディングパッドの役割をする。この貫通孔を金属プラグなどの導電材料で充
填して導電ビアを形成すると、この導電ビアの底表面全体が直接金属フィーチャ
と接する。このような従来の技術は図３に示されており、第１のパターニングさ
れた金属層の金属フィーチャ３０が、第１の誘電層３１の上に形成され、第２の
誘電層３３に形成された貫通孔３２により露出させられている。従来のやり方に
従うと、貫通孔３２は、金属フィーチャ３０が底の開口部全体を囲むことで、貫
通孔３２を充填して導電ビア３５を形成する金属プラグ３４に対してランディン
グパッドの役割を果たすように、形成される。したがって、導電ビア３５の底表
面全体は金属フィーチャ３０と直に接している。導電ビア３５は、金属フィーチ
ャ３０と、第２のパターニングされた金属層の一部である金属フィーチャ３６と
を電気的に接続する。図２および３に示されるように、たとえば３０Ａ、３０Ｂ
、３６Ａおよび３６Ｂなどの、金属フィーチャまたは導電線の側部のエッジはエ
ッチングの結果として幾分テーパ形状である。
【０００６】 設計フィーチャを０．２５ミクロン以下の範囲まで減ずるには極度の高密度化
が必要である。従来の、導電ビアの底表面を完全に囲むランディングパッドを形
成するやり方は、拡大しつつある高密度化要求に反し、半導体チップ上のかなり
の量の貴重な領域を利用する。加えて、このような寸法が減じられた貫通孔をボ
イドなしで充填することは、アスペクト比すなわち貫通孔の直径に対する貫通孔
の高さが極度に高いため、非常に困難である。したがって、これを改善するため
の従来の技術は、故意に貫通孔の直径を拡げてアスペクト比を減じることを含む
。その結果、ずれが生じ、導電ビアの底表面が下にある金属フィーチャで完全に
囲まれない。このタイプのビアは、チップの領域を節約もする「ボーダレスビア
」と呼ばれる。
が必要である。従来の、導電ビアの底表面を完全に囲むランディングパッドを形
成するやり方は、拡大しつつある高密度化要求に反し、半導体チップ上のかなり
の量の貴重な領域を利用する。加えて、このような寸法が減じられた貫通孔をボ
イドなしで充填することは、アスペクト比すなわち貫通孔の直径に対する貫通孔
の高さが極度に高いため、非常に困難である。したがって、これを改善するため
の従来の技術は、故意に貫通孔の直径を拡げてアスペクト比を減じることを含む
。その結果、ずれが生じ、導電ビアの底表面が下にある金属フィーチャで完全に
囲まれない。このタイプのビアは、チップの領域を節約もする「ボーダレスビア
」と呼ばれる。
【０００７】 しかしながら、ボーダレスビアを用いると新たな問題が生じる。たとえば、ず
れの結果、ＳＯＧ空隙充填層において、ずれた貫通孔形成の際にエッチングによ
り貫通が生じる。その原因はＳＯＧの密度が低く安定性が悪いことである。この
ような貫通の結果、湿度および気体が蓄積して配線の抵抗が高まる。さらに、ス
パイクが生じる可能性がある。すなわち金属プラグが基板に貫入することにより
短絡が起こる。図４を参照すると、第１の誘電層４１を基板４０上に形成し、第
１の金属フィーチャたとえば反射防止コーティング４５Ａを含む金属線４５を含
む第１の金属パターンを、空隙がＳＯＧ４２で充填された第１の誘電層４１の上
に形成する。次に誘電層４３を堆積し、その中に、金属線４５の上表面の一部お
よび側面の少なくとも一部を露出させＳＯＧ層４２の一部を貫通して露出させる
、ずれた貫通孔を形成する。貫通孔を、典型的には不活性バリア層（図示せず）
およびタングステンを含む金属プラグ４４で充填すると、スパイクが生じるすな
わち基板４０への貫通が起こり短絡が発生する。
れの結果、ＳＯＧ空隙充填層において、ずれた貫通孔形成の際にエッチングによ
り貫通が生じる。その原因はＳＯＧの密度が低く安定性が悪いことである。この
ような貫通の結果、湿度および気体が蓄積して配線の抵抗が高まる。さらに、ス
パイクが生じる可能性がある。すなわち金属プラグが基板に貫入することにより
短絡が起こる。図４を参照すると、第１の誘電層４１を基板４０上に形成し、第
１の金属フィーチャたとえば反射防止コーティング４５Ａを含む金属線４５を含
む第１の金属パターンを、空隙がＳＯＧ４２で充填された第１の誘電層４１の上
に形成する。次に誘電層４３を堆積し、その中に、金属線４５の上表面の一部お
よび側面の少なくとも一部を露出させＳＯＧ層４２の一部を貫通して露出させる
、ずれた貫通孔を形成する。貫通孔を、典型的には不活性バリア層（図示せず）
およびタングステンを含む金属プラグ４４で充填すると、スパイクが生じるすな
わち基板４０への貫通が起こり短絡が発生する。
【０００８】 水素シルセスキオキサン（ＨＳＱ）は、配線パターンにおいて使用するに当た
り多くの利点をもたらす。ＨＳＱには相対的に炭素がないためポイズンビアの問
題が生じない。さらに、事実上炭素がないので、短絡を避けるために金属線の上
表面よりも下にＨＳＱをエッチバックする必要はない。加えて、ＨＳＱは、平坦
性に優れており、従来のスピンオン機器を用いて０．１５ミクロン未満の配線間
スペース空隙を充填できる。ＨＳＱにはおよそ２００℃で溶融相が生じるが、Ｈ
ＳＱは、メタル間応用については約４００℃、プリメタル応用については約７０
０℃から約８００℃の温度に達するまで、高誘電率ガラス相に変化しない。
り多くの利点をもたらす。ＨＳＱには相対的に炭素がないためポイズンビアの問
題が生じない。さらに、事実上炭素がないので、短絡を避けるために金属線の上
表面よりも下にＨＳＱをエッチバックする必要はない。加えて、ＨＳＱは、平坦
性に優れており、従来のスピンオン機器を用いて０．１５ミクロン未満の配線間
スペース空隙を充填できる。ＨＳＱにはおよそ２００℃で溶融相が生じるが、Ｈ
ＳＱは、メタル間応用については約４００℃、プリメタル応用については約７０
０℃から約８００℃の温度に達するまで、高誘電率ガラス相に変化しない。
【０００９】 しかしながら、ＨＳＱは処理中に劣化しやすく、ボーダレスビア形成の際のボ
イドといった種々の問題につながる。たとえば、ボーダレスビア形成の際、フォ
トレジストマスクを堆積し、下にある金属線の上面の一部および側面の一部を露
出させＨＳＱを貫通し露出させるずれた貫通孔をエッチングで形成する。エッチ
ングによる貫通孔形成は、典型的にはたとえばＣＦ4といった炭化フッ素化学作 用による反応性イオンエッチングを用いて行ない、ポリマ形成を伴う。次にフォ
トレジストマスクを典型的には酸素（Ｏ2）含有プラズマを用いて取り除く。フ ォトレジストマスクをプラズマで除去した後、貫通孔を湿式溶媒を用いて従来通
りに洗浄し、反応性イオンエッチング中に形成されたポリマを取り除く。従来用
いられる溶媒は、ペンシルバニア州のAshland Chemical Companyから入手可能な
ＡＣＴ９３５TMおよびＡＣＴ９７０TMを含む。従来は湿式溶媒洗浄後にさらなる
プラズマ除去ステップを行なう。
イドといった種々の問題につながる。たとえば、ボーダレスビア形成の際、フォ
トレジストマスクを堆積し、下にある金属線の上面の一部および側面の一部を露
出させＨＳＱを貫通し露出させるずれた貫通孔をエッチングで形成する。エッチ
ングによる貫通孔形成は、典型的にはたとえばＣＦ4といった炭化フッ素化学作 用による反応性イオンエッチングを用いて行ない、ポリマ形成を伴う。次にフォ
トレジストマスクを典型的には酸素（Ｏ2）含有プラズマを用いて取り除く。フ ォトレジストマスクをプラズマで除去した後、貫通孔を湿式溶媒を用いて従来通
りに洗浄し、反応性イオンエッチング中に形成されたポリマを取り除く。従来用
いられる溶媒は、ペンシルバニア州のAshland Chemical Companyから入手可能な
ＡＣＴ９３５TMおよびＡＣＴ９７０TMを含む。従来は湿式溶媒洗浄後にさらなる
プラズマ除去ステップを行なう。
【００１０】 ボーダレスビアを含む配線パターンにおける空隙充填のためにＨＳＱを使用す
ることの可能性を評価中に、ＨＳＱ空隙充填層が、ずれた貫通孔の溶媒洗浄中に
水を吸収することがわかった。さらに、その後窒化チタンまたはチタン−窒化チ
タンなどのバリア金属を用い続いてタングステンを用いて貫通孔を充填すると、
除気が生じて下側の金属フィーチャの側面に沿うボーダレスビアの部分だけでな
くボーダレスビア全体にわたってボイドが発生することがわかった。このような
除気は、バリア金属接着を抑制し、その結果タングステン堆積に用いる六フッ化
タングステンと下側の金属フィーチャのアルミニウムまたはアルミニウム合金一
次導電層との間に望ましくない相互作用が生じることもわかった。
ることの可能性を評価中に、ＨＳＱ空隙充填層が、ずれた貫通孔の溶媒洗浄中に
水を吸収することがわかった。さらに、その後窒化チタンまたはチタン−窒化チ
タンなどのバリア金属を用い続いてタングステンを用いて貫通孔を充填すると、
除気が生じて下側の金属フィーチャの側面に沿うボーダレスビアの部分だけでな
くボーダレスビア全体にわたってボイドが発生することがわかった。このような
除気は、バリア金属接着を抑制し、その結果タングステン堆積に用いる六フッ化
タングステンと下側の金属フィーチャのアルミニウムまたはアルミニウム合金一
次導電層との間に望ましくない相互作用が生じることもわかった。
【００１１】 こうしたＨＳＱの明らかな利点に鑑みれば、実質的にボイドがなく集積度の高
いボーダレスビアを含む配線パターンを形成する際に、ＨＳＱを使用してボイド
のない空隙充填を行なえるようにする技術を提供する必要がある。
いボーダレスビアを含む配線パターンを形成する際に、ＨＳＱを使用してボイド
のない空隙充填を行なえるようにする技術を提供する必要がある。
【００１２】
この発明の目的は、０．２５ミクロン以下の設計フィーチャを有する高密度多
金属層半導体装置と、実質的にボイドのない高集積度ボーダレスビアを含む相互
接続パターンとを製造する方法である。
金属層半導体装置と、実質的にボイドのない高集積度ボーダレスビアを含む相互
接続パターンとを製造する方法である。
【００１３】 この発明のさらなる目的、利点および他の特徴は、一部は以下の説明において
記載され、一部は以下を検討することで当業者には明らかとなり、またはこの発
明を行なうことで理解され得るであろう。この発明の目的および利点は前掲の特
許請求の範囲に特に指摘したように実現され、得られ得る。
記載され、一部は以下を検討することで当業者には明らかとなり、またはこの発
明を行なうことで理解され得るであろう。この発明の目的および利点は前掲の特
許請求の範囲に特に指摘したように実現され、得られ得る。
【００１４】 この発明に従うと、上記および他の目的は、基板上に第１の誘電層を形成する
ステップと、空隙を有し、かつ第１の導電フィーチャを含む第１のパターニング
された導電層を第１の誘電層上に形成するステップと、空隙を充填する水素シル
セスキオキサン（ＨＳＱ）の層を堆積するステップと、第１のパターニングされ
た導電層とＨＳＱ空隙充填層との上に第２の誘電層を堆積するステップと、第２
の誘電層の上面を平坦化するステップと、第１の導電フィーチャの上面の一部と
側面の少なくとも一部とを露出し、かつＨＳＱ空隙充填層の一部を貫通してそれ
を露出する貫通孔を第２の誘電層内に形成するステップと、不活性雰囲気におい
て熱処理を行なうステップと、貫通孔に導電材料を充填してボーダレスビアを形
成するステップとを含む、半導体装置を製造する方法によって一部達成される。
ステップと、空隙を有し、かつ第１の導電フィーチャを含む第１のパターニング
された導電層を第１の誘電層上に形成するステップと、空隙を充填する水素シル
セスキオキサン（ＨＳＱ）の層を堆積するステップと、第１のパターニングされ
た導電層とＨＳＱ空隙充填層との上に第２の誘電層を堆積するステップと、第２
の誘電層の上面を平坦化するステップと、第１の導電フィーチャの上面の一部と
側面の少なくとも一部とを露出し、かつＨＳＱ空隙充填層の一部を貫通してそれ
を露出する貫通孔を第２の誘電層内に形成するステップと、不活性雰囲気におい
て熱処理を行なうステップと、貫通孔に導電材料を充填してボーダレスビアを形
成するステップとを含む、半導体装置を製造する方法によって一部達成される。
【００１５】 この発明のさらなる目的および利点は、この発明を実行するために考えられる
最良の態様の例示のみによってこの発明の好ましい実施例だけが示され、説明さ
れる以下の詳細な説明から当業者には容易に明らかとなるであろう。理解される
ように、この発明は他の異なる実施例が可能であり、そのいくつかの詳細はすべ
てこの発明から逸脱せずにさまざまな明らかな点で変更可能である。したがって
、図面および説明は例示的な性質のものであり、限定的とはみなされないべきで
ある。
最良の態様の例示のみによってこの発明の好ましい実施例だけが示され、説明さ
れる以下の詳細な説明から当業者には容易に明らかとなるであろう。理解される
ように、この発明は他の異なる実施例が可能であり、そのいくつかの詳細はすべ
てこの発明から逸脱せずにさまざまな明らかな点で変更可能である。したがって
、図面および説明は例示的な性質のものであり、限定的とはみなされないべきで
ある。
【００１６】
この発明は、０．２５ミクロン以下の設計フィーチャを有する半導体装置を含
む高密度の多金属層半導体装置において、ずれた貫通孔(misaligned through-ho
le)に導電材料を充填する際にＨＳＱ空隙充填層の脱気から生じる不利な結果を 招かずにパターニングされた金属層の空隙を充填するためのＨＳＱを用いて、実
質的にボイドがなく、かつ信頼性の高いボーダレスビアの形成を可能とする。た
とえば、貫通孔を形成する際の従来の慣行は、誘電層上にフォトレジストマスク
を形成するステップと、炭化フッ素の化学作用を用いて反応性イオンエッチング
を行なって貫通孔を形成するステップと、Ｏ2を含むプラズマを用いてフォトレ ジストマスクを除去するステップと、反応性イオンエッチングの間に発生したポ
リマを除去するために湿式溶媒洗浄を行なうステップと、一般にＯ2を含むプラ ズマを用いて後にプラズマ除去を行なうステップとを含む。反応性イオンエッチ
ングの間に発生したポリマを除去するために湿式溶媒洗浄を行なう間、ＨＳＱが
湿気を吸収する。従来のＨＩ−ＶＡＣスパッタチャンバ内でチタン−窒化チタン
のバリア層を堆積するときのように、ボーダレスビア形成のために貫通孔を後に
充填する間、このような吸収された湿気は脱気され、それによって、ボイドを形
成し、装置の信頼性を低下させる。脱気は化学気相成長によって窒化チタンを堆
積する際にも起こる。
む高密度の多金属層半導体装置において、ずれた貫通孔(misaligned through-ho
le)に導電材料を充填する際にＨＳＱ空隙充填層の脱気から生じる不利な結果を 招かずにパターニングされた金属層の空隙を充填するためのＨＳＱを用いて、実
質的にボイドがなく、かつ信頼性の高いボーダレスビアの形成を可能とする。た
とえば、貫通孔を形成する際の従来の慣行は、誘電層上にフォトレジストマスク
を形成するステップと、炭化フッ素の化学作用を用いて反応性イオンエッチング
を行なって貫通孔を形成するステップと、Ｏ2を含むプラズマを用いてフォトレ ジストマスクを除去するステップと、反応性イオンエッチングの間に発生したポ
リマを除去するために湿式溶媒洗浄を行なうステップと、一般にＯ2を含むプラ ズマを用いて後にプラズマ除去を行なうステップとを含む。反応性イオンエッチ
ングの間に発生したポリマを除去するために湿式溶媒洗浄を行なう間、ＨＳＱが
湿気を吸収する。従来のＨＩ−ＶＡＣスパッタチャンバ内でチタン−窒化チタン
のバリア層を堆積するときのように、ボーダレスビア形成のために貫通孔を後に
充填する間、このような吸収された湿気は脱気され、それによって、ボイドを形
成し、装置の信頼性を低下させる。脱気は化学気相成長によって窒化チタンを堆
積する際にも起こる。
【００１７】 ＨＳＱは、従来のスピンオン装置の使用で優れた平坦性および空隙充填性を示
す点で、空隙充填のための非常に望ましい誘電材料である。ＨＳＱは約０．１５
ミクロン未満の空隙、たとえば配線間スペースを容易に充填することができる。
さらに、炭素のないポリマ前駆物質が使用されるため、ポイズンビア（poison v
ia)の問題が見られず、ＨＳＱは金属線の上面の下方をエッチバックされる必要 がない。ＨＳＱのあるものは製品名Flowable Oxide（商標）またはＦＯx（商標 ）によりDow Coming Corp.から商業的に入手可能である。
す点で、空隙充填のための非常に望ましい誘電材料である。ＨＳＱは約０．１５
ミクロン未満の空隙、たとえば配線間スペースを容易に充填することができる。
さらに、炭素のないポリマ前駆物質が使用されるため、ポイズンビア（poison v
ia)の問題が見られず、ＨＳＱは金属線の上面の下方をエッチバックされる必要 がない。ＨＳＱのあるものは製品名Flowable Oxide（商標）またはＦＯx（商標 ）によりDow Coming Corp.から商業的に入手可能である。
【００１８】 堆積された状態のＨＳＱ空隙充填層の脱気によりボーダレスビア内にボイドが
形成される問題は、好ましくはバリア金属層を堆積する直前に真空ベーキングを
行ない、好ましくは真空ベーキングおよびバリア金属堆積のために同じ用具を用
いることによって対処される。
形成される問題は、好ましくはバリア金属層を堆積する直前に真空ベーキングを
行ない、好ましくは真空ベーキングおよびバリア金属堆積のために同じ用具を用
いることによって対処される。
【００１９】 この発明に従うと、ずれた貫通孔に導電材料を充填する間における、堆積され
たＨＳＱ空隙充填層の望ましくない脱気は、貫通孔に導電材料を充填する前に熱
処理工程を巧みに行なうことによって回避されるかまたは実質的に低減され、そ
の熱処理工程の間、堆積されたＨＳＱ層は吸収された水を除去するために除気(o
utgas)される。貫通孔に導電材料を充填する前に、堆積されたＨＳＱ空隙充填層
を除気することによって、ボーダレスビア内のボイド形成が著しく低減され、ま
たは実質的になくなり、それによってボーダレスビアの集積度が高まることがわ
かっている。
たＨＳＱ空隙充填層の望ましくない脱気は、貫通孔に導電材料を充填する前に熱
処理工程を巧みに行なうことによって回避されるかまたは実質的に低減され、そ
の熱処理工程の間、堆積されたＨＳＱ層は吸収された水を除去するために除気(o
utgas)される。貫通孔に導電材料を充填する前に、堆積されたＨＳＱ空隙充填層
を除気することによって、ボーダレスビア内のボイド形成が著しく低減され、ま
たは実質的になくなり、それによってボーダレスビアの集積度が高まることがわ
かっている。
【００２０】 この発明の実施例に従うと、ずれた貫通孔に導電材料を充填する前に、堆積さ
れたＨＳＱ空隙充填層を除気するための熱処理は不活性雰囲気において行なわれ
る。このような不活性雰囲気は、窒素、アルゴン、または窒素と約１０容量％の
水素とからなる成形ガスのようなさまざまな不活性ガスのどのようなものを含ん
でもよい。この発明の目的を考えると、時間および温度のような熱処理条件は特
定の状況に最適化され得る。たとえば、約３００℃から約４００℃、好ましくは
約３５０℃から約４００℃、たとえば約３５０℃の温度で、約０．５分から約４
５分、たとえば約３０分の期間にわたる熱処理が、ＨＳＱ層によって吸収された
水を実質的に除気するために有効であり、それによって、実質的にボイドのない
高集積度のボーダレスビアの形成が可能となることがわかっている。
れたＨＳＱ空隙充填層を除気するための熱処理は不活性雰囲気において行なわれ
る。このような不活性雰囲気は、窒素、アルゴン、または窒素と約１０容量％の
水素とからなる成形ガスのようなさまざまな不活性ガスのどのようなものを含ん
でもよい。この発明の目的を考えると、時間および温度のような熱処理条件は特
定の状況に最適化され得る。たとえば、約３００℃から約４００℃、好ましくは
約３５０℃から約４００℃、たとえば約３５０℃の温度で、約０．５分から約４
５分、たとえば約３０分の期間にわたる熱処理が、ＨＳＱ層によって吸収された
水を実質的に除気するために有効であり、それによって、実質的にボイドのない
高集積度のボーダレスビアの形成が可能となることがわかっている。
【００２１】 小型化によって生じる他の問題はＲＣ時定数に関する。ＨＳＱは望ましくは、
約３．９から約４．２の誘電率を有する、熱酸化または化学気相成長によって成
長させられた二酸化シリコンに対して、堆積された状態で約２．９から約３．０
の誘電率を有する。堆積された状態のＨＳＱの誘電率は突然の温度変化によって
不利に高められることがわかっている。したがって、この発明の実施例では、堆
積されたＨＳＱ空隙充填層からの吸収された水の除気を行なうための熱処理は徐
々に行なわれる。この実施例の一局面では、このように製造された中間体の半導
体装置を含む基板は、約３００℃の温度に予め加熱されるか保たれている炉に入
れらる。基板が炉に入れられた後、炉の温度は望ましい熱処理温度、たとえば約
３５０℃まで上げられる。堆積されたＨＳＱ空隙充填層を除気するための熱処理
の後、温度は約３００℃まで下げられる。炉内の温度が約３００℃まで下げられ
た後、基板は取除かれる。この手順は堆積された状態のＨＳＱ空隙充填層を突然
の温度変化に有利にさらさないようにし、それによってその誘電率の増加を最小
にする。
約３．９から約４．２の誘電率を有する、熱酸化または化学気相成長によって成
長させられた二酸化シリコンに対して、堆積された状態で約２．９から約３．０
の誘電率を有する。堆積された状態のＨＳＱの誘電率は突然の温度変化によって
不利に高められることがわかっている。したがって、この発明の実施例では、堆
積されたＨＳＱ空隙充填層からの吸収された水の除気を行なうための熱処理は徐
々に行なわれる。この実施例の一局面では、このように製造された中間体の半導
体装置を含む基板は、約３００℃の温度に予め加熱されるか保たれている炉に入
れらる。基板が炉に入れられた後、炉の温度は望ましい熱処理温度、たとえば約
３５０℃まで上げられる。堆積されたＨＳＱ空隙充填層を除気するための熱処理
の後、温度は約３００℃まで下げられる。炉内の温度が約３００℃まで下げられ
た後、基板は取除かれる。この手順は堆積された状態のＨＳＱ空隙充填層を突然
の温度変化に有利にさらさないようにし、それによってその誘電率の増加を最小
にする。
【００２２】 この発明の実施例に従うボーダレスビアを形成する方法は、半導体基板上に第
１の誘電層を形成するステップと、第１の誘電層上で第１の金属層をパターニン
グして、空隙によって分離される金属フィーチャ、たとえば配線間スペースによ
って分離される金属線を形成するステップとを含む。空隙は次に、適切な温度、
たとえば約２００℃で、ＳＯＧのために採用される従来のスピニング装置を用い
てスピニングなどによってＨＳＱを堆積することで充填される。ＨＳＱは０．１
５ミクロン未満でも完全にボイドなしで空隙を充填することが容易に可能である
。第２の誘電層が次に第１のパターニングされた金属層とＨＳＱ層との上に堆積
される。貫通孔が次に第２の誘電層に形成され、ＨＳＱ層へと貫通し、第１の金
属層の上面の一部と側面の少なくとも一部とを露出し、ＨＳＱ層の一部を露出す
る。
１の誘電層を形成するステップと、第１の誘電層上で第１の金属層をパターニン
グして、空隙によって分離される金属フィーチャ、たとえば配線間スペースによ
って分離される金属線を形成するステップとを含む。空隙は次に、適切な温度、
たとえば約２００℃で、ＳＯＧのために採用される従来のスピニング装置を用い
てスピニングなどによってＨＳＱを堆積することで充填される。ＨＳＱは０．１
５ミクロン未満でも完全にボイドなしで空隙を充填することが容易に可能である
。第２の誘電層が次に第１のパターニングされた金属層とＨＳＱ層との上に堆積
される。貫通孔が次に第２の誘電層に形成され、ＨＳＱ層へと貫通し、第１の金
属層の上面の一部と側面の少なくとも一部とを露出し、ＨＳＱ層の一部を露出す
る。
【００２３】 貫通孔は第２の充填層上にフォトレジストマスクを堆積し、フォトレジストマ
スクとＨＳＱ層の一部とをエッチングすることによって形成される。エッチング
は一般に炭化フッ素を用いる反応性イオンエッチングによって行なわれ、それに
よってポリマが形成される。貫通孔をエッチングした後、フォトレジストマスク
はＯ2を含むプラズマを用いることなどによって従来の態様で除去される。フォ トレジストマスクが除去された後、湿式溶媒洗浄が従来の態様で行なわれて、反
応性イオンエッチングの間に形成されたポリマを除去する。貫通孔をさらに洗浄
するために後の随意のプラズマ除去工程が行なわれてもよく、これは一般にＯ2 を含むプラズマを利用する。湿式溶媒洗浄の間、ＨＳＱは望ましくないことに水
を吸収し、これは導電材料を貫通孔に後に充填する際の除気の間におけるボイド
形成につながる。しかしながら、この発明に従うと、ボーダレスビア形成のため
にずれた貫通孔を後に充填する間に、堆積されたＨＳＱ空隙充填層をこのように
除気することが、ずれた貫通孔に導電材料を充填する前に巧みに熱処理を行なう
ことによって回避されるかまたは実質的に低減される。この発明に従う熱処理は
一般に、約３００℃から約４００℃の温度で、約０．５分から約４５分の間、窒
素、アルゴン、または窒素と約１０容量％までの水素とを含む成形ガスのような
不活性雰囲気において行なわれる。好ましくは、基板は約３００℃の温度の炉に
入れられ、炉は約３５０℃から約４００℃の温度に上げられ、その間、除気が行
なわれる。適切な期間、たとえば約３０分後、炉内の温度が約３００℃まで下げ
られ、熱処理された基板が取出される。このように、ＨＳＱは突然の温度変化を
受けず、したがって、堆積された状態のＨＳＱ空隙充填層における誘電率の望ま
しくない上昇が避けられる。
スクとＨＳＱ層の一部とをエッチングすることによって形成される。エッチング
は一般に炭化フッ素を用いる反応性イオンエッチングによって行なわれ、それに
よってポリマが形成される。貫通孔をエッチングした後、フォトレジストマスク
はＯ2を含むプラズマを用いることなどによって従来の態様で除去される。フォ トレジストマスクが除去された後、湿式溶媒洗浄が従来の態様で行なわれて、反
応性イオンエッチングの間に形成されたポリマを除去する。貫通孔をさらに洗浄
するために後の随意のプラズマ除去工程が行なわれてもよく、これは一般にＯ2 を含むプラズマを利用する。湿式溶媒洗浄の間、ＨＳＱは望ましくないことに水
を吸収し、これは導電材料を貫通孔に後に充填する際の除気の間におけるボイド
形成につながる。しかしながら、この発明に従うと、ボーダレスビア形成のため
にずれた貫通孔を後に充填する間に、堆積されたＨＳＱ空隙充填層をこのように
除気することが、ずれた貫通孔に導電材料を充填する前に巧みに熱処理を行なう
ことによって回避されるかまたは実質的に低減される。この発明に従う熱処理は
一般に、約３００℃から約４００℃の温度で、約０．５分から約４５分の間、窒
素、アルゴン、または窒素と約１０容量％までの水素とを含む成形ガスのような
不活性雰囲気において行なわれる。好ましくは、基板は約３００℃の温度の炉に
入れられ、炉は約３５０℃から約４００℃の温度に上げられ、その間、除気が行
なわれる。適切な期間、たとえば約３０分後、炉内の温度が約３００℃まで下げ
られ、熱処理された基板が取出される。このように、ＨＳＱは突然の温度変化を
受けず、したがって、堆積された状態のＨＳＱ空隙充填層における誘電率の望ま
しくない上昇が避けられる。
【００２４】 堆積された状態のＨＳＱ空隙充填層を除気するための熱処理の後、貫通孔は導
電材料、たとえば複合プラグで充填される。初めに、チタン、チタン−窒化物、
チタン−タングステンまたはチタン−窒化チタンのバリア層が堆積され、これは
一次プラグ材料を構成する後に堆積されるタングステンのための接着促進剤とな
る。バリア材料、たとえばチタン−窒化チタンは従来のスパッタリング装置を用
いてスパッタリングにより堆積され得る。
電材料、たとえば複合プラグで充填される。初めに、チタン、チタン−窒化物、
チタン−タングステンまたはチタン−窒化チタンのバリア層が堆積され、これは
一次プラグ材料を構成する後に堆積されるタングステンのための接着促進剤とな
る。バリア材料、たとえばチタン−窒化チタンは従来のスパッタリング装置を用
いてスパッタリングにより堆積され得る。
【００２５】 この発明の他の実施例では、ＣＶＤ−ＴｉＮバリア層が１９９７年９月５日付
で提出された同時係属出願連続番号第 号（書類番号第１０３３−３５
０号）に開示される方法に従って堆積される。この実現例の利点は、ＨＳＱ膜の
Ｈ2／Ｎ2プラズマ処理と堆積されたＣＶＤ−ＴｉＮ膜のＨ2／Ｎ2プラズマ処理と
が同じチャンバ内で行なわれ得ることである。
で提出された同時係属出願連続番号第 号（書類番号第１０３３−３５
０号）に開示される方法に従って堆積される。この実現例の利点は、ＨＳＱ膜の
Ｈ2／Ｎ2プラズマ処理と堆積されたＣＶＤ−ＴｉＮ膜のＨ2／Ｎ2プラズマ処理と
が同じチャンバ内で行なわれ得ることである。
【００２６】 好ましくは、堆積された状態のＨＳＱ空隙充填層を除気するためのこの発明に
従う熱処理の後と、ずれた貫通孔に導電材料を充填する前とに、湿式処理または
熱処理が行なわれない。この発明の実施例はまた、堆積された状態のＨＳＱ空隙
充填層を除気するための熱処理の直後に、介在する処理工程なしで、ずれた貫通
孔に導電材料を充填するステップを含む。
従う熱処理の後と、ずれた貫通孔に導電材料を充填する前とに、湿式処理または
熱処理が行なわれない。この発明の実施例はまた、堆積された状態のＨＳＱ空隙
充填層を除気するための熱処理の直後に、介在する処理工程なしで、ずれた貫通
孔に導電材料を充填するステップを含む。
【００２７】 この発明の実施例を図５に概略的に示す。図５では、パターニングされた金属
層の金属フィーチャ５１が誘電層５０上に形成され、反射防止コーティング５１
がその上に形成されている。金属フィーチャ間の空隙はＨＳＱ５２で充填されて
いる。随意に、ＳＯＧのような中間酸化物５３が堆積され、平坦化されてもよい
。第２の誘電層５４が次に、一般にＴＥＯＳ（テトラエチルオルトケイ酸塩）ま
たはシランから派生する酸化シリコンのような酸化物上に、プラズマ化学気相成
長（ＰＥＣＶＤ）によって堆積され、ＣＭＰが行なわれる。フォトレジストマス
クが第２の誘電層の平坦化された上面上に形成される。ＨＳＱ層５２を貫通し、
金属フィーチャ５１の側面の一部を露出するずれた貫通孔５５を形成するために
エッチングが次に行なわれる。エッチングは従来の態様、たとえば炭化フッ素の
化学作用を用いる反応性イオンエッチングによって行なわれ、これはポリマを形
成させる。貫通孔５５の形成後、使用されたフォトレジストマスクがＯ2を含む プラズマでのような従来の態様で除去される。湿式溶媒洗浄が次に従来の態様で
行なわれ、その後プラズマ除去工程が続いてもよい。湿式溶媒洗浄の間、堆積さ
れたＨＳＱ空隙充填層によって水が吸収される。
層の金属フィーチャ５１が誘電層５０上に形成され、反射防止コーティング５１
がその上に形成されている。金属フィーチャ間の空隙はＨＳＱ５２で充填されて
いる。随意に、ＳＯＧのような中間酸化物５３が堆積され、平坦化されてもよい
。第２の誘電層５４が次に、一般にＴＥＯＳ（テトラエチルオルトケイ酸塩）ま
たはシランから派生する酸化シリコンのような酸化物上に、プラズマ化学気相成
長（ＰＥＣＶＤ）によって堆積され、ＣＭＰが行なわれる。フォトレジストマス
クが第２の誘電層の平坦化された上面上に形成される。ＨＳＱ層５２を貫通し、
金属フィーチャ５１の側面の一部を露出するずれた貫通孔５５を形成するために
エッチングが次に行なわれる。エッチングは従来の態様、たとえば炭化フッ素の
化学作用を用いる反応性イオンエッチングによって行なわれ、これはポリマを形
成させる。貫通孔５５の形成後、使用されたフォトレジストマスクがＯ2を含む プラズマでのような従来の態様で除去される。湿式溶媒洗浄が次に従来の態様で
行なわれ、その後プラズマ除去工程が続いてもよい。湿式溶媒洗浄の間、堆積さ
れたＨＳＱ空隙充填層によって水が吸収される。
【００２８】 この発明に従うと、熱処理は堆積されたＨＳＱ層によって吸収された水に除気
するために行なわれる。好ましくは、約３００℃の温度の窒素またはアルゴン雰
囲気に保たれた炉内にウェハを入れることによって熱処理が行なわれる。ウェハ
を炉内に入れた後、温度が約３５０℃から約４５０℃まで上げられ、その温度が
約３０分の適切な除気期間にわたって保たれる。除気の後、炉内の温度は約３０
０℃まで下げられ、その後、熱処理された基板が除去され、それによって、堆積
されたＨＳＱ空隙充填層の誘電率が突然の温度変化により不利に高まることが避
けられる。
するために行なわれる。好ましくは、約３００℃の温度の窒素またはアルゴン雰
囲気に保たれた炉内にウェハを入れることによって熱処理が行なわれる。ウェハ
を炉内に入れた後、温度が約３５０℃から約４５０℃まで上げられ、その温度が
約３０分の適切な除気期間にわたって保たれる。除気の後、炉内の温度は約３０
０℃まで下げられ、その後、熱処理された基板が除去され、それによって、堆積
されたＨＳＱ空隙充填層の誘電率が突然の温度変化により不利に高まることが避
けられる。
【００２９】 貫通孔５５は次に、タングステン５６のための接着促進剤となるバリア層５７
を初めに堆積することなどによって複合プラグで充填される。バリア層は一般に
高融点金属、たとえば、チタン、チタン−窒化物、チタン−タングステンまたは
チタン−窒化チタンである。
を初めに堆積することなどによって複合プラグで充填される。バリア層は一般に
高融点金属、たとえば、チタン、チタン−窒化物、チタン−タングステンまたは
チタン−窒化チタンである。
【００３０】 導電ビア５７を形成した後、第２のパターニングされた金属層が第２の誘電層
５４上に形成され、これは、導電ビア５７によって金属フィーチャ５１に電気的
に接続される金属フィーチャ５８を含む。この方法は次に、望ましい数のパター
ニングされた金属層が形成され、空隙を充填され、たとえば５つの金属層が形成
されるまで、ＨＳＱを用いて第２のパターニングされた金属層に空隙充填を行な
うことによって繰返される。上にある金属フィーチャを接続するにあたって後の
ボーダレスビアを形成する際に、堆積されたＨＳＱ空隙充填層は、堆積された状
態のＨＳＱ空隙充填層によって吸収される水を除去するのに十分な条件下で、不
活性雰囲気において、この発明に従って熱処理され、それによって、貫通孔を導
電材料で充填する間のボイド形成が回避される。
５４上に形成され、これは、導電ビア５７によって金属フィーチャ５１に電気的
に接続される金属フィーチャ５８を含む。この方法は次に、望ましい数のパター
ニングされた金属層が形成され、空隙を充填され、たとえば５つの金属層が形成
されるまで、ＨＳＱを用いて第２のパターニングされた金属層に空隙充填を行な
うことによって繰返される。上にある金属フィーチャを接続するにあたって後の
ボーダレスビアを形成する際に、堆積されたＨＳＱ空隙充填層は、堆積された状
態のＨＳＱ空隙充填層によって吸収される水を除去するのに十分な条件下で、不
活性雰囲気において、この発明に従って熱処理され、それによって、貫通孔を導
電材料で充填する間のボイド形成が回避される。
【００３１】 この発明において用いられる金属層は従来の慣行に一致するものであり、一般
にアルミニウムまたはアルミニウム合金を含む。この発明の実施例は、初期の高
融点金属層、たとえばタングステン、チタンまたは窒化チタン、中間体のアルミ
ニウムまたはアルミニウム合金層、および反射防止コーティング、たとえばチタ
ン−窒化チタンを含むパターニングされた複合金属層を形成することを含む。
にアルミニウムまたはアルミニウム合金を含む。この発明の実施例は、初期の高
融点金属層、たとえばタングステン、チタンまたは窒化チタン、中間体のアルミ
ニウムまたはアルミニウム合金層、および反射防止コーティング、たとえばチタ
ン−窒化チタンを含むパターニングされた複合金属層を形成することを含む。
【００３２】 この発明は、１ミクロン以下のフィーチャ、特に０．２５ミクロン以下のフィ
ーチャを有する、特に高密度な多金属パターニング層のさまざまなタイプのもの
であり、高速特性および信頼性向上を示す半導体装置の製造に適用可能である。
この発明は、ずれた貫通孔に導電材料を充填する際のボイド形成問題を引起こさ
ずに、パターニングされた金属層の空隙充填を行なうためにＨＳＱを有利に用い
ることを可能とする。この発明は既存の製造設備へと容易に実現でき、費用効果
が良く、ボーダレスビアに導電材料を充填する間のボイド形成を実質的に低減す
るかなくすことによってボーダレスビアの集積度を高める。
ーチャを有する、特に高密度な多金属パターニング層のさまざまなタイプのもの
であり、高速特性および信頼性向上を示す半導体装置の製造に適用可能である。
この発明は、ずれた貫通孔に導電材料を充填する際のボイド形成問題を引起こさ
ずに、パターニングされた金属層の空隙充填を行なうためにＨＳＱを有利に用い
ることを可能とする。この発明は既存の製造設備へと容易に実現でき、費用効果
が良く、ボーダレスビアに導電材料を充填する間のボイド形成を実質的に低減す
るかなくすことによってボーダレスビアの集積度を高める。
【００３３】 この発明の実施例を行なうに当たり、アルミニウム、アルミニウム合金、銅、
銅合金、金、金合金、銀、銀合金、高融点金属、高融点金属合金および高融点金
属化合物のような、一般に半導体装置製造において用いられるどのような金属で
金属層が形成されてもよい。この発明の金属層は半導体装置の製造において従来
から用いられているどのような技術によって形成されてもよい。たとえば、金属
層は減圧化学気相成長（ＬＰＣＶＤ）およびＰＥＣＶＤを含むさまざまなタイプ
のＣＶＤプロセスのような従来の金属化技術によって形成されてもよい。通常、
タングステンのような高融点金属が堆積されるときにはＣＶＤ技術が用いられる
。アルミニウム−銅合金を含む、アルミニウムおよびアルミニウム系合金のよう
な低融点金属もまた溶融、スパッタリングまたは物理気相成長（ＰＶＤ）によっ
て堆積され得る。
銅合金、金、金合金、銀、銀合金、高融点金属、高融点金属合金および高融点金
属化合物のような、一般に半導体装置製造において用いられるどのような金属で
金属層が形成されてもよい。この発明の金属層は半導体装置の製造において従来
から用いられているどのような技術によって形成されてもよい。たとえば、金属
層は減圧化学気相成長（ＬＰＣＶＤ）およびＰＥＣＶＤを含むさまざまなタイプ
のＣＶＤプロセスのような従来の金属化技術によって形成されてもよい。通常、
タングステンのような高融点金属が堆積されるときにはＣＶＤ技術が用いられる
。アルミニウム−銅合金を含む、アルミニウムおよびアルミニウム系合金のよう
な低融点金属もまた溶融、スパッタリングまたは物理気相成長（ＰＶＤ）によっ
て堆積され得る。
【００３４】 以上の説明において、具体的な材料、構造、化学物質、プロセス等のような数
多くの具体的詳細がこの発明の理解を完全なものにするために記載された。しか
しながら、この発明は具体的に記載された詳細に頼らずに実行されることも可能
である。他の例では、不必要にこの発明を不明瞭にしないために周知の処理構造
が詳細に説明された。
多くの具体的詳細がこの発明の理解を完全なものにするために記載された。しか
しながら、この発明は具体的に記載された詳細に頼らずに実行されることも可能
である。他の例では、不必要にこの発明を不明瞭にしないために周知の処理構造
が詳細に説明された。
【００３５】 この発明の好ましい実施例とその融通性の例とのみがこの開示において示され
、説明された。この発明は他のさまざまな組合せおよび環境において使用可能で
あり、発明概念の範囲内で変化または変更が可能であることが理解されるべきで
ある。
、説明された。この発明は他のさまざまな組合せおよび環境において使用可能で
あり、発明概念の範囲内で変化または変更が可能であることが理解されるべきで
ある。
【図１】 パターニングされた金属層の従来の空隙充填を概略的に示す。
【図２】 パターニングされた金属層の従来の空隙充填を概略的に示す。
【図３】 従来の金属プラグビア相互接続を概略的に示す。
【図４】 ボーダレスビアにおけるスパイキングを概略的に示す。
【図５】 この発明に従って形成されるボーダレスビアを概略的に示す。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１１年１２月１５日（１９９９．１２．１５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】
【発明の開示】 ＥＰ−Ａ−０ ８１０６４８は、 基板上に第１の誘電層を形成するステップと、 空隙を有し、かつ第１の導電フィーチャを含む第一のパターニングされた導電
層を第１の誘電層上に形成するステップと、 等角のプラズマエンハンストＴＥＯＳ酸化物の層を堆積するステップと、 ＨＳＱの層をスピンオンするステップと、 第２の誘電層（ＨＳＱ上のＰＥＴＥＯＳ）を堆積するステップと、 第１の導電フィーチャの上面の一部を露出し、かつＨＳＱへと貫通する貫通孔
を第２の誘電層内に形成するステップと、 プラズマアッシュによって熱処理を行なうステップと、 導電材料を貫通孔に充填するステップとを連続して含む、半導体装置を製造す
る方法を開示している。 この発明の目的は、０．２５ミクロン以下の設計フィーチャを有する高密度多
金属層半導体装置と、実質的にボイドのない高集積度ボーダレスビアを含む相互
接続パターンとを製造する方法である。
層を第１の誘電層上に形成するステップと、 等角のプラズマエンハンストＴＥＯＳ酸化物の層を堆積するステップと、 ＨＳＱの層をスピンオンするステップと、 第２の誘電層（ＨＳＱ上のＰＥＴＥＯＳ）を堆積するステップと、 第１の導電フィーチャの上面の一部を露出し、かつＨＳＱへと貫通する貫通孔
を第２の誘電層内に形成するステップと、 プラズマアッシュによって熱処理を行なうステップと、 導電材料を貫通孔に充填するステップとを連続して含む、半導体装置を製造す
る方法を開示している。 この発明の目的は、０．２５ミクロン以下の設計フィーチャを有する高密度多
金属層半導体装置と、実質的にボイドのない高集積度ボーダレスビアを含む相互
接続パターンとを製造する方法である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】 この発明に従うと、上記および他の目的は、 基板上に第１の誘電層を形成するステップと、 空隙を有し、かつ第１の導電フィーチャを含む第１のパターニングされた導電
層を第１の誘電層上に形成するステップと、 空隙を充填する水素シルセスキオキサン（ＨＳＱ）の等角層を、第１の導電フ
ィーチャと第１の誘電層との上に直接的に堆積するステップと、 第１のパターニングされた導電層とＨＳＱ空隙充填層との上に第２の誘電層を
堆積するステップと、 第２の誘電層の上面を平坦化するステップと、 第１の導電フィーチャの上面の一部と側面の少なくとも一部とを露出し、かつ
ＨＳＱ空隙充填層の一部を貫通してそれを露出する貫通孔を第２の誘電層内に形
成するステップと、 不活性雰囲気において熱処理を行なうステップと、 貫通孔に導電材料を充填してボーダレスビアを形成するステップとを連続して
含む、半導体装置を製造する方法によって一部達成される。
層を第１の誘電層上に形成するステップと、 空隙を充填する水素シルセスキオキサン（ＨＳＱ）の等角層を、第１の導電フ
ィーチャと第１の誘電層との上に直接的に堆積するステップと、 第１のパターニングされた導電層とＨＳＱ空隙充填層との上に第２の誘電層を
堆積するステップと、 第２の誘電層の上面を平坦化するステップと、 第１の導電フィーチャの上面の一部と側面の少なくとも一部とを露出し、かつ
ＨＳＱ空隙充填層の一部を貫通してそれを露出する貫通孔を第２の誘電層内に形
成するステップと、 不活性雰囲気において熱処理を行なうステップと、 貫通孔に導電材料を充填してボーダレスビアを形成するステップとを連続して
含む、半導体装置を製造する方法によって一部達成される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トラン，カーン アメリカ合衆国、95131 カリフォルニア 州、サン・ノゼ、リバー・バーチ・ドライ ブ、1744 (72)発明者 ヒュン，リチャード・ジェイ アメリカ合衆国、95014 カリフォルニア 州、クペルティーノ、ウエスト・ヒル・コ ート、1068 (72)発明者 チャン，サイモン・エス アメリカ合衆国、95070 カリフォルニア 州、サラトガ、ミラー・アベニュ、12603 (72)発明者 ユゥ，リュー アメリカ合衆国、95051 カリフォルニア 州、サンタ・クララ、プリュナーリッジ・ アベニュ、3655、ナンバー・156 Ｆターム(参考） 5F033 HH08 HH09 HH18 HH19 HH33 JJ18 JJ19 JJ33 MM08 NN06 NN07 PP06 PP09 PP12 PP15 PP19 QQ09 QQ13 QQ15 QQ37 QQ48 QQ74 RR04 RR09 SS02 SS04 SS15 TT02 WW00 WW01 WW03 WW04 5F058 AA04 AC03 AC10 AF04 AG01 AH02
Claims (29)
- 【請求項１】 半導体装置を製造する方法であって、 基板上に第１の誘電層を形成するステップと、 前記第１の誘電層の上に、中に空隙を有し第１の導電フィーチャを含む第１の
パターニングされた導電層を形成するステップと、 水素シルセスキオキサン（ＨＳＱ）の層を堆積して前記空隙を充填するステッ
プと、 前記第１のパターニングされた導電層および前記ＨＳＱ空隙充填層の上に第２
の誘電層を堆積するステップと、 前記第２の誘電層の上面を平坦化するステップと、 前記第２の誘電層に、前記第１の導電フィーチャの上面の一部および側面の少
なくとも一部を露出させ、かつ前記ＨＳＱ空隙充填層の一部を貫通し露出させる
貫通孔を形成するステップと、 不活性雰囲気内で熱処理を行なうステップと、 前記貫通孔を導電材料で充填してボーダレスビアを形成するステップとを含む
、半導体装置を製造する方法。 - 【請求項２】 導電層は金属層を含み、前記第１の導電フィーチャは第１の
金属フィーチャを含む、請求項１に記載の方法。 - 【請求項３】 前記金属層は複合金属層であり、 下部高融点金属層と、 アルミニウムまたはアルミニウム合金を含む中間一次導電層と、 上部反射防止コーティングとを含む、請求項２に記載の方法。
- 【請求項４】 パターニングされた金属層は約０．２５ミクロンよりも大き
くないサイズの複数の金属線を含み、前記空隙は配線間スペースを含む、請求項
２に記載の方法。 - 【請求項５】 前記第２の誘電層の上にフォトレジストマスクを形成するス
テップと、 反応性イオンエッチングを行なって前記貫通孔を形成するステップと、 前記フォトレジストマスクを除去するステップと、 前記貫通孔に対し湿式溶媒洗浄を行なうステップとを含む、請求項２に記載の
方法。 - 【請求項６】 炭化フッ素エッチャントで反応性イオンエッチングを行なう
ステップと、 酸素含有プラズマを用いて前記フォトレジストマスクを除去するステップと、 湿式溶媒洗浄を行なって反応性イオンエッチング中に生じたポリマを除去する
ステップとを含み、前記ＨＳＱ層は湿式溶媒洗浄中に水を吸収し、さらに、 熱処理を行なって湿式溶媒洗浄中に吸収された水を除去するステップとを含む
、請求項５に記載の方法。 - 【請求項７】 湿式溶媒洗浄の後かつ熱処理の前にプラズマ除去を行なうス
テップを含む、請求項６に記載の方法。 - 【請求項８】 熱処理を約３００℃から約４００℃の温度で行なうステップ
を含む、請求項６に記載の方法。 - 【請求項９】 熱処理を約０．５から約４５分間行なうステップを含む、請
求項８に記載の方法。 - 【請求項１０】 熱処理を約３５０℃の温度で約３０分間行なうステップを
含む、請求項９に記載の方法。 - 【請求項１１】 熱処理を、窒素、アルゴンおよび／または窒素と１０容量
％までの水素とを含有する成形ガスを含む不活性雰囲気内で行なうステップを含
む、請求項９に記載の方法。 - 【請求項１２】 熱処理は、 前記基板を約３００℃の温度に保たれた炉の中に入れるステップと、 前記炉の温度を約３５０℃から約４００℃の範囲まで上昇させるステップと、 熱処理を約０．５から約４５分間行なうステップと、 前記炉の温度を約３００℃まで下降させるステップと、 前記基板を前記炉から取出すステップとを含む、請求項８に記載の方法。
- 【請求項１３】 前記貫通孔を複合導電プラグで充填するステップを含む、
請求項４に記載の方法。 - 【請求項１４】 第２の導電層に対し接着促進剤の役割をする第１の導電バ
リア層を堆積するステップを含む、請求項１３に記載の方法。 - 【請求項１５】 前記第１の導電層は、チタン、チタン−窒化物、チタン−
タングステンまたはチタン−窒化チタンを含み、前記第２の導電層はタングステ
ンを含む、請求項１４に記載の方法。 - 【請求項１６】 熱処理のステップと、前記貫通孔を導電材料で充填して前
記ボーダレスビアを形成するステップとの間に湿式または熱処理を行なわない、
請求項４に記載の方法。 - 【請求項１７】 不活性雰囲気内での熱処理のステップと、前記貫通孔を導
電材料で充填して前記ボーダレスビアを形成するステップとの間に処理ステップ
を行なわない、請求項１６に記載の方法。 - 【請求項１８】 前記第２の誘電層を化学機械研磨により平坦化するステッ
プを含む、請求項４に記載の方法。 - 【請求項１９】 前記第２の誘電層は酸化物を含む、請求項４に記載の方法
。 - 【請求項２０】 前記酸化物は、プラズマ化学気相成長によりテトラエチル
オルトケイ酸塩またはシランから得た酸化シリコンである、請求項１９に記載の
方法。 - 【請求項２１】 前記第２の誘電層を堆積する前に中間酸化物を前記ＨＳＱ
空隙充填層上に堆積するステップを含む、請求項１９に記載の方法。 - 【請求項２２】 前記中間酸化物の層を平坦化するステップを含む、請求項
２１に記載の方法。 - 【請求項２３】 熱処理を約３００℃から約４００℃の温度で行なうステッ
プを含む、請求項４に記載の方法。 - 【請求項２４】 熱処理を約０．５から約４５分間行なうステップを含む、
請求項２３に記載の方法。 - 【請求項２５】 熱処理を約３５０℃の温度で約３０分間行なうステップを
含む、請求項２４に記載の方法。 - 【請求項２６】 熱処理を、窒素、アルゴンおよび／または窒素と１０容量
％までの水素とを含有する成形ガスを含む不活性雰囲気内で行なうステップを含
む、請求項２４に記載の方法。 - 【請求項２７】 熱処理は、 基板を約３００℃の温度に保たれた炉に入れるステップと、 前記炉の温度を約３５０℃から約４００℃の範囲に上昇させるステップと、 熱処理を約０．５から約４５分間行なうステップと、 前記炉の温度を約３００℃まで下降させるステップと、 前記基板を前記炉から取出すステップとを含む、請求項２３に記載の方法。
- 【請求項２８】 第２のパターニングされた金属層を前記第２の誘電層の上
に形成するステップを含み、前記第２のパターニングされた金属層は前記ボーダ
レスビアにより前記第１の金属フィーチャに電気的に接続された第２の金属フィ
ーチャを含む、請求項４に記載の方法。 - 【請求項２９】 熱処理を、先行する処理中に前記ＨＳＱ層が吸収した水を
除去するのに十分な条件下で行なうステップを含む、請求項４に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/993,124 | 1997-12-18 | ||
| US08/993,124 US6093635A (en) | 1997-12-18 | 1997-12-18 | High integrity borderless vias with HSQ gap filled patterned conductive layers |
| PCT/US1998/026951 WO1999031725A1 (en) | 1997-12-18 | 1998-12-18 | High integrity borderless vias with hsq gap filled patterned conductive layers |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002509356A true JP2002509356A (ja) | 2002-03-26 |
| JP2002509356A5 JP2002509356A5 (ja) | 2006-01-26 |
| JP4401022B2 JP4401022B2 (ja) | 2010-01-20 |
Family
ID=25539121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000539524A Expired - Fee Related JP4401022B2 (ja) | 1997-12-18 | 1998-12-18 | 半導体装置を製造する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6093635A (ja) |
| EP (1) | EP1040513A1 (ja) |
| JP (1) | JP4401022B2 (ja) |
| KR (1) | KR100572037B1 (ja) |
| WO (1) | WO1999031725A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003504693A (ja) * | 1999-07-07 | 2003-02-04 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フォーミングガスプラズマを用いたフォトレジスト除去プロセス |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0856886B1 (en) * | 1997-01-31 | 2003-06-25 | STMicroelectronics S.r.l. | Process for forming an edge structure to seal integrated electronic devices, and corresponding device |
| JPH11354637A (ja) * | 1998-06-11 | 1999-12-24 | Oki Electric Ind Co Ltd | 配線の接続構造及び配線の接続部の形成方法 |
| US6551943B1 (en) * | 1999-09-02 | 2003-04-22 | Texas Instruments Incorporated | Wet clean of organic silicate glass films |
| US6794298B2 (en) * | 2000-02-04 | 2004-09-21 | Advanced Micro Devices, Inc. | CF4+H2O plasma ashing for reduction of contact/via resistance |
| KR100407998B1 (ko) * | 2001-10-09 | 2003-12-01 | 주식회사 하이닉스반도체 | 금속 배선의 콘택 영역 세정 방법 |
| KR100422905B1 (ko) * | 2001-10-31 | 2004-03-16 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
| US6645864B1 (en) | 2002-02-05 | 2003-11-11 | Taiwan Semiconductor Manufacturing Company | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning |
| US20030162890A1 (en) * | 2002-02-15 | 2003-08-28 | Kalantar Thomas H. | Nanoscale polymerized hydrocarbon particles and methods of making and using such particles |
| US6770566B1 (en) | 2002-03-06 | 2004-08-03 | Cypress Semiconductor Corporation | Methods of forming semiconductor structures, and articles and devices formed thereby |
| US7727892B2 (en) * | 2002-09-25 | 2010-06-01 | Intel Corporation | Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects |
| DE102004002464B4 (de) * | 2004-01-16 | 2005-12-08 | Infineon Technologies Ag | Verfahren zum Füllen von Kontaktlöchern |
| JP4291811B2 (ja) * | 2005-10-24 | 2009-07-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR102165264B1 (ko) | 2013-10-10 | 2020-10-13 | 삼성전자 주식회사 | 아연 입자를 함유하는 비전도성 폴리머 막, 비전도성 폴리머 페이스트, 이들을 포함하는 반도체 패키지, 및 반도체 패키지의 제조 방법 |
| KR102165267B1 (ko) | 2013-11-18 | 2020-10-13 | 삼성전자 주식회사 | Ｔｓｖ 구조를 포함하는 집적회로 소자 및 그 제조 방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5174043A (en) * | 1990-11-19 | 1992-12-29 | Taiwan Semiconductor Manufacturing Company | Machine and method for high vacuum controlled ramping curing furnace for sog planarization |
| US5219788A (en) * | 1991-02-25 | 1993-06-15 | Ibm Corporation | Bilayer metallization cap for photolithography |
| TW347149U (en) * | 1993-02-26 | 1998-12-01 | Dow Corning | Integrated circuits protected from the environment by ceramic and barrier metal layers |
| US5432073A (en) * | 1993-09-27 | 1995-07-11 | United Microelectronics Corporation | Method for metal deposition without poison via |
| JP3214186B2 (ja) * | 1993-10-07 | 2001-10-02 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2751820B2 (ja) * | 1994-02-28 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5451543A (en) * | 1994-04-25 | 1995-09-19 | Motorola, Inc. | Straight sidewall profile contact opening to underlying interconnect and method for making the same |
| US5413940A (en) * | 1994-10-11 | 1995-05-09 | Taiwan Semiconductor Manufacturing Company | Process of treating SOG layer using end-point detector for outgassing |
| JP3070450B2 (ja) * | 1995-07-14 | 2000-07-31 | ヤマハ株式会社 | 多層配線形成法 |
| EP0810648A3 (en) * | 1996-05-31 | 1997-12-29 | Texas Instruments Incorporated | Improvements in or relating to semiconductor devices |
-
1997
- 1997-12-18 US US08/993,124 patent/US6093635A/en not_active Expired - Lifetime
-
1998
- 1998-12-18 KR KR1020007006809A patent/KR100572037B1/ko not_active IP Right Cessation
- 1998-12-18 JP JP2000539524A patent/JP4401022B2/ja not_active Expired - Fee Related
- 1998-12-18 WO PCT/US1998/026951 patent/WO1999031725A1/en active IP Right Grant
- 1998-12-18 EP EP98963261A patent/EP1040513A1/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003504693A (ja) * | 1999-07-07 | 2003-02-04 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | フォーミングガスプラズマを用いたフォトレジスト除去プロセス |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999031725A1 (en) | 1999-06-24 |
| US6093635A (en) | 2000-07-25 |
| JP4401022B2 (ja) | 2010-01-20 |
| KR20010033345A (ko) | 2001-04-25 |
| EP1040513A1 (en) | 2000-10-04 |
| KR100572037B1 (ko) | 2006-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4422326B2 (ja) | Ｈｓｑで間隙充填されたパターニングされた金属層を備えるボーダレスバイア | |
| KR100288496B1 (ko) | 집적회로구조체의구리오염방지방법 | |
| US6440844B1 (en) | Semiconductor device with copper wiring and its manufacture method | |
| US6297554B1 (en) | Dual damascene interconnect structure with reduced parasitic capacitance | |
| US6706626B2 (en) | Method of fabricating contact plug | |
| JP2001516153A (ja) | Ｃｖｄバリア層を有するボーダーレスバイア | |
| US6046104A (en) | Low pressure baked HSQ gap fill layer following barrier layer deposition for high integrity borderless vias | |
| JP2002509356A (ja) | パターニングされた導電層の空隙をｈｓｑで充填した高集積度ボーダレスビア | |
| JP3300226B2 (ja) | ３層の誘電体層を有する半導体デバイス構造およびその製造方法 | |
| CN1708846A (zh) | 用于在具有帽盖层的半导体互连结构上沉积金属层的方法 | |
| US6046106A (en) | High density plasma oxide gap filled patterned metal layers with improved electromigration resistance | |
| US5942801A (en) | Borderless vias with HSQ gap filled metal patterns having high etching resistance | |
| JP2003100869A (ja) | 半導体装置とその製造方法 | |
| US6030891A (en) | Vacuum baked HSQ gap fill layer for high integrity borderless vias | |
| US5958798A (en) | Borderless vias without degradation of HSQ gap fill layers | |
| US6723628B2 (en) | Method for forming bonding pad structures in semiconductor devices | |
| US6682999B1 (en) | Semiconductor device having multilevel interconnections and method of manufacture thereof | |
| US5888898A (en) | HSQ baking for reduced dielectric constant | |
| US6010965A (en) | Method of forming high integrity vias | |
| US6180534B1 (en) | Borderless vias without degradation of HSQ gap fill layers | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| KR100289672B1 (ko) | 자기배열된언랜디드비아의금속화방법 | |
| KR20060071593A (ko) | 반도체 소자의 구리 배선 방법 | |
| KR100458589B1 (ko) | 반도체 소자 제조 방법 | |
| KR100274346B1 (ko) | 반도체소자의금속배선형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051125 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131106 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |