CN100336200C - 半导体装置及其制造方法 - Google Patents
半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN100336200C CN100336200C CNB2004100867713A CN200410086771A CN100336200C CN 100336200 C CN100336200 C CN 100336200C CN B2004100867713 A CNB2004100867713 A CN B2004100867713A CN 200410086771 A CN200410086771 A CN 200410086771A CN 100336200 C CN100336200 C CN 100336200C
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- dielectric layer
- thin
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000001465 metallisation Methods 0.000 claims abstract description 12
- 229910052751 metal Inorganic materials 0.000 claims description 93
- 239000002184 metal Substances 0.000 claims description 93
- 239000010949 copper Substances 0.000 claims description 39
- 229910052802 copper Inorganic materials 0.000 claims description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 37
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 239000013078 crystal Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000005240 physical vapour deposition Methods 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 8
- -1 carbon silicon oxide compound Chemical class 0.000 claims description 8
- 239000004411 aluminium Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 6
- 239000004215 Carbon black (E152) Substances 0.000 claims description 5
- DZPJVKXUWVWEAD-UHFFFAOYSA-N [C].[N].[Si] Chemical compound [C].[N].[Si] DZPJVKXUWVWEAD-UHFFFAOYSA-N 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims description 5
- 229930195733 hydrocarbon Natural products 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 229910017464 nitrogen compound Inorganic materials 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 150000001879 copper Chemical class 0.000 claims description 2
- 239000004744 fabric Substances 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 21
- 238000004380 ashing Methods 0.000 abstract description 11
- 230000008569 process Effects 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 206
- 230000008859 change Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- ADKPKEZZYOUGBZ-UHFFFAOYSA-N [C].[O].[Si] Chemical compound [C].[O].[Si] ADKPKEZZYOUGBZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005518 electrochemistry Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000007737 ion beam deposition Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Abstract
本发明提供一种半导体装置及其制造方法。该半导体装置具有一个上层金属化层以及一个电连接至上层金属化层的下层金属化层。本发明的制造方法为先在下层金属化层上形成一个薄停止层，该薄停止层的厚度小于300埃，较佳为100埃，其中，用来移除光刻胶和刻蚀停止层的部分中间物的刻蚀及灰化制程不会对下层金属化层造成损害。
Description
技术领域
本发明涉及一种半导体制程，特别是涉及一种形成一个第二金属化层的方法，该方法利用具有开口的介电层来图形化第二金属化层以在第一金属化层上形成第二金属化层，并对第一金属化层造成的损伤最小。
背景技术
本领域技术人员可知，在降低元件和电路尺寸的同时增加半导体装置上电路或电路元件(例如晶体管、电容等元件)的数量是半导体制造生产过程中不断努力的目标。然而，在不断且成功降低电路元件尺寸的同时，也需要降低用来连接各装置或元件的导线尺寸。
以前常用铝作为金属连接线，并用氧化硅作为介电层。然而在新的制造技术中，则经常使用铜作为金属连接线，并用各种有机或无机低介电值(low K)材料作为介电层材料，而这些材料上的改变自然也需要一些制程方法上的改变来配合。尤其是在不对铜或介电材料造成过度损伤的情况下刻蚀铜的难度较大，因而更需要改变制造金属间连接线的技术。一般而言，铝连接线通常在沉积铝金属层后，再依次通过光刻胶、黄光以及刻蚀等制程来形成，而铜连接线通常是通过镶嵌(damascene)制程来制造。镶嵌制程几乎与刻蚀相反，简单来说大致包括先利用刻蚀或其他方法在下方的介电层内形成一个沟槽(trench)、管道(canal)或中介窗(via)，然后再在其中填入金属，例如铜等。
镶嵌制程将进一步降低连接线的尺寸以及连接线的间距，但是，随着连接线的间距缩小，线与线之间的电容(line-to-linecapacitance)也会随之增加。
如前所述，材料与制程步骤上的改变将会造成一系列制程上的新挑战。举例来说，当对用来连接上层金属化层和下层金属化层之间的中介窗周围的介电层进行图形化及刻蚀，然后通过灰化制程(ashing process)来移除抗蚀(resist)层或硬掩膜层时，通常不免会对连接点处下层金属化层中铜的上表面造成一定程度的损伤，而这些损伤会降低产率。因此，有必要对刻蚀技术以及去除抗蚀层的方法进行一些调整。
发明内容
本发明的主要目的在于提供一种具有一个上层金属化层连接至一个下层金属化层的半导体装置及其制造方法，以解决或避免上述问题，并通过本发明的实施例来实现技术上的优点。本发明不同于现有技术之处在于可以在形成两个金属化层之间的连接时对下层金属化层的损伤最小。
为了实现上述目的，本发明提供一种半导体装置，包括：一个第一介电层，其具有一个含铜表面；以及一个形成于该第一介电层上的薄停止层，且该薄停止层上具有一个第二介电层，以使当在该薄停止层上形成开口时几乎不会对该含铜表面造成损伤。
本发明所述的半导体装置，所述薄停止层的厚度小于300埃。
本发明所述的半导体装置，所述薄停止层的厚度约为100埃。
本发明所述的半导体装置，所述薄停止层是多层结构。
本发明所述的半导体装置，所述薄停止层包括有机材料、金属，或者至少包括硅化碳、碳硅氮化合物、碳硅氧化合物、氮化硅、氧化硅、碳氢硅氧化合物中的一个或其组合。
本发明所述的半导体装置，所述第一介电层中的所述含铜表面由所述第一介电层上的一个沟槽来定义，所述含铜表面包括一个位于所述沟槽底部和侧壁上的第一金属种晶层，以及一个填入所述沟槽内的金属。
本发明所述的半导体装置，所述第一金属种晶层选自铜、铝、金、银、钨及氮化钽所构成的组合。
本发明所述的半导体装置，包括一个位于所述第一金属种晶层与填入所述沟槽的金属之间的第二金属种晶层。
本发明所述的半导体装置，所述第一种晶层与所述第二种晶层由相同的金属所构成。
为了实现上述目的，本发明还提供一种半导体结构的制造方法，包括：首先提供一个基底，该基底的上表面具有一个下层金属化层，通常由铜构成；接着通过适当方式，例如化学气相沉积、物理气相沉积、原子层沉积以及离子束沉积，沉积一个薄停止层，该薄停止层的厚度小于300埃，且较佳为厚度约100埃的碳化硅，其他适合的材料包括碳氮硅化合物、碳氧硅化合物、氮化硅、氧化硅以及氧碳氢硅化合物等。此外，该薄停止层的材料可以包括二层或多层上述材料。接着，在薄停止层上沉积一个金属间介电层，并在该金属间介电层上沉积一个抗蚀层，并将其图形化，以用来定义一个掩膜，再以图形化的抗蚀层为掩膜来刻蚀金属间介电层。因此，可以在金属间介电层上形成沟槽或中介窗等孔洞，这些被刻蚀的孔洞中至少包括一个中介窗，而该中介窗通过完全刻蚀穿金属间介电层形成，并使薄停止层露出。接着，利用灰化制程来去除图形化的抗蚀层，与现有技术不同的是，移除下层铜上的薄停止层可以在不对铜造成过量损伤的情况下完成。然后，通过典型的镶嵌制程将铜层或其他金属导体沉积于中介窗或其他孔洞内。
本发明所述的半导体结构的制造方法，形成半导体基底的步骤包括：沉积一个介电层；在该介电层上形成一个沟槽；在具有该沟槽的介电层上形成一个金属种晶层；以及在该沟槽上沉积一个金属层。
本发明所述的半导体结构的制造方法，在形成种晶层之前，先在沟槽的表面上形成一个阻挡层。
本发明所述的半导体结构的制造方法，形成金属种晶层的步骤包括：先形成一个第一种晶层，以及在该第一种晶层上形成一个第二种晶层。
本发明提供的半导体结构的制造方法，在下层金属化层的上面沉积一层薄停止层，并在该薄停止层上沉积介电层和图形化抗蚀层，然后刻蚀介电层以形成开口或沟槽，最后通过灰化制程去除薄停止层，因而能够避免对下层金属化层造成损伤。
附图说明
图1A显示一种现有技术中在下层铜上形成一个厚覆盖层、金属间介电层及图形化抗蚀层的方法。
图1B显示现有技术中因通过灰化制程去除图形化抗蚀层而受到损伤的下层铜或金属层。
图2A至图2F是根据本发明降低下层损伤的方法在一个半导体装置的第一层金属化层上形成第二层金属化层的示意图。
图3A和图3B是本发明制程步骤的流程图。
具体实施方式
为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特给出较佳实施例，并结合附图加以详细说明。
以下针对本发明较佳实施例的制造及使用加以详述。值得注意的是，本发明提供了很多可实行的发明概念，可通过广泛而多样的方式来加以实施。以下公开的实施例仅用来说明本发明的一种特定制造及使用方式，并非用来限定本发明的范围。
请参考图1A，图1A显示了一种现有半导体装置，其包括一个基底10，而基底10包括一个由非导体或介电材料所构成的第一介电层12，以及至少一个导电或连接区域14，例如铜金属化层或铜导线。在本发明的叙述中，“基底”一词包括各种具有金属化连接层的单层或多层半导体装置，因此，“基底”一词可具有广泛的解释范围。
再者，根据现有技术，第一介电层12上通常另包括一个厚覆盖层16，例如氮化硅层，以作为导电区域14的刻蚀停止层，或是当第一介电层12与第一金属化层14上设有另一金属化层时，可周来作为扩散阻止层。其中，所沉积的厚覆盖层16的厚度大约超过300埃。第二介电层18沉积于厚覆盖层16上，通常用来作为层间介电(InterMetal Dielectric)层或是金属间介电(InterMetal Dielectric)层。接着，在金属间介电层18上沉积一个抗蚀层(resist layer)20，例如可以是一个光刻胶层，并将其图形化，以用来定义多个孔洞，例如沟槽，以制造连接线，且其中至少包括一个中介窗(via)，该中介窗设置于第二介电层18或是包含在第二层金属化层或上层金属化层的金属间介电层内。图形化抗蚀层20将作为硬掩膜，以刻蚀金属间介电层18中第二层金属化层的图形或布局，举例来说，可以在金属间介电层18中的部分区域24处刻蚀出贯穿介电层18的中介窗22，而图形化抗蚀层20以及位于中介窗22底部的厚覆盖层16将通过高温氧化制程来移除，即本领域技术人员所熟知的灰化(ashing)制程。接着，利用导电金属，例如铜，来填入这些定义于金属间介电层18上的孔洞(包括中介窗22)。请参考图1B，本领域技术人员公知，在前述这些形成开口、刻蚀介电层18以及灰化制成的步骤中，不免会对第一层金属化层14的上表面26造成损伤，而这些上表面26上的损伤将会导致形成于第一层金属化层14与其上第二层金属化层或上层金属化层间中介窗22内的铜连接填充时接触效果不佳。
请参考图2A至图2F以及图3A至图3B，其显示一种可消除或大致减少前述对上层金属化层及下层金属化层间的连接造成损伤的制程方法。图2A至图2F中各元件的编号均与前述图1A和图1B相同，如本领域技术人员所知以及如前所述，镶嵌制程的使用以及利用铜作为连接层会产生各种现有技术中利用铝刻蚀制程制造金属化层时所未遇到的新问题。举例来说，当导线或连接线14由铜或含铜的金属所构成时，如果不对其进行适当处理，这些铜有可能会扩散至周围不导电的介电层，例如基底10表面的第一介电层12内。因此，如图2A所示，通常会另设有一个阻挡(barrier)层28，用来防止或阻碍铜离子自铜连接带14扩散至周围不导电的第一介电层12内，适当的阻挡层材料可为钽(Ta)、氮化钽(TaN)、钛(Ti)、氮化钛(TiN)及其与其他材料所构成的各种组合。因此，在形成阻挡层28后，将可大致消除铜14的对外扩散或使其扩散至周围的速率减缓。
此外，本发明的另一优点在于包括至少一个金属种晶(metal seed)层30。虽然单层种晶层即可，但较佳的作法是先沉积一个第一金属种晶层30A，其形状可不同于金属14下方的沟槽，之后再形成一个第二种晶层30B以提供一个大致平滑的表面。两个种晶层可由相同材料或不同材料构成，举例来说，两个种晶层中的一个或两个的材料可以是铜、铝、银、金、钨以及氮化钽。同样地，两个种晶层可视具体情况采用相同或不同方法沉积形成，适合的方法包括物理气相沉积(physicalvapor deposition，PVD)、化学气相沉积(chemical vapordeposition，CVD)、原子层沉积(atomic layer deposition，ALD)以及电化学电镀(ECP)。上述孔洞、沟槽、中介窗等将会被填入金属化层，例如铜。
相对于现有技术中的厚覆盖层16(大于300埃)，本发明形成一个厚度小于300埃的薄停止层32作为刻蚀停止层或扩散停止层。其中，薄停止层32的厚度较佳为100埃，并可以是有机材料或无机材料，适当的材料是金属或非金属，以及含有硅、氮、碳、氧或氢的材料，例如碳化硅(SiC)、氮碳硅化合物(SiCN)、氧碳硅化合物(SiCO)、氮化硅(SiN)、氧化硅(SiO)、氧碳氢硅化合物(SiOCH)或其他类碳(carbon-like)材料。此外，本领域技术人员可知，薄停止层32可以是多层构造，并可包括一道以上的沉积步骤，因此可由适当的材料来形成各种多层结构。沉积一层或多层选定材料的方法可以是物理气相沉积、化学气相沉积、原子层沉积以及离子束沉积(Ion BeamDeposition)，且薄停止层32的较佳沉积温度约为200至500℃。
请参考图2B，接着将于薄停止层32上沉积介电层18，以作为金属间介电层，随后再于介电层18上形成一个抗蚀层，以用来定义介电层18上的多个孔洞，例如沟槽或中介窗。根据所选定的镶嵌制程，介电层18可以包括一个第一层，例如金属间介电层18A，一个刻蚀停止层19以及一个第二介电层18B。
举例来说，请再参考图2B，第一抗蚀层34A将被图形化以用来在金属间介电层18B上定义多个孔洞或沟槽36及38。值得注意的是，沟槽38位于铜线14的正上方。如图2C所示，接着将会继续向下刻蚀沟槽36及38，使其穿过介电层18B直到刻蚀停止层19，然后再去除第一抗蚀层34A。根据本发明第一实施例，接着将于金属间介电层18B上沉积一个第二抗蚀层34B，并填入所刻蚀出的沟槽36及38。接着如图2D所示，将第二抗蚀层34B图形化，以定义出至少一个连接中介窗的位置，随后将进一步刻蚀金属间介电层18A，以形成完全穿过金属间介电层18B与介电层18A的中介窗38A。刻蚀完成后，将会去除抗蚀层34B以及薄停止层或薄覆盖层32的露出部分40。一般而言，通常会通过灰化制程来移除抗蚀层34B以及露出的薄停止层32，以形成如图2E所示的结构。特别要注意的是，铜层14的上表面26并未像现有技术那样受到损伤。然后，根据双镶嵌制程在沟槽36与38以及中介窗38A内填入金属层，例如铜40，以形成如图2F所示的结构。
请参考图3A，其显示本发明上述制程的流程图。如步骤42所示，先提供一个基底10，其具有一个介电层12以及一个定义于介电层12内的铜层或金属化层14。接着根据本发明，如步骤44所示，在介电层12与金属化层14的组合上沉积一个厚度小于300埃的停止层32。根据步骤46，接着在停止层32上沉积金属间介电层或层间介电层18，并如步骤48所示，在金属间介电层18上形成一个图形化抗蚀层20。接着如步骤50所示，根据图形化抗蚀层20来刻蚀金属间介电层18，再如步骤52所示，通过灰化制程来移除抗蚀层20以及薄停止层32的露出部分。最后如步骤54所示，在沟槽或中介窗内填入金属层，例如铜。
图3B进一步显示图3A中步骤42提供基底10的详细步骤。如其所示，先根据步骤56所示，在基底10上沉积一个第一介电层。接着如步骤58所示，根据本领域技术人员所熟知的方式在第一介电层内形成沟槽。接着如步骤60所示，在沟槽的侧壁与底部形成阻挡层28，例如氮化钽。接着如步骤62所示，在阻挡层28上形成一个种晶层30，种晶层30包括一个第一种晶层与一个第二种晶层。最后如步骤64所示，在沟槽内填入适当的金属，例如铜、铝、金、银、钨或氮化钽，以形成第一层金属化层。
此外，本发明的应用范围并不限于本说明书所公开的制程、机械、产品、物质组成、工具、方法和步骤。本领域技术人员应能根据本发明的内容，并以其他现有或以后发展出的制程、机械、产品、物质组成、工具、方法或步骤来实现与本发明实施例大约相同的功能或达到与本发明实施例大约相同的结果。因此，这些制程、机械、产品、物质组成、工具、方法或步骤应包含于权利要求的范围内。
附图中符号的简单说明如下：
10：基底 28：阻挡层
12：第一介电层 30：种晶层
14：第一金属化层 30A：第一种晶层
16：厚覆盖层 30B：第二种晶层
18：介电层 32：停止层
18A：金属间介电层 34A：第一抗蚀层
18B：第二介电层 36：沟槽
19：刻蚀停止层 38：沟槽
20：抗蚀层 38A：中介窗
22：中介窗 40：露出部分
26：上表面
Claims (16)
1、一种半导体装置，其特征在于包括：
一个第一介电层，其具有一个含铜表面；以及
一个形成于该第一介电层上的薄停止层，且该薄停止层上具有一个第二介电层，以使当在该薄停止层上形成开口时几乎不会对该含铜表面造成损伤，其中该薄停止层的厚度为100埃。
2、根据权利要求1所述的半导体装置，其特征在于所述薄停止层是多层结构。
3、根据权利要求1所述的半导体装置，其特征在于所述薄停止层包括有机材料、金属，或者至少包括硅化碳(SiC)、碳硅氮化合物(SiCN)、碳硅氧化合物(SiCO)、氮化硅(SiN)、氧化硅(SiO)、碳氢硅氧化合物(SiOCH)中的一个或其组合。
4、根据权利要求1所述的半导体装置，其特征在于所述第一介电层中的所述含铜表面由所述第一介电层上的一个沟槽来定义，所述含铜表面包括一个位于所述沟槽底部和侧壁上的第一金属种晶层，以及一个填入所述沟槽内的金属。
5、根据权利要求4所述的半导体装置，其特征在于所述第一金属种晶层选自铜、铝、金、银、钨及氮化钽所构成的组合。
6、根据权利要求4所述的半导体装置，其特征在于包括一个位于所述第一金属种晶层与填入所述沟槽的金属之间的第二金属种晶层。
7、根据权利要求6所述的半导体装置，其特征在于所述第一种晶层与所述第二种晶层由相同的金属所构成。
8、一种半导体结构的制造方法，该半导体结构上定义有一个大致无缺陷的金属化层，其特征在于该方法包括下列步骤：
提供一个半导体基底，该半导体基底的上表面定义有该金属化层；
将一个薄停止层覆盖于该半导体基底的上表面上，其中该薄停止层的厚度为100埃；
在该薄停止层上形成一个介电层，且该介电层具有至少一个开口区域，以使部分该薄停止层露出；以及
移除该薄停止层的露出部分，使该金属层的上表面露出，且几乎不会损伤该金属层。
9、根据权利要求8所述的半导体结构的制造方法，其特征在于形成所述介电层的步骤包括根据一个图形化抗蚀层来形成一个图形化介电层，该图形化介电层用来定义一个上层金属化层的布局，并且移除该介电层的步骤还包括移除该图形化抗蚀层。
10、根据权利要求9所述的半导体结构的制造方法，其特征在于还包括一个金属填充步骤，以将一个导电金属填入在所述介电层中刻蚀出的所述布局内。
11、根据权利要求8所述的半导体结构的制造方法，其特征在于所述薄停止层包括有机材料、金属，或者至少包括硅化碳(SiN)、碳硅氮化合物(SiCN)、碳硅氧化合物(SiCO)、氮化硅(SiN)、氧化硅(SiO)、碳氢硅氧化合物(SiOCH)材料中的一个或其组合。
12、根据权利要求8所述的半导体结构的制造方法，其特征在于所述薄停止层是多层结构。
13、根据权利要求8所述的半导体结构的制造方法，其特征在于沉积所述薄停止层的方法至少包括物理气相沉积、化学气相沉积、原子层沉积以及离子束沉积中的一个或其组合。
14、根据权利要求9所述的半导体结构的制造方法，其特征在于还包括下列步骤以形成所述半导体基底：
沉积一个介电层；
在该介电层上形成一个沟槽；
在具有该沟槽的该介电层上形成一个金属种晶层；以及
在该沟槽上沉积一个金属层。
15、根据权利要求14所述的半导体结构的制造方法，其特征在于该方法在形成所述种晶层之前，先在所述沟槽的表面上形成一个阻挡层。
16、根据权利要求14所述的半导体结构的制造方法，其特征在于形成所述金属种晶层的步骤包括先形成一个第一种晶层，以及在该第一种晶层上形成一个第二种晶层。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US54769704P | 2004-02-25 | 2004-02-25 | |
| US60/547,697 | 2004-02-25 | ||
| US10/800,510 | 2004-03-15 | ||
| US10/800,510 US20050184288A1 (en) | 2004-02-25 | 2004-03-15 | Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1661791A CN1661791A (zh) | 2005-08-31 |
| CN100336200C true CN100336200C (zh) | 2007-09-05 |
Family
ID=36821057
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100867713A Expired - Fee Related CN100336200C (zh) | 2004-02-25 | 2004-11-01 | 半导体装置及其制造方法 |
| CNU2004201123195U Expired - Lifetime CN2793918Y (zh) | 2004-02-25 | 2004-11-01 | 半导体装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU2004201123195U Expired - Lifetime CN2793918Y (zh) | 2004-02-25 | 2004-11-01 | 半导体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20050184288A1 (zh) |
| CN (2) | CN100336200C (zh) |
| SG (1) | SG123607A1 (zh) |
| TW (1) | TWI322471B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101587856B (zh) * | 2008-05-20 | 2010-12-22 | 中芯国际集成电路制造(上海)有限公司 | 改善刻蚀工艺中围墙与刻面问题的方法 |
| CN102437108B (zh) * | 2011-11-30 | 2013-10-23 | 上海华力微电子有限公司 | 可降低方块电阻的铜互连结构的制造方法 |
| US8670213B1 (en) * | 2012-03-16 | 2014-03-11 | Western Digital (Fremont), Llc | Methods for tunable plating seed step coverage |
| CN102790010B (zh) * | 2012-08-16 | 2014-08-27 | 上海华力微电子有限公司 | 改善可靠性的铜互连层制备方法及半导体器件 |
| US9576892B2 (en) | 2013-09-09 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of forming same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6291334B1 (en) * | 1997-12-19 | 2001-09-18 | Applied Materials, Inc. | Etch stop layer for dual damascene process |
| US6117793A (en) * | 1998-09-03 | 2000-09-12 | Micron Technology, Inc. | Using silicide cap as an etch stop for multilayer metal process and structures so formed |
| US6417090B1 (en) * | 1999-01-04 | 2002-07-09 | Advanced Micro Devices, Inc. | Damascene arrangement for metal interconnection using low k dielectric constant materials for etch stop layer |
| US6146987A (en) * | 1999-08-25 | 2000-11-14 | Promos Tech., Inc. | Method for forming a contact plug over an underlying metal line using an etching stop layer |
| US6610151B1 (en) * | 1999-10-02 | 2003-08-26 | Uri Cohen | Seed layers for interconnects and methods and apparatus for their fabrication |
| US7164206B2 (en) * | 2001-03-28 | 2007-01-16 | Intel Corporation | Structure in a microelectronic device including a bi-layer for a diffusion barrier and an etch-stop layer |
| US6638871B2 (en) * | 2002-01-10 | 2003-10-28 | United Microlectronics Corp. | Method for forming openings in low dielectric constant material layer |
| US7727892B2 (en) * | 2002-09-25 | 2010-06-01 | Intel Corporation | Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects |
| DE10250889B4 (de) * | 2002-10-31 | 2006-12-07 | Advanced Micro Devices, Inc., Sunnyvale | Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben |
-
2004
- 2004-03-15 US US10/800,510 patent/US20050184288A1/en not_active Abandoned
- 2004-06-03 SG SG200403111A patent/SG123607A1/en unknown
- 2004-09-21 TW TW093128579A patent/TWI322471B/zh not_active IP Right Cessation
- 2004-11-01 CN CNB2004100867713A patent/CN100336200C/zh not_active Expired - Fee Related
- 2004-11-01 CN CNU2004201123195U patent/CN2793918Y/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN2793918Y (zh) | 2006-07-05 |
| CN1661791A (zh) | 2005-08-31 |
| TW200529324A (en) | 2005-09-01 |
| SG123607A1 (en) | 2006-07-26 |
| US20050184288A1 (en) | 2005-08-25 |
| TWI322471B (en) | 2010-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1258216C (zh) | 形成多层导电线的方法 | |
| US7553756B2 (en) | Process for producing semiconductor integrated circuit device | |
| CN1599028A (zh) | 金属－绝缘体－金属电容器及互连结构 | |
| CN1226080A (zh) | 半导体器件中的互连结构及其制作方法 | |
| KR100367734B1 (ko) | 반도체 소자의 배선형성 방법 | |
| CN1115725C (zh) | 形成多级互连结构的方法 | |
| CN1819177A (zh) | 半导体器件的金属互连及其形成方法 | |
| CN100336200C (zh) | 半导体装置及其制造方法 | |
| US7679192B2 (en) | Semiconductor device including cover layer | |
| CN1467838A (zh) | 具有多层铜线路层的半导体器件及其制造方法 | |
| US8053359B2 (en) | Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method | |
| CN1315190C (zh) | 包括由镶嵌工艺形成内连线的半导体器件及其制造方法 | |
| US8587128B2 (en) | Damascene structure | |
| CN1503344A (zh) | 形成铝金属引线的方法 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| US20050142833A1 (en) | Method of fabricating semiconductor device | |
| KR100515370B1 (ko) | 반도체 소자의 플러그 제조 방법 | |
| CN1236485C (zh) | 铜导线在下层之内连线的双镶嵌的制造方法 | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100633685B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100376259B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR20020058430A (ko) | 반도체소자의 배선 형성방법 | |
| TW395040B (en) | Metallization process of integrating tungsten plug and copper interconnect | |
| KR100265342B1 (ko) | 물리증착 방식을 사용한 반도체 장치의 금속배선 공정 | |
| KR20020055179A (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070905 |