CN1503344A - 形成铝金属引线的方法 - Google Patents

形成铝金属引线的方法 Download PDF

Info

Publication number
CN1503344A
CN1503344A CNA031073387A CN03107338A CN1503344A CN 1503344 A CN1503344 A CN 1503344A CN A031073387 A CNA031073387 A CN A031073387A CN 03107338 A CN03107338 A CN 03107338A CN 1503344 A CN1503344 A CN 1503344A
Authority
CN
China
Prior art keywords
intermediate layer
plasma
contact hole
vapor deposition
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031073387A
Other languages
English (en)
Other versions
CN100454515C (zh
Inventor
李钟鸣
朴仁善
李絃德
全宗植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1503344A publication Critical patent/CN1503344A/zh
Application granted granted Critical
Publication of CN100454515C publication Critical patent/CN100454515C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种在一衬底的一接触孔或沟槽中选择性地形成铝引线。在一衬底的主表面和该接触孔或沟槽的内表面上形成一含氮的中间层。对该中间层的位于该衬底主表面上的一第一表面部分利用等离子体进行处理，以在该中间层的该第一表面部分形成一钝化层。然后，在没有插入的真空间歇的情况下，仅在该中间层的位于该接触孔或沟槽的内表面上的一第二表面部分化学汽相沉积一铝膜。对该中间层的该第一表面部分的所述利用等离子体的处理抑制了在该中间层的该第一表面部分上的铝膜的化学汽相沉积。

Description

形成铝金属引线的方法
技术领域
本发明一般地涉及半导体集成电路器件的制造，更具体地，本发明涉及形成半导体集成电路器件中的金属引线的方法。
背景技术
金属引线的恰当形成是半导体器件制造中越来越重要的一个方面。金属引线的电阻应尽可能的低，以利于电信号的快速传输。然而，电路设计者必须使妨碍经济效益的低电阻与器件的稳定性相平衡。这样看来，通常将铝视为在相对较低的成本下实现低电阻的可靠引线的优选材料，铝已被广泛地应用于形成半导体器件中的金属引线。
同时，随着半导体器件的组件的集成度持续地增加，金属引线的宽度和厚度有所减小。另外，形成在半导体衬底和绝缘层中的接触孔(contacthole)和凹口(recess)变得越来越小，这导致了尺寸比(aspect ratio)的增大。从而，用于可靠并完全地填充具有增大的尺寸比的孔的技术的发展成为能够实现器件集成度的进一步增大的重要因素。
Al-CVD(铝化学汽相沉积)是一种用于以低电阻的铝金属填充接触孔和凹口的技术。AL-CVD工艺分为两种类型，即，覆盖Al沉积(blanket-Aldeposition)工艺和选择性Al沉积(selective-Al deposition)工艺。在覆盖Al沉积工艺中，铝沉积在晶片的整个表面上，以填充该接触孔。此工艺部分地依赖于铝的良好的台阶覆盖特性(step-coverage characteristics)。然而，当铝沉积至一定厚度时，晶片表面变得粗糙并由于孔中空隙的形成使得填充小的接触孔变得困难。
另一方面，选择性Al沉积工艺利用在绝缘层上的生长与导体层上的生长的生长速率特性的差异选择性地沉积铝。然而，在铝沉积前沉积一覆盖金属垒层(blanket metal barrier layer)以抑制金属铝中的铝原子与下面衬底中的硅原子间的反应的情况中，通常不能采用这种技术。此覆盖垒金属层的存在抑制了利用选择性Al沉积工艺仅在接触孔中选择性形成金属内连(interconnection)。
用于在存在垒金属层的情况下形成金属内连的择优型金属沉积(PMD：preferential metal deposition)法在与本发明共同受让的于2002年4月23日授予的美国专利No.6,376,355中描述，其内容作为参考在此引入。
首先参照图1(a)，PDM工艺的一个实施例的部分特征为，在介电层100的上表面和形成在介电层100中的接触孔104的内表面上的TiN/Ti膜102的沉积。附图标记102a表示一Ti膜，而附图标记102b表示一TiN膜。然后，仍然参考图1(a)，仅在TiN/Ti膜的上表面上形成材料层106。材料层106的例子包括铝、钛和钽。然后，获得的具有材料层106的结构暴露在空气或氧等离子体下，从而至少部分地氧化材料层106以形成抗核化层(ANL：anti-nucleation layer)108，如图1(b)所示。ANL 108的例子包括氧化铝、氧化钛或氧化钽。
参照图1(c)，对获得的具有ANL 108的结构进行铝的覆盖CVD。然而，由于ANL 108的存在，铝无法CVD沉积在介电层100的上表面上。铝层110更倾向于选择性地仅形成在接触孔104的内表面上。
然后，如图1(d)所示，在一回流工艺后，进行铝的物理汽相沉积(PVD)，以用铝112完全地填充介电层中的接触孔。
使用该PMD工艺，通过利用CVD-Al的良好的台阶覆盖特性，有助于用铝填充具有大的尺寸比的接触孔。然而，PMD工艺的一个不足在于产量的降低，其主要产生于如ANL108的绝缘层的形成。例如，材料层106的沉积构成了一个附加的工艺步骤。另外，通常采用真空间歇(vacuum break)来实现自然氧化材料层106的目的，这同样会增加工艺时间。
发明内容
根据本发明的第一方面，在一衬底的一接触孔或沟槽中选择性地形成铝引线。在一衬底的主表面和该接触孔或沟槽的内表面上形成一含氮的中间层。对该中间层的位于该衬底的主表面上的一第一表面部分利用等离子体进行处理，以在该中间层的该第一表面部分形成一钝化层。然后，在没有插入的真空间歇的情况下，仅在该中间层的位于该接触孔或沟槽的内表面上的一第二表面部分上化学汽相沉积(CVD)一铝膜。对该中间层的该第一表面部分的该等离子体处理抑制了在该中间层的该第一表面部分上的铝膜的CVD沉积。
根据本发明的另一方面，在一衬底的一接触孔或沟槽中选择性地形成铝引线。在一衬底的主表面和该接触孔或沟槽的内表面上形成一含氮的中间层。对该中间层的位于该衬底的主表面上的一第一表面部分利用等离子体进行处理，以在该中间层的该第一表面部分形成一钝化层。然后，在没有插入的真空间歇的情况下，仅在该中间层的位于该接触孔或沟槽的内表面上的一第二表面部分上CVD沉积一铝膜。对该中间层的该第一表面部分的等离子体处理抑制了在该中间层的该第一表面部分上的铝膜的CVD沉积。然后，仍在没有插入的真空间歇的情况下，在该钝化层和该铝膜上沉积一铝层，以填充该接触孔或沟槽。
根据本发明的又一方面，在一衬底的一接触孔或沟槽中选择性地形成铝引线。在一衬底的主表面和该接触孔或沟槽的内表面上形成一第一中间层。然后，在该第一中间层上形成一含氮的第二中间层。对该第二中间层的位于该衬底的主表面上的一第一表面部分利用等离子体进行处理，以在该中间层的该第一表面部分形成一钝化层。然后，在没有插入的真空间歇的情况下，仅在该第二中间层的位于该接触孔或沟槽的内表面上的一第二表面部分上CVD沉积一铝膜。对该第二中间层的该第一表面部分的等离子体处理抑制了在该第二中间层的该第一表面部分上的铝膜的CVD沉积。然后，仍在没有插入的真空间歇的情况下，在该钝化层和该铝膜上沉积一铝层，以填充该接触孔或沟槽。
根据本发明的再一方面，在一衬底的一接触孔或沟槽中选择性地形成铝引线。在一衬底的主表面和该接触孔或沟槽的内表面上形成一含氮的中间层。然后，部分地刻蚀该中间层以获取一部分地刻蚀的中间层。对该部分地刻蚀的中间层的位于该衬底的主表面上的一第一表面部分利用等离子体进行处理，以在该部分地刻蚀的中间层的该第一表面部分形成一钝化层。然后，在没有插入的真空间歇的情况下，仅在该部分地刻蚀的中间层的位于该接触孔或沟槽的内表面上的一第二表面部分上CVD沉积一铝膜。对该部分地刻蚀的中间层的该第一表面部分的等离子体处理抑制了在该部分地刻蚀的中间层的该第一表面部分上的铝膜的CVD沉积。然后，仍在没有插入的真空间歇的情况下，在该钝化层和该铝膜上沉积一铝层，以填充该接触孔或沟槽。
附图说明
本发明的上述及其它方面和优点将通过以下结合附图的详细描述变得更易理解，其中：
图1(a)至1(d)是用于描述择优型金属沉积(PMD)工艺的截面图；
图2(a)至2(d)是用于描述根据本发明实施例的金属沉积工艺的截面图；
图3是示出根据本发明另一实施例的工艺顺序的流程图；
图4是示出根据本发明又一实施例的工艺顺序的流程图；以及
图5是示出根据本发明再一实施例的工艺顺序的流程图。
具体实施方式
本发明的特征至少部分地在于对一位于一接触孔(或凹口、沟槽等)的外部的湿(wetting)或垒层进行一使用等离子体的钝化处理。该钝化有效地抑制后面的CVD-Al工艺中，在该接触孔外部的已处理的层上的铝的沉积，但有助于一薄铝层沉积在该接触孔的内部。结果，不需要沉积如一抗核化层的额外的绝缘层，此外，可以避免在该钝化处理与该CVD-Al工艺间的真空间歇。按此方式生产，可以提高产量。
本发明将参照其几个非限制性的实施例详细描述。
首先，参照图2(a)至2(d)，其为用于描述根据本发明第一实施例的金属沉积工艺的截面图。含有氮(N)的中间层202(例如，一湿层或垒层)形成在衬底200的主表面和接触孔或沟槽204的内表面上。在本实施例中，作为例子，中间层202为一TiN/Ti膜，衬底200为一形成在半导体层的表面上或一金属层的表面上的介电层。在此情况下，图2(a)中的附图标记202a表示一Ti膜，附图标记202b表示一TiN膜。
此处，在前述的美国专利No.6,376,355的PMD工艺中，材料层106将随后沉积，并且，至少其表面部分将被氧化以获取一抗核化层(ANL)108。相比，根据如图2(b)所示的本实施例，位于介电层200的主表面上的Ti/TiN膜202的上表面部分被以等离子体214处理，以形成一位于Ti/TiN膜202的上表面部分的钝化层。由于该等离子体处理的特性，接触孔204中的Ti/TiN膜202的内表面部分基本未被处理，且没有形成有效的钝化。该钝化作用在Ti/TiN层202的上表面形成一抗核化层，其抑制下面的CVD-Al工艺中的铝的沉积。从而，如图2(c)所示，进行一CVD-Al工艺以在Ti/TiN膜202上仅在接触孔204中沉积铝膜210。然后，如图2(d)所示，在一回流工艺后，进行铝的物理汽相沉积(PVD)，以用铝212完全地填充该介电层中的该接触孔。
优选地，为增加产量，该Ti/TiN膜202的形成、该等离子体处理以及该CVD-Al沉积在不插入真空间歇的情况下进行。同样优选地，该等离子体处理和该CVD-Al沉积在同一反应腔内进行。
该中间层可由除Ti/TiN以外的材料制得，例如，可以使用TiN、TaN、Ta/TaN、Ti/TaN、以及Ta/TiN层。
该等离子体优选为含氮等离子体，如N2等离子体，然而，其它等离子体，诸如NH3等离子体或Ar等离子体，也可被采用。优选地，通过将Ar和N2导入一腔内获得氮等离子体，其中，压强为0.1至5torr(托)，等离子体功率为50至300watts(瓦)，Ar的流速为50至1000sccm而N2的流速为50至1000sccm。
用于铝膜的CVD-Al沉积的前驱体，例如为MPA、DMEAA或DMAH。
尽管不限于此，但本发明确可有助于填充具有小于0.5μm的直径的和/或大于2的尺寸比的接触孔。
本发明的第二实施例将参照流程图3进行描述。在301中，一包含氮(N)的中间层形成在一衬底的主表面和一接触孔或沟槽的内表面上。尽管也可使用如第一实施例中提到的其它材料层，但在本示例中，该中间层为一Ti/TiN垒金属层。然后，在302中，对该中间层的位于该衬底的主表面上的一上表面部分利用等离子体进行处理，以形成一位于该中间层的该第一表面部分的钝化层。接下来，在303中，一铝膜仅CVD-Al沉积在该Ti/TiN膜的位于该接触孔或沟槽的内表面上的内表面部分。如第一实施例，对该中间层的该第一表面部分的等离子体处理抑制了在该中间层的该上表面部分上的铝膜的CVD-Al沉积。然后，在304中，在一回流工艺后，进行铝的物理汽相沉积(PVD)，以用铝完全地填充该衬底中的该接触孔。
在第二实施例中，至少在实施该等离子体处理与该CVD-Al沉积之间未插入真空间歇，并优选地，图3中的301至304的所有工艺在不插入真空间歇的情况下实施。同样优选地，至少该等离子体处理和该CVD-Al沉积在同一反应腔内实施。
本发明的第三实施例将参照流程图4进行描述。此处，在401中，在一衬底的主表面和一接触孔或沟槽的内表面上形成一第一中间层。虽然也可使用如Ti、Ti/TiN、Ta、Ta/TaN、Ti/TaN、Ta/TiN、Ta/Ti或Ti/Ta的其它材料，但在本示例中，该第一中间层为一Ti/TiN垒金属层。然后，在402中，在该第一中间层上形成一第二中间层。在本示例中，该第二中间层为一薄TiN层。然而，同样地可以使用其它的层。接下来，在403中，对该TiN层的位于该衬底的主表面上的一上表面部分利用等离子体进行处理，以形成一位于该薄层的该上表面部分的钝化层。然后，在404中，一铝膜仅CVD-Al沉积在该薄TiN层的位于该接触孔或沟槽的内表面上的内表面部分上。如第一实施例，对该薄TiN层的该上表面部分的等离子体处理抑制了在该薄TiN层的该上表面部分上的铝膜的CVD-Al沉积。然后，在405中，在一回流工艺后，进行铝的物理汽相沉积(PVD)，以用铝完全地填充该衬底中的该接触孔。
在第三实施例中，至少在实施该等离子体处理与该CVD-Al沉积之间未插入真空间歇，并优选地，图4中的401至405的所有工艺在不插入真空间歇的情况下实施。同样优选地，至少该等离子体处理和该CVD-Al沉积在同一反应腔内实施。
本发明的第四实施例将参照流程图5进行描述。此处，在501中，在一衬底的主表面和一接触孔或沟槽的内表面上形成一中间层。尽管也可使用如第一实施例中提到的其它材料层，但在本示例中，该第一中间层为一Ti/TiN垒金属层。然后，在502中，对该中间层进行蚀刻，以定义一蚀刻Ti/TiN垒金属层。接下来，在503中，对该蚀刻Ti/TiN层的位于该衬底的主表面上的一上表面部分利用等离子体进行处理，以形成一位于该薄层的该上表面部分的钝化层。然后，在504中，一铝膜仅CVD-Al沉积在该Ti/TiN膜的位于该接触孔或沟槽的内表面上的内表面部分上。如第一实施例，对该薄TiN层的该上表面部分的等离子体处理抑制了在该薄TiN层的该上表面部分上的铝膜的CVD-Al沉积。然后，在505中，在一回流工艺后，进行铝的物理汽相沉积(PVD)，以用铝完全地填充该衬底中的该接触孔。
在第四实施例中，至少在实施该等离子体处理与该CVD-Al沉积之间未插入真空间歇，并优选地，图5中的501至505的所有工艺在不插入真空间歇的情况下实施。同样优选地，至少该等离子体处理和该CVD-Al沉积在同一反应腔内实施。
本发明实施了多个测试工艺序列以确信由本发明的该等离子体处理导致的抗核化性质。本着不对本发明的范围构成任何限制的目的，将该测试工艺序列的结果在下表中示出。
如表所示，不存在插入的真空间歇的情况下的TiN层的沉积和等离子体处理后的CVD-Al导致没有铝的沉积，从而确认了等离子体处理的TiN膜的抗核化性质。
  序列   结果
  1   CDS TiN→N2等离子体→CVD-Al   无CVD-Al沉积
  2   CDS TiN→N2冲洗(flushing)→CVD-Al   正常CVD-Al沉积
  3   CDS TiN→N2等离子体→真空间歇→CVD-Al   正常CVD-Al沉积
4   CDS TiN→N2等离子体→保持真空间歇120秒→CVD-Al 无CVD-Al沉积
  5   CDS Ti→N2等离子体→CVD-Al   正常CVD-Al沉积
  6   CDS TiN→真空间歇→N2等离子体→CVD-Al   非均匀沉积
  7   CVD TiN→真空间歇→N2等离子体→CVD-Al   非均匀沉积
8   CDS TiN→真空间歇→CDS TiN→N2等离子体→CVD-Al 无CVD-Al沉积
9   CVD TiN→真空间歇→CDS TiN→N2等离子体→CVD-Al 无CVD-Al沉积
通过附图与说明书公布了本发明的典型的优选实施例，并且，虽然采用了具体的条件，但这是从一般性的和描述性的观点出发，而不以限制为目的，本发明的范围将在所附权利要求中表明。

Claims (46)

1.一种在一衬底的一接触孔或沟槽中形成铝引线的方法，其中，该衬底包括一上主表面，以及该接触孔或沟槽由一在该衬底的该上主表面下延伸的内表面定义，所述方法包括：
在一衬底的主表面和该接触孔或沟槽的内表面上形成一含氮的中间层；
对该中间层的位于该衬底的主表面上的一第一表面部分利用等离子体进行处理，以在该中间层的该第一表面部分形成一钝化层；以及
仅在该中间层的位于该接触孔或沟槽的内表面上的一第二表面部分上化学汽相沉积一铝膜，其中，对该中间层的该第一表面部分的所述利用等离子体的处理抑制了在该中间层的该第一表面部分上的铝膜的化学汽相沉积；
其中，所述利用等离子体的处理和所述化学汽相沉积在没有插入的真空间歇的情况下实施。
2.如权利要求1所述的方法，其中，所述形成一中间层、所述利用等离子体的处理以及所述化学汽相沉积在没有插入的真空间歇的情况下实施。
3.如权利要求1所述的方法，其中，所述利用等离子体的处理和所述化学汽相沉积在同一反应腔内实施。
4.如权利要求1所述的方法，其中，该中间层为从由TiN、TaN、Ta/TaN、Ti/TaN和Ta/TiN层构成的组中选取的一个。
5.如权利要求1所述的方法，其中，该中间层为一Ti/TiN层。
6.如权利要求1所述的方法，其中，该等离子体为N2等离子体。
7.如权利要求6所述的方法，其中，该N2等离子体通过将Ar和N2导入一腔中获得。
8.如权利要求7所述的方法，其中，该Ar和该N2在0.1至5torr的压强下导入，且，Ar的流速为50至1000sccm而N2的流速为50至1000sccm。
9.如权利要求8所述的方法，其中，等离子体功率为50至300watts。
10.如权利要求1所述的方法，其中，该等离子体为NH3等离子体。
11.如权利要求1所述的方法，其中，该等离子体为Ar等离子体。
12.如权利要求1所述的方法，其中，利用MPA、DMEAA或DMAH作为前驱体化学汽相沉积该铝膜。
13.如权利要求1所述的方法，还包括在该钝化层和该铝膜上沉积一铝层以填充该接触孔或沟槽。
14.如权利要求13所述的方法，其中，该铝层通过物理汽相沉积和一回流工艺沉积。
15.如权利要求1所述的方法，其中，该接触孔的直径小于0.5μm。
16.如权利要求1所述的方法，其中，该接触孔的尺寸比大于2。
17.一种在一衬底的一接触孔或沟槽中形成铝引线的方法，其中，该衬底包括一上主表面，以及该接触孔或沟槽由一在该衬底的该上主表面下延伸的内表面定义，所述方法包括：
在一衬底的主表面和该接触孔或沟槽的内表面上形成一含氮的中间层；
对该中间层的位于该衬底的主表面上的一第一表面部分利用等离子体进行处理，以在该中间层的该第一表面部分形成一钝化层；
仅在该中间层的位于该接触孔或沟槽的内表面上的一第二表面部分上化学汽相沉积一铝膜，其中，对该中间层的该第一表面部分的所述利用等离子体的处理抑制了在该中间层的该第一表面部分上的铝膜的化学汽相沉积；以及
在该钝化层和该铝膜上沉积一铝层，以填充该接触孔或沟槽；
其中，所述形成一中间层、所述利用等离子体的处理以及所述铝膜的化学汽相沉积在没有插入的真空间歇的情况下实施。
18.如权利要求17所述的方法，其中，所述形成一中间层、所述利用等离子体的处理、所述化学汽相沉积以及所述沉积一铝层在没有插入的真空间歇的情况下实施。
19.如权利要求18所述的方法，其中，所述利用等离子体的处理和所述化学汽相沉积在同一反应腔内实施。
20.如权利要求17所述的方法，其中，该中间层为从由TiN、TaN、Ta/TaN、Ti/TaN和Ta/TiN层构成的组中选取的一个。
21.如权利要求17所述的方法，其中，该中间层为一Ti/TiN层。
22.如权利要求17所述的方法，其中，该等离子体为N2等离子体。
23.如权利要求17所述的方法，其中，该铝层通过物理汽相沉积和一回流工艺沉积。
24.如权利要求17所述的方法，其中，该接触孔的直径小于0.5μm。
25.如权利要求17所述的方法，其中，该接触孔的尺寸比大于2。
26.一种在一衬底的一接触孔或沟槽中形成铝引线的方法，其中，该衬底包括一上主表面，以及该接触孔或沟槽由一在该衬底的该上主表面下延伸的内表面定义，所述方法包括：
在一衬底的主表面和该接触孔或沟槽的内表面上形成一第一中间层；
在该第一中间层上形成一含氮的第二中间层；
对该第二中间层的位于该衬底的主表面上的一第一表面部分利用等离子体进行处理，以在该第二中间层的该第一表面部分形成一钝化层；
仅在该第二中间层的位于该接触孔或沟槽的内表面上的一第二表面部分上化学汽相沉积一铝膜，其中，对该第二中间层的该第一表面部分的所述利用等离子体的处理抑制了在该第二中间层的该第一表面部分上的铝膜的化学汽相沉积；以及
在该钝化层和该铝膜上沉积一铝层，以填充该接触孔或沟槽；
其中，所述形成一第二中间层、所述利用等离子体的处理以及所述化学汽相沉积在没有插入的真空间歇的情况下实施。
27.如权利要求26所述的方法，其中，所述形成一第二中间层、所述利用等离子体的处理、所述化学汽相沉积以及所述沉积一铝层在没有插入的真空间歇的情况下实施。
28.如权利要求26所述的方法，其中，所述利用等离子体的处理和所述化学汽相沉积在同一反应腔内实施。
29.如权利要求26所述的方法，其中，该第一中间层从由Ti、Ti/TiN、Ta、Ta/TaN、Ti/TaN、Ta/Ti和Ti/Ta层构成的组中选取。
30.如权利要求26所述的方法，其中，该第二中间层为从由TiN、TaN、Ta/TaN、Ti/TaN和Ta/TiN层构成的组中选取的一个。
31.如权利要求26所述的方法，其中，该第二中间层为一Ti/TiN层。
32.如权利要求26所述的方法，其中，该等离子体为N2等离子体。
33.如权利要求26所述的方法，其中，该铝层通过物理汽相沉积和一回流工艺沉积。
34.如权利要求26所述的方法，其中，该接触孔的直径小于0.5μm。
35.如权利要求26所述的方法，其中，该接触孔的尺寸比大于2。
36.如权利要求26所述的方法，其中，在所述形成该第一中间层与所述形成该第二中间层之间存在一插入的真空间歇。
37.一种在一衬底的一接触孔或沟槽中形成铝引线的方法，其中，该衬底包括一上主表面，以及该接触孔或沟槽由一在该衬底的该上主表面下延伸的内表面定义，所述方法包括：
在一衬底的主表面和该接触孔或沟槽的内表面上形成一中间层；
部分地刻蚀该中间层以获取一部分地刻蚀的中间层；
对该部分地刻蚀的中间层的位于该衬底的主表面上的一第一表面部分利用等离子体进行处理，以在该部分地刻蚀的中间层的该第一表面部分形成一钝化层；
仅在该部分地刻蚀的中间层的位于该接触孔或沟槽的内表面上的一第二表面部分上化学汽相沉积一铝膜，其中，对该部分地刻蚀的中间层的该第一表面部分的所述利用等离子体的处理抑制了在该部分地刻蚀的中间层的该第一表面部分上的铝膜的化学汽相沉积；以及
在该钝化层和该铝膜上沉积一铝层，以填充该接触孔或沟槽；
其中，所述刻蚀该中间层、所述利用等离子体的处理以及所述化学汽相沉积在没有插入的真空间歇的情况下实施。
38.如权利要求37所述的方法，其中，所述刻蚀该中间层、所述利用等离子体的处理、所述化学汽相沉积以及所述沉积一铝层在没有插入的真空间歇的情况下实施。
39.如权利要求37所述的方法，其中，所述利用等离子体的处理和所述化学汽相沉积在同一反应腔内实施。
40.如权利要求37所述的方法，其中，该第二中间层为从由TiN、TaN、Ta/TaN、Ti/TaN和Ta/TiN层构成的组中选取的一个。
41.如权利要求37所述的方法，其中，该中间层为一Ti/TiN层。
42.如权利要求37所述的方法，其中，该等离子体为N2等离子体。
43.如权利要求37所述的方法，其中，该铝层通过物理汽相沉积和一回流工艺沉积。
44.如权利要求37所述的方法，其中，该接触孔的直径小于0.5μm。
45.如权利要求37所述的方法，其中，该接触孔的尺寸比大于2。
46.如权利要求37所述的方法，其中，在所述形成该中间层与所述部分地刻蚀该中间层之间存在一插入的真空间歇。
CNB031073387A 2002-11-27 2003-03-20 形成铝金属引线的方法 Expired - Lifetime CN100454515C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/305,244 2002-11-27
US10/305,244 US6673718B1 (en) 2002-11-27 2002-11-27 Methods for forming aluminum metal wirings

Publications (2)

Publication Number Publication Date
CN1503344A true CN1503344A (zh) 2004-06-09
CN100454515C CN100454515C (zh) 2009-01-21

Family

ID=29735846

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031073387A Expired - Lifetime CN100454515C (zh) 2002-11-27 2003-03-20 形成铝金属引线的方法

Country Status (6)

Country Link
US (1) US6673718B1 (zh)
JP (1) JP4084201B2 (zh)
KR (1) KR100450738B1 (zh)
CN (1) CN100454515C (zh)
DE (1) DE10327618B4 (zh)
TW (1) TWI237869B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051323A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种半导体封装结构及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4612533B2 (ja) * 2005-11-30 2011-01-12 Ｊｓｒ株式会社 アルミニウム膜の形成方法
KR100771549B1 (ko) * 2006-06-30 2007-10-31 주식회사 하이닉스반도체 반도체 소자의 금속컨택 형성방법
CN101685800B (zh) * 2008-09-26 2012-02-01 台湾积体电路制造股份有限公司 半导体装置的制造方法
US7871915B2 (en) * 2008-09-26 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming metal gates in a gate last process
US8951907B2 (en) 2010-12-14 2015-02-10 GlobalFoundries, Inc. Semiconductor devices having through-contacts and related fabrication methods
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
US10541128B2 (en) 2016-08-19 2020-01-21 International Business Machines Corporation Method for making VFET devices with ILD protection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151410A (ja) * 1992-10-30 1994-05-31 Sony Corp 窒化チタン膜の形成方法
KR0144956B1 (ko) * 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
KR100413890B1 (ko) * 1995-03-02 2004-03-19 동경 엘렉트론 주식회사 반도체장치의제조방법및제조장치
KR0144913B1 (ko) * 1995-03-03 1998-08-17 김광호 반도체장치의 금속배선층 형성방법
US6001420A (en) * 1996-09-23 1999-12-14 Applied Materials, Inc. Semi-selective chemical vapor deposition
US6025269A (en) * 1996-10-15 2000-02-15 Micron Technology, Inc. Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
KR100269878B1 (ko) 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
US6355558B1 (en) * 1999-06-10 2002-03-12 Texas Instruments Incorporated Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films
KR20020072996A (ko) * 2001-03-14 2002-09-19 주성엔지니어링(주) 금속 플러그 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051323A (zh) * 2013-03-13 2014-09-17 中芯国际集成电路制造(上海)有限公司 一种半导体封装结构及其制备方法

Also Published As

Publication number Publication date
TWI237869B (en) 2005-08-11
JP2004179605A (ja) 2004-06-24
TW200409286A (en) 2004-06-01
CN100454515C (zh) 2009-01-21
JP4084201B2 (ja) 2008-04-30
DE10327618B4 (de) 2012-11-15
US6673718B1 (en) 2004-01-06
DE10327618A1 (de) 2004-06-17
KR100450738B1 (ko) 2004-10-01
KR20040047503A (ko) 2004-06-05

Similar Documents

Publication Publication Date Title
CN101924095B (zh) 集成电路的内连线结构及其制作方法
CN1124647C (zh) 半导体器件中的互连结构及其制作方法
US7145241B2 (en) Semiconductor device having a multilayer interconnection structure and fabrication process thereof
US20070152342A1 (en) Via structure and process for forming the same
US20100230815A1 (en) Semiconductor device
US20080173547A1 (en) Method of manufacturing semiconductor device
CN1477695A (zh) 半导体器件的制造方法
US7615489B1 (en) Method for forming metal interconnects and reducing metal seed layer overhang
US7872351B2 (en) Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same
US20150221596A1 (en) Dielectric/metal barrier integration to prevent copper diffusion
CN1503344A (zh) 形成铝金属引线的方法
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
US7498262B2 (en) Method of fabricating a thin film and metal wiring in a semiconductor device
US20030068887A1 (en) Electroless plating process, and embedded wire and forming process thereof
CN100336200C (zh) 半导体装置及其制造方法
KR100924556B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
CN1236485C (zh) 铜导线在下层之内连线的双镶嵌的制造方法
US20060134930A1 (en) Method for forming a metal contact in a semiconductor device having a barrier metal layer formed by homogeneous deposition
US20240047340A1 (en) Semiconductor device and method of manufacturing the same
KR20050061728A (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
KR100289685B1 (ko) 반도체디바이스의금속배선방법
US20090001583A1 (en) Method of manufacturing semiconductor device
US20080057699A1 (en) Method for manufacturing semiconductor device
KR100924557B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
US7981781B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090121

CX01 Expiry of patent term