TWI237869B - Methods for forming aluminum metal wirings - Google Patents

Methods for forming aluminum metal wirings Download PDF

Info

Publication number
TWI237869B
TWI237869B TW092101597A TW92101597A TWI237869B TW I237869 B TWI237869 B TW I237869B TW 092101597 A TW092101597 A TW 092101597A TW 92101597 A TW92101597 A TW 92101597A TW I237869 B TWI237869 B TW I237869B
Authority
TW
Taiwan
Prior art keywords
intermediate layer
layer
contact hole
patent application
item
Prior art date
Application number
TW092101597A
Other languages
English (en)
Other versions
TW200409286A (en
Inventor
Jong-Myeong Lee
In-Sun Park
Hyeon-Deok Lee
Jong-Sik Chun
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200409286A publication Critical patent/TW200409286A/zh
Application granted granted Critical
Publication of TWI237869B publication Critical patent/TWI237869B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

1237869 ⑴ 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明） 1. 技術領域 一般而言，本發明係關於半導體積體電路裝置之製造； 更具體而言，本發明係關於半導體積體電路裝置之金屬接 線的形成方法。 2. 先前技術 在半導體裝置之製造中，正確地形成金屬接線已愈來愈 重要。為快速傳送電氣信號，金屬接線的電阻應越低越 好。然而，電路設計者必須在低電阻與經濟效益和裝置可 靠度之間取得平衡。有鑒於此，通常認為鋁為一較佳材 料，其可以相對較低成本形成一可靠的低電阻接線。因 此，鋁在半導體裝置之金屬接線中受到廣泛採用。 同時，隨半導體裝置的組件整合度不斷增加，金屬接線 的寬度和厚度亦隨之愈來愈小。此外，形成於半導體基板 與絕緣層中的接觸孔和凹槽亦變得愈來愈小，導致縱橫比 (aspectratios) 增大。如此一來，為可靠且充分地填充具 有增加之縱橫比的孔洞，其技術的發展即成為實現更大裝 置整合度之能力中的一項重要因素。
Al-CVD(aluminum chemical vapor deposition ;紹化學 蒸氣沈積）係使用一低電阻鋁材料填充接觸孔和凹槽的一 項技術。ANCVD程序可劃分為兩種類型，即覆蓋A1沈積 程序與選擇性A 1沈積程序。在覆蓋A1沈積程序中，鋁係沈 積於晶圓的整個表面上，以填充各接觸孔。此程序係部分 依賴於銘的較佳分段覆蓋率特性。然而，當紹沈積至某一 (2) 1237869
厚度時，可能引起晶圓表面粗糙的情況，且因在孔洞之内 有空隙形成而難於填充較小接觸孔。 另一方面’選擇性A1沈積程序係利用鋁在一絕緣層上之 成長與在一傳導層上之成長的成長率特性之不同，而選擇 性地沈積鋁。然而，若在沈積鋁之前先行沈積一覆蓋金屬 阻障層，以抑制紹的链原子與下方基板的矽原子之反應， 則通常不可用該技術。該覆蓋阻障金屬層之存在僅阻止在 使用選擇性A1沈積程序的接觸孔中選擇性形成金屬互連。 在發表於2002年4月23日的共同讓渡美國專利第 6’376,355號中’描述了一擇優金屬沈積（preferentiai metal deposition ; PMD)方法，用於在有阻障金屬層存在 時形成金屬互連，其内容以提及方式併入本文中。 首先參考圖1 (a )，該P M D程序之一具體實施例之特徵部 分係在於一 TiN/Ti膜102沈積在一介電質層1〇〇之一上方 表面上’且在形成於該介電質層1〇〇中的一接觸孔1Q4之一 内側表面上。參考數字l〇2a代表一 Ti膜，參考數字l〇2b 代表示一 TiN膜。隨後，仍然參考圖1 (a)，一材料層1 〇 6 僅形成於該TiN/Ti膜102之上方表面之上。該材料層1〇6 之實例包含鋁、鈦或鋰等。隨後，將具有材料層1 〇6之該 合成結構暴露於空氣或氧氣電漿中，由此至少部分氧化該 材料層1 0 6，以形成一防成核層（a n t i - n u c 1 e a t i ο η 1 a y e r ; ANL) 108，如圖1(b)所示。該ANL 108之實例包含氧化鋁、 氧化鈦或氧化組等。 參考圖1(c)，對具有ANL 108之該合成結構進行一鋁覆 1237869 (3) 蓋CVD。然而因該ANL108之存在，銘並未cvd沈積在該 介電質層100之上方表面上，而僅在該接觸孔104之内側表 面上選擇性地形成一鋁層1 1 0。 隨後，如圖i(d)所示，進行铭的物理蒸氣沈積（physical vapor deposition ; PVD)，接著進行一迴焊（ren〇w)裎序， 使得銘1 1 2充分填充在該介電質層中的接觸孔。 使用PMD程序，藉由利用CVD-Ai之較佳分段覆蓋率特 性，可用鋁填充具有很大縱橫比之接觸孔。然而， 程序有一缺陷，即生產量降低，其主要原因係在於作為該 ANL 108之一絕緣層的形成。例如，該材料層1〇6之沈積 構成一額外程序步驟。而且，為自然氧化該金屬層1 , 通㊉為有真空中斷，從而亦會增加處理時間。 發明内容 依據本發明之第一項觀點，一鋁接線選擇性形成於一基 板之一接觸孔或凹槽之内。一含氮中間層形成於一基板= 主表面上及該接觸孔或凹槽的内側表面上。使用一電激處 理位於该基板之主表面上的該中間層之一第一表面部 分，以在該中間層之第一表面部分形成一鈍化層。隨後， 在無真空中斷干擾的情況下，一鋁膜僅CVD沈積在位於兮 接觸孔或凹槽的内側表面上的該中間層之一第二表面部 分上。對該中間層之第一表面部分的電漿處理可阻止該鉋 膜CVD沈積在該中間層之第一表面部分上。 依據本發明之另一 1237869
表面上及該接觸孔或凹槽的内側表面上。使用一電漿處理 位於該基板之主表面上的該中間層之一第一表面部分，以 在該中間層之第一表面部分形成一鈍化層。隨後，在無真 空中斷干擾的情況下，一鋁膜僅C V D沈積在位於該接觸孔 或凹槽的内侧表面上的該中間層之一第二表面部分上。對 該中間層之第一表面部分的電聚處理可阻止該铭膜C V D 沈積在該中間層之第一表面部分上。隨後，在仍無真空中 斷干擾的情況下，一铭層沈積於該鈍化層上及該膜上， 從而填充該接觸孔或凹槽。 依據本發明之另一項觀點，一鋁接線選擇性形成於一基 板之一接觸孔或凹槽内。一含氮的第一中間層形成於一基 板之主表面上及該接觸孔或凹槽的内表面上。隨後，一含 氮的第二中間層形成於該第一中間層上。使用一電漿處理 位於該基板之主表面上的該第二中間層之一第一表面部 分，以在該中間層之第一表面部分形成一鈍化層。隨後， 在無真空中斷干擾的情況下，一鋁膜僅CVD沈積在位於該 接觸孔或凹槽的内側表面上的該第二中間層之一第二表 面部分上。對該第二中間層之第一表面部分的電漿處理可 阻止該鋁膜CVD沈積在該第二中間層之第一表面部分 上。隨後，在仍無真空中斷干擾的情況下，一鋁層沈積於 該鈍化層上及該鋁膜上，從而填充該接觸孔或凹槽。 依據本發明之另一項觀點，一鋁接線選擇性形成於一基 板之一接觸孔或凹槽内。一含氮的中間層形成於一基板之 主表面上及該接觸孔或凹槽的内表面上。隨後，部分蝕刻 -9- 1237869
(5)
該中間層以獲得一部分蝕刻中間層。使用一電漿處理位於 該基板之主表面上的該部分蝕刻中間層之一第一表面部 分，以在該部分蝕刻中間層之第一表面部分形成一鈍化 層。隨後，在無真空中斷干擾的情況下，一鋁膜僅CVD 沈積在位於該接觸孔或槽痕的内側表面上的該部分蝕刻 中間層之一第二表面部分上。對該部分蝕刻中間層之第一 表面部分的電漿處理可阻止該鋁膜C VD沈積在該部分蝕 刻中間層之第一表面部分上。隨後，在仍無真空中斷干擾 的情況下，一鋁層沈積於該鈍化層上及該鋁膜上，從而填 充該接觸孔或凹槽。 實施方式
本發明之特徵至少部分在於使用一電漿鈍化處理位於 一接觸孔（或凹槽、槽痕等）之外部的一潤濕層或阻障層。 在隨後的 CVD-A1程序期間，該鈍化能有效阻止鋁沈積 在位於該接觸孔外部經處理之潤濕層或障蔽層上，但允許 一薄鋁膜沈積在該接觸孔的内部。因此，並無必要額外沈 積一絕緣層作為一防成核層，亦可免除在鈍化處理與 CVD-A1程序之間的一真空中斷。以此方式，即可提高生 產量。 以下將參考本發明之若干非限制性具體實施例，詳細說 明本發明。 首先參考斷面圖2(a)至2(d)，其係用於描述依據本發明 之第一項具體實施例之一金屬沈積程序。一含氮（N)的中 間層2 0 2 (即一潤濕層或阻障層）係形成於一基板2 0 0之主 -10- 1237869 _ 1 - Mf I \Ηγ it fnamHMgi if (6) 表面上及一接觸孔或凹槽204的内表面上。在該項具體實 施例中，該中間層202係（例如）一 TiN/Ti膜，且該基板200 係形成於一半導體層之表面上或一金屬層之表面上的一 介電質層。在此例之圖2(a)中，參考數字202 a代表一 Ti 膜，參考數字202b代表一 TiN膜。 在一如上文所述的美國專利第6,3 76,3 5 5號之PMD程序 中，此時將沈積一材料層1 0 6，且至少將其一表面部分氧 化以獲得一防成核層（ANL) 108。與之相較，依據本發明， 如圖2 (b )所示，此時係使用電漿2 1 4處理位於該介電質層 2 00之主表面上的丁"丁^膜2 〇2之一上方表面部分，以在該 Ti/TiN膜202之上方表面部分形成一鈍化層。由於該電漿 處理之特性，在接觸孔204之内的Ti/TiN膜202的内側表面 部分並未真正得到處理’因此不會發生有效的純化。該純 化在該Ti/TiN膜202之上方表面部分形成一防成核層，其 在隨後的一 C V D - A1程序中將可阻止鋁的沈積。隨後，如 圖2(c)所示，執行一 CVD-A1程序以僅在位於接觸孔204之 内的Ti/TiN膜202上沈積一鋁膜2 10。隨後，如圖2(d)所 示，進行鋁的物理蒸氣沈積（PVD)，接著進行一迴焊程 序，使得鋁2 1 2充分填充在該介電質層中的接觸孔。 為提高生產量，最好係在進行Ti/TiN膜202的形成、電 漿處理與CVD-A1沈積之間，無真空中斷之干擾。同時最 好將電漿處理與CVD-A1沈積在同一反應室中進行。 該中間層的材料可不用Ti/TiN，而用諸如TiN、TaN、
Ta/TaN、Ti/TaN和 Ta/TiN層等。 1237869
⑺ 該電漿最好係一含氮電漿，如一 N2電漿，但亦可使用諸 如一 NH3電漿或一 Ar電漿等其他電漿。一氮電漿最好係藉 由將Ar和N2以0.1至5 torr的壓力和50至300 watts的電漿 功率導入一室中獲得，其中Ar的流速為50至1000 seem， N2的流速為50至1000 seem。 用於該鋁膜的CVD-A1沈積的先驅物質可為諸如MPA、 DMEAA或 DMAH等。
本發明可填充直徑小於0.5 μιη和/或縱橫比大於2的接 觸孔，但本發明並不侷限於此。
以下將參考圖3之流程圖來說明本發明之第二項具體實 施例。在步驟301中，一含氮（Ν)的中間層形成於一基板之 主表面上及一接觸孔或凹槽的内表面上。在該範例中，該 中間層係一丁i/TiN阻障金屬層，但亦可使用如第一項具體 實施例所列出之其他材料層。隨後，在步驟3 0 2中，使用 一電漿處理位於該基板之主表面上的該中間層之一上方 表面部分，以在該中間層之第一表面部分形成一鈍化層。 隨後，在步驟3 0 3中，一鋁膜僅CVD-A1沈積在位於該接觸 孔或凹槽的内側表面上的該Ti/TiN層之一内側表面部分 上。如同第一項具體實施例，對該中間層之第一表面部分 的電漿處理可阻止該鋁膜CVD-A1沈積在該中間層之上方 表面部分上。隨後，在步驟3 04中，進行鋁的物理蒸氣沈 積（PVD)，接著進行一迴焊程序，使得鋁充分填充在該基 板中的接觸孔。 在該第二項具體實施例中，至少在進行電漿處理與 -12- 1237869 _ (8) CVD-Al沈積之間無真空中斷之干擾，且最好係在進行圖3 之所有程序3 0 1至3 0 4之間均無真空中斷。同樣地，最好至 少將電漿處理與CVD-A1沈積在同一反應室中進行。 以下將參考圖4之流程圖來說明本發明之第三項具體實 施例。在步驟4 0 1中，一含氮的第一中間層形成於一基板 之主表面上及一接觸孔或凹槽的内表面上。在該項範例 中，該第一中間層係一 Ti/TiN阻障金屬層，但亦可使用其 他材料層，如 Ti、Ti/TiN、Ta、Ta/TaN、Ti/TaN、Ta/TiN、 Ta/Ti和Ti/Ta。隨後，在步驟402中，一第二中間層形成於 該第一中間層之上。在該項範例中，該第二中間層係一薄 i
TiN層，但同樣亦可使用其他材料層。隨後，在步驟403 中，使用一電漿處理位於該基板之主表面上的該薄TiN層 之一上方表面部分，以在該薄層之上方表面部分形成一鈍 化層。隨後，在步驟404中，一鋁膜僅CVD-A1沈積在位於 該接觸孔或凹槽的内側表面上的該薄TiN層之一内表面 部分上。如同第一項具體實施例，對該薄TiN層之上方表 面部分的電漿處理可阻止該鋁膜CVD-A1沈積在該薄TiN 層之上方表面部分之上。隨後，在步驟405中，進行鋁的 物理蒸氣沈積（PVD)，接著進行一迴焊程序，使得鋁充分 填充在該基板中的接觸孔。 在該第三項具體實施例中，至少在進行電漿處理與 CVD_A1沈積之間無真空中斷之干擾，且最好在進行圖4 之程序40 2至40 5之間均無真空中斷。同樣地，最好至少將 電漿處理與CVD-A1沈積在同一反應室中進行。 -13 - 1237869
(9)
以下將參考圖5之流程圖來說明本發明之第四項具體實 施例。在步驟5 0 1中，一含氮中間層形成於一基板之主表 面上及一接觸孔或凹槽的内表面上。在該項範例中，該中 間層係一 Ti/TiN阻障金屬層，但亦可使用如第一項具體實 施例所列出之其他材料層。隨後，在步驟5 0 2中，蝕刻該 中間層以形成一蝕刻之Ti/TiN阻障金屬層。隨後，在步驟 5 0 3中，使用一電漿處理位於該基板之主表面上的該蝕刻 之Ti/TiN層之一上方表面部分，以在該薄層之上方表面部 分形成一鈍化層。隨後，在步驟5 04中，一鋁膜僅CVD-A1 沈積在位於該接觸孔或凹槽的内側表面上的該蝕刻之 Ti/TiN層之一内表面部分上。如同第一項具體實施例，對 該薄TiN層之上方表面部分的電漿處理可阻止該鋁膜 CVD-A1沈積在該薄TiN層之上方表面部分上。隨後，在步 驟5 0 5中，進行鋁的物理蒸氣沈積（PVD)，接著進行一迴 焊程序，使得鋁充分填充在該基板中的接觸孔。
在該第四項具體實施例中，至少在進行電漿處理與 CVD-A1沈積之間無真空中斷之干擾，且最好係在進行圖5 之程序5 0 2至5 0 5之間均無真空中斷。同樣地，最好至少將 電漿處理與CVD-A1沈積在同一反應室中進行。 已進行若干試驗程序，以確認依據本發明之電漿處理所 產生的防成核特性。在下表中顯示了試驗程序的結果，但 其並無意以任何方式限制本發明之範疇。 -14- 1237869
(10) 程序 結果 1 CDSTiNN2 電漿今 CVD-A1 無CVD-A1沈積 2 CDSTiN^N2W.-CVD-Al 正常CVD-A1沈積 3 00311^今>12電漿今真空中斷+(：\0>八1 正常CVD-A1沈積 4 CDSTiN^N2電漿；真空下處理120秒；CVD-A1 無CVD-A1沈積 5 CDSTi + N2 電漿今 CVD-A1 正常CVD-A1沈積 6 CDSTiN+真空中斷+N2電漿今CVD-A1 不均勻沈積 7 CVDTiN—真空中斷今N2電漿+CVD-A1 不均勻沈積 8 CDSTiN+ 真空中斷 +CDSTiN + N2 電漿 +CVD-A1 無CVD-A1沈積 9 CVDTiN 今真空中斷 +CDSTiN + N2 電漿 ^CVD-Al 無CVD-A1沈積 如上表所示，在沈積和電漿處理TiN層之後進行 CVD-A1，其間無真空中斷之干擾，導致無鋁沈積，因此 證明經電漿處理之TiN膜具有防成核特性。 在圖式與說明書中揭示本發明的典型較佳具體實施 例，雖然使用特定術語，但係在說明中作為普遍使用且僅 供說明而無限制的用意，本發明的領域係完全揭示於下列 申請專利範圍中。 圖式簡單說明 藉由參考隨附圖示及詳細說明之較佳具體實施例，將可 更容易瞭解本發明的上述及其它觀點及優點，其中： 圖1(a)至1(d)為用於描述一擇優金屬沈積（PMD)程序的 斷面圖； 圖2(a)至2(d)為用於描述依據本發明之一項具體實施例 -15· 1237869 (ii)
之一金屬沈積程序的斷面圖； 圖3為一流程圖，顯示依據本發明之另一項具體實施例 的程序執行順序； 圖4為一流程圖，顯示依據本發明之另一項具體實施例 的程序執行順序；以及 圖5為一流程圖，顯示依據本發明之另一項具體實施例 的程序執行順序。 圖式代表符號 說 明 100 介 電 質 層 102 TiN/Ti 膜 102a Ti膜 102b TiN膜 104 接 觸 孔 106 材 料 層 108 防 成 核 層 110 鋁 層 200 基 板 202 中 間 層 204 接 觸 孔 或凹槽 210 鋁 膜 2 12 鋁 2 14 電 漿
-16-

Claims (1)

1237869 拾、申請專利範圍 1. 一種於一基板之一接觸孔或凹槽内形成一鋁接線之方 法，其中該基板包含一上方主表面，且其中該接觸孔或 凹槽係藉由在該基板上方主表面以下延伸的一内側表 面所界定，該方法包括： 於一基板之主表面上及該接觸孔或凹槽的内側表面 上形成一含氮的中間層； 使用一電漿處理位於該基板主表面上的該中間層之 一第一表面部分，以在該中間層之第一表面部分形成一 鈍化層；以及 I 僅在位於該接觸孔或凹槽之内側表面上的該中間層 之一第二表面部分-上化學蒸氣沈積（CVD)—鋁膜，其中 對該中間層之第一表面部分進行的該電漿處理可阻止 該鋁膜C V D沈積在該中間層之第一表面部分上； 其中在進行該電漿處理與該C VD沈積之間無真空中斷 之干擾。 2. 如申請專利範圍第1項之方法，其中在進行該形成一中 間層、該電漿處理與該CVD沈積之間無真空中斷之干 擾。 3. 如申請專利範圍第1項之方法，其中該電漿處理與該 CVD沈積係在同一反應室中進行。 4. 如申請專利範圍第1項之方法，其中該中間層係選自由 TiN、TaN、Ta/TaN、Ti/TaN 與 Ta/TiN層所組成群組之一 1237869
5. 如申請專利範圍第1項之方法，其中該中間層係一 Ti/TiN 層。 6. 如申請專利範圍第1項之方法，其中該電漿係一 N2電漿。 7. 如申請專利範圍第6項之方法，其中該N2電漿係藉由將 Ar和N2導入一室中獲得。 8. 如申請專利範圍第7項之方法，其中該Ar和N2係以0.1至5 torr的壓力導入，且其中該Ar的流速為50至1000 seem， 該N 2的流速為5 0至1 0 0 0 s c c m。 _ 9. 如申請專利範圍第8項之方法，其中一電漿功率為5 0至 3 00 watts 〇 I 1 〇.如申請專利範圍第1項之方法，其中該電漿為一 NH3電 漿。 1 1 .如申請專利範圍第1項之方法，其中該電漿為一 Ar電漿。 1 2.如申請專利範圍第1項之方法，其中該鋁膜的C VD沈積 係使用MPA、DMEAA或DMAH為一前驅物。
1 3 .如申請專利範圍第1項之方法，其進一步包括沈積一鋁 層於該鈍化層上及該鋁膜上，以填充該接觸孔或凹槽。 1 4.如申請專利範圍第1 3項之方法，其中該鋁層係藉由物理 蒸氣沈積（PVD)與一迴焊（reflow)程序所沈積。 1 5 .如申請專利範圍第1項之方法，其中該接觸孔之直徑係 小於 0.5 μιη。 1 6.如申請專利範圍第1項之方法，其中該接觸孔之縱橫比 係大於2。 17. —種於一基板之一接觸孔或凹槽内形成一鋁接線之方 -2 - 1237869
法，其中該基板包含一上方主表面，且其中該接觸孔或 凹槽係藉由在該基板上方主表面以下延伸的一内側表 面所界定，該方法包括： 於一基板之主表面上及該接觸孔或凹槽的内側表面 上形成一含氮的中間層； 使用一電漿處理位於該基板主表面上的該中間層之 一第一表面部分，以在該中間層之第一表面部分形成一 鈍化層；以及 僅在位於該接觸孔或凹槽之内側表面上的該中間層 之一第二表面部分上化學蒸氣沈積（CVD)—鋁膜，其中 對該中間層之第一表面部分進行的該電漿處理可阻止 該鋁膜C VD沈積在該中間層之第一表面部分上； 沈積一鋁層於該鈍化層上及該鋁膜上，以填充該接觸 孔或凹槽； 其中在進行該形成一中間層、該電漿處理與該CVD-A1 沈積之間無真空中斷之干擾。 1 8 .如申請專利範圍第1 7項之方法，其中在進行該形成一中 間層、該電漿處理、該CVD沈積與該沈積一鋁層之間無 真空中斷之干擾。 1 9 .如申請專利範圍第1 8項之方法，其中該電漿處理與該 CVD沈積係在同一反應室中進行。 20 .如申請專利範圍第1 7項之方法，其中該中間層係選自由 TiN、TaN、Ta/TaN、Ti/TaN 與 Ta/TiN層所組成群組之一 1237869
2 1 .如申請專利範圍第1 7項之方法，其中該中間層係一 Ti/TiN 層。 2 2.如申請專利範圍第1 7項之方法，其中該電漿係一 N2電 漿。 2 3 .如申請專利範圍第1 7項之方法，其中該鋁層係藉由物理 蒸氣沈積（PVD)與一迴焊程序所沈積。
24.如申請專利範圍第1 7項之方法，其中該接觸孔之直徑係 小於 0.5 μπι。 2 5 .如申請專利範圍第1 7項之方法，其中該接觸孔之縱橫比 係大於2。 丨 26. —種於一基板之一接觸孔或凹槽内形成一鋁接線之方 法，其中該基板包含一上方主表面，且其中該接觸孔或 凹槽係藉由在該基板上方主表面以下延伸的一内側表 面所界定，該方法包括：
於一基板之主表面上及該接觸孔或凹槽的内側表面 上形成一第一中間層； 於該第一中間層上形成含氮的一第二中間層； 使用一電漿處理位於該基板主表面上的該第二中間 層之一第一表面部分，以在該第二中間層之第一表面部 分形成一鈍化層；以及 僅在位於該接觸孔或凹槽之内側表面上的該第二中 間層之一第二表面部分上化學蒸氣沈積（CVD)—鋁膜， 其中對該第二中間層之第一表面部分進行的該電漿處 理可阻止該鋁膜CVD沈積在該第二中間層之第一表面 -4- 1237869
部分上； 沈積一鋁層於該鈍化層上及該鋁膜上，以填充該接觸 孔或凹槽； 其中在進行該形成一第二中間層、該電漿處理與該 CVD沈積之間無真空中斷之干擾。 2 7.如申請專利範圍第2 6項之方法，其中在進行該形成一第 二中間層、該電漿處理、該C V D沈積與該沈積一鋁層之 間無真空中斷之干擾。 2 8 .如申請專利範圍第2 6項之方法，其中該電漿處理與該 CVD沈積係在同一反應室中進行。 2 9.如申請專利範圍第2 6項之方法，其中該第一中間層係選 自由 Ti、Ti/TiN、Ta、Ta/TaN、Ti/TaN、Ta/TiN、Ta/Ti 與 Ti/Ta所組成群組之一層。 3 0.如申請專利範圍第26項之方法，其中該第二中間層係選 自由TiN、TaN、Ta/TaN、Ti/TaN與丁a/TiN層所組成群組 之一層。 3 1 .如申請專利範圍第2 6項之方法，其中該第二中間層係一 Ti/TiN 層。 3 2.如申請專利範圍第26項之方法，其中該電漿係一 N2電 漿。 3 3 .如申請專利範圍第2 6項之方法，其中該鋁層係藉由物理 蒸氣沈積（PVD)與一迴焊程序所沈積。 3 4.如申請專利範圍第2 6項之方法，其中該接觸孔之直徑係 小於0.5 μ m。 1237869
3 5 .如申請專利範圍第2 6項之方法，其中該接觸孔之縱橫比 係大於2。 3 6.如申請專利範圍第2 6項之方法，其中在形成該第一中間 層與形成該第二中間層之間有一真空中斷。 37. —種於一基板之一接觸孔或凹槽内形成一鋁接線之方 法，其中該基板包含一上方主表面，且其中該接觸孔或 凹槽係藉由在該基板上方主表面以下延伸的一内側表 面所界定，該方法包括： 於一基板之主表面上及該接觸孔或凹槽的内側表面 上形成一含氮的中間層； 部分蝕刻該中間層以獲得一部分蝕刻中間層； 使用一電漿處理位於該基板主表面上的該部分蝕刻 中間層之一第一表面部分，以在該部分#刻中間層之第 一表面部分形成一鈍化層；以及 僅在位於該接觸孔或凹槽之内側表面上的該部分蝕 刻中間層之一第二表面部分上化學蒸氣沈積（CVD)—鋁 膜，其中對該部分蝕刻中間層之第一表面部分進行的該 電漿處理可阻止該鋁膜CVD-A1沈積在該部分蝕刻中間 層之第一表面部分上； 沈積一鋁層於該鈍化層上及該鋁膜上，以填充該接觸 孔或凹槽； 其中在進行部分蝕刻該中間層、該電漿處理與該C VD 沈積之間無真空中斷之干擾。 3 8 .如申請專利範圍第3 7項之方法，其中在進行蝕刻該中間 1237869
層、該電漿處理、該CVD沈積與該沈積一鋁層之間無真 空中斷之干擾。 3 9.如申請專利範圍第3 7項之方法，其中該電漿處理與該 CVD沈積係在同一反應室中進行。 40.如申請專利範圍第3 7項之方法，其中該中間層係選自由 TiN、TaN、Ta/TaN、Ti/TaN與 Ta/TiN層所組成群組之一 層。 4 1 .如申請專利範圍第3 7項之方法，其中該中間層係一 Ti/TiN 層。 4 2.如申請專利範圍第37項之方法，其中該電漿係一 N2電 ! 漿。 43 .如申請專利範圍第3 7項之方法，其中該鋁層係藉由物理 蒸氣沈積（PVD)與一迴焊程序所沈積。 44. 如申請專利範圍第3 7項之方法，其中該接觸孔之直徑係 小於 0.5 μπι。 45. 如申請專利範圍第37項之方法，其中該接觸孔之縱橫比 係大於2。 46 .如申請專利範圍第3 7項之方法，其中在形成該中間層與 部分蝕刻該中間層之間有一真空中斷。
TW092101597A 2002-11-27 2003-01-24 Methods for forming aluminum metal wirings TWI237869B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/305,244 US6673718B1 (en) 2002-11-27 2002-11-27 Methods for forming aluminum metal wirings

Publications (2)

Publication Number Publication Date
TW200409286A TW200409286A (en) 2004-06-01
TWI237869B true TWI237869B (en) 2005-08-11

Family

ID=29735846

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092101597A TWI237869B (en) 2002-11-27 2003-01-24 Methods for forming aluminum metal wirings

Country Status (6)

Country Link
US (1) US6673718B1 (zh)
JP (1) JP4084201B2 (zh)
KR (1) KR100450738B1 (zh)
CN (1) CN100454515C (zh)
DE (1) DE10327618B4 (zh)
TW (1) TWI237869B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4612533B2 (ja) * 2005-11-30 2011-01-12 Ｊｓｒ株式会社 アルミニウム膜の形成方法
KR100771549B1 (ko) * 2006-06-30 2007-10-31 주식회사 하이닉스반도체 반도체 소자의 금속컨택 형성방법
US7871915B2 (en) * 2008-09-26 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming metal gates in a gate last process
CN101685800B (zh) * 2008-09-26 2012-02-01 台湾积体电路制造股份有限公司 半导体装置的制造方法
US8951907B2 (en) 2010-12-14 2015-02-10 GlobalFoundries, Inc. Semiconductor devices having through-contacts and related fabrication methods
CN104051323B (zh) * 2013-03-13 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种半导体封装结构及其制备方法
JP6082712B2 (ja) * 2013-07-31 2017-02-15 東京エレクトロン株式会社 シリコン膜の成膜方法および薄膜の成膜方法
US10541128B2 (en) 2016-08-19 2020-01-21 International Business Machines Corporation Method for making VFET devices with ILD protection

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151410A (ja) * 1992-10-30 1994-05-31 Sony Corp 窒化チタン膜の形成方法
KR0144956B1 (ko) * 1994-06-10 1998-08-17 김광호 반도체 장치의 배선 구조 및 그 형성방법
KR100413890B1 (ko) * 1995-03-02 2004-03-19 동경 엘렉트론 주식회사 반도체장치의제조방법및제조장치
KR0144913B1 (ko) * 1995-03-03 1998-08-17 김광호 반도체장치의 금속배선층 형성방법
US6001420A (en) * 1996-09-23 1999-12-14 Applied Materials, Inc. Semi-selective chemical vapor deposition
US6025269A (en) * 1996-10-15 2000-02-15 Micron Technology, Inc. Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
KR100269878B1 (ko) 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
US6355558B1 (en) * 1999-06-10 2002-03-12 Texas Instruments Incorporated Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films
KR20020072996A (ko) * 2001-03-14 2002-09-19 주성엔지니어링(주) 금속 플러그 형성방법

Also Published As

Publication number Publication date
TW200409286A (en) 2004-06-01
CN100454515C (zh) 2009-01-21
DE10327618B4 (de) 2012-11-15
KR20040047503A (ko) 2004-06-05
CN1503344A (zh) 2004-06-09
JP4084201B2 (ja) 2008-04-30
KR100450738B1 (ko) 2004-10-01
JP2004179605A (ja) 2004-06-24
DE10327618A1 (de) 2004-06-17
US6673718B1 (en) 2004-01-06

Similar Documents

Publication Publication Date Title
US7335590B2 (en) Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby
JP5103914B2 (ja) 半導体装置の製造方法及び半導体装置
US7799693B2 (en) Method for manufacturing a semiconductor device
US8440562B2 (en) Germanium-containing dielectric barrier for low-K process
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
KR100790452B1 (ko) 다마신 공정을 이용한 반도체 소자의 다층 금속배선형성방법
US7977791B2 (en) Selective formation of boron-containing metal cap pre-layer
TWI237869B (en) Methods for forming aluminum metal wirings
JPH06349950A (ja) 半導体装置及びその製造方法
JP2002217288A (ja) 半導体装置およびその製造方法
KR20090074510A (ko) 반도체 소자의 금속배선 및 그 형성방법
US20030068887A1 (en) Electroless plating process, and embedded wire and forming process thereof
KR100652317B1 (ko) 반도체 소자의 금속 패드 제조 방법
US7524749B2 (en) Metallization method of semiconductor device
JP2004522315A (ja) 半導体構造
KR100454257B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
JP2006179645A (ja) 半導体装置及びその製造方法
JP2009117673A (ja) 半導体装置およびその製造方法
JP2007194566A (ja) 半導体装置およびその製造方法
KR100895811B1 (ko) 반도체 소자의 금속배선 형성방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP2006339479A (ja) 多層配線の製造方法および多層配線
KR20060074353A (ko) 반도체 소자의 금속 배선 형성 방법
JP2006147895A (ja) 半導体装置の製造方法
KR20050045378A (ko) 반도체 소자의 비트라인 콘택 플러그 형성방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees