CN1741264A - 制造半导体器件的方法 - Google Patents
制造半导体器件的方法 Download PDFInfo
- Publication number
- CN1741264A CN1741264A CNA2005100922965A CN200510092296A CN1741264A CN 1741264 A CN1741264 A CN 1741264A CN A2005100922965 A CNA2005100922965 A CN A2005100922965A CN 200510092296 A CN200510092296 A CN 200510092296A CN 1741264 A CN1741264 A CN 1741264A
- Authority
- CN
- China
- Prior art keywords
- gas
- tungsten
- layer
- tungsten layer
- purification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 146
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 108
- 239000010937 tungsten Substances 0.000 claims abstract description 108
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 239000011737 fluorine Substances 0.000 claims abstract description 27
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 121
- 238000000746 purification Methods 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052710 silicon Inorganic materials 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 34
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 25
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 24
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 22
- 239000001257 hydrogen Substances 0.000 claims description 21
- 229910052739 hydrogen Inorganic materials 0.000 claims description 21
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 20
- 238000005516 engineering process Methods 0.000 claims description 17
- 229910000077 silane Inorganic materials 0.000 claims description 17
- 239000011261 inert gas Substances 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 5
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052743 krypton Inorganic materials 0.000 claims description 3
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052754 neon Inorganic materials 0.000 claims description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052704 radon Inorganic materials 0.000 claims description 3
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052724 xenon Inorganic materials 0.000 claims description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 3
- 238000010926 purge Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 2
- 238000000151 deposition Methods 0.000 description 26
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 239000012159 carrier gas Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000004820 halides Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- CYKMNKXPYXUVPR-UHFFFAOYSA-N [C].[Ti] Chemical compound [C].[Ti] CYKMNKXPYXUVPR-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
通过如下步骤来实现制造半导体器件的方法。在置于室中的半导体基片的导电部分上形成层间绝缘膜；形成接触孔以通过层间绝缘膜到达导电部分；形成阻挡金属层以覆盖接触孔的侧壁部分的底部；从含氟的材料气体中形成钨层，并且通过后净化工艺从钨层中去除氟，形成的钨层填充其中已形成了阻挡金属层的接触孔。
Description
技术领域
本发明涉及半导体器件的制造方法。
背景技术
在制造半导体器件期间，存在这样的情况：在半导体基片(金属互连、P+型硅基片和N+型硅基片)上形成层间绝缘膜，并且形成接触孔以通过层间绝缘膜。在这种情况下，有时在接触孔的底部和侧壁部分形成阻挡金属层。在已形成阻挡金属层的接触孔中形成互连插塞或接触插塞。近年来，如钨(W)、钛(Ti)、钴(Co)、铝(Al)和铜(Cu)这样的金属主要用作用于半导体器件的互连插塞的材料。在形成互连插塞时，在CVD方法中主要使用这些金属中的钨，而在溅射方法中主要使用铝和铜。特别地，由于其性能和使用的方便而经常使用钨。
在用CVD方法形成用于互连插塞的钨层期间，六氟化钨(WF6)气体用作气体卤化物，并且氢气和硅烷(SiH4)气体用作还原气体。在这种情况下，由于使用了气体卤化物(WF6气体)，所以钨层包含高的氟浓度(大约1.2×1020atm/cm3)。例如，当在金属互连层上形成钨插塞时，钨插塞中包含的氟和金属互连层与阻挡金属层之间的界面中的金属互连层起反应，使得增加了界面电阻。
和上面的说明一起，在日本公开专利申请(JP-P2000-77417A)中披露了一种布线方法。在这个传统的例子中，在半导体基片上形成阻挡金属层，并且通过使用包含氟成分的源气体用化学气相沉积方法在阻挡金属层上形成金属层。然后，通过蚀刻金属层形成金属层构图，并且通过应用氢等离子体工艺去除阻挡金属层中剩余的氟。
同样，在日本公开专利申请(JP-P2000-133715A)中披露了制造半导体器件中的钨层的方法。在这个传统的方法中，通过使用SiH4气体以5.2Kpa或以上的压强处理半导体基片上形成的界面金属膜，并且通过使用WF6气体和SiH4气体在处理过的界面金属膜上形成钨籽晶层，其中，界面金属层表面上的流量比为[WF6]/[SiH4]≤1。然后，通过使用WF6气体在已形成钨籽晶层的界面金属膜上形成钨层。
同样，在日本公开专利申请(JP-A-Heisei 08-306781)中披露了制造半导体器件的方法。在这个传统的例子中，在半导体基片上形成层间绝缘膜，并且在层间绝缘膜的预定位置形成开口。然后，在包括开口的整个区域形成包含氮化钛的阻挡层，并且通过化学气相沉积法形成钨层以填充开口。随后，通过使用包含氟的气体作为反应气体在第一室中蚀刻钨层，以仅在开口中保留钨层，然后将晶片从第一室转移到第二室而不破坏真空。随后，在第二室中去除附着在基片表面上的氟。
同样，在日本公开专利申请(JP-P2002-93746A)中披露了以高纵横比在接触孔中形成导电插塞的方法。在这个传统的例子中，通过将反应气体引入到室中，在通孔或接触孔中形成导电插塞。此时，通过将反应气体引入到室中促进了导电薄膜的沉积。同样，耗尽了室中的气体。然后，交替重复引入和耗尽。
同样，在日本公开专利申请(JP-2003-22985A)中披露了制造半导体器件的方法。在这个传统的例子中，在硅基片上的预定区域形成CoSi2层，并且在整个硅基片上沉积绝缘膜。形成接触孔以通过绝缘膜到达CoSi2层，并且通过溅射方法沉积钛膜以覆盖接触孔的内侧。随后，用化学气相沉积法通过使用有机钛材料在钛膜上沉积包含碳的氮化钛膜。然后，至少通过将氮化钛膜的表面暴露到氢或氮的等离子体，从氮化钛膜中去除碳。随后，用化学气相沉积法通过使用六氟化钨气体和甲硅烷气体在氮化钛膜上沉积钨层。此时，将沉积一次的氮化钛膜的膜厚设置得等于或小于这样的厚度，其中，能够限制当暴露于空气时被吸收到膜中的湿气。同样，重复多次氮化钛膜的沉积和碳的去除，以形成希望膜厚的氮化钛膜。
同样，在日本公开专利申请(JP-P2001-210711A)中披露了制造半导体器件的方法。在这个传统的例子中，在硅基片上形成第一层间绝缘膜，并且在第一绝缘膜中形成开口。然后，通过在第一层间绝缘膜中填充硅层，在开口中形成硅插塞。然后，以自对准方式在硅插塞的上端形成硅化物焊盘，以具有比开口直径大的直径。硅化物焊盘的上表面被置于第一层间绝缘膜的上表面之上。
发明内容
本发明的目的是提供一种制造半导体器件的方法，其能够限制钨插塞的电阻的增加。
在本发明中，通过以下步骤实现制造半导体器件的方法：在室中放置的半导体基片中形成的导电部分上形成层间绝缘膜；形成接触孔以通过层间绝缘膜到达导电部分；形成阻挡金属层，以覆盖接触孔的侧壁部分的底部；由含氟材料的气体中形成钨层；以及通过后净化工艺(post purge process)从钨层中去除氟。形成钨层以填充已形成了阻挡金属层的接触孔。
这里，可以通过将氢化硅气体和氢气引入到室中来实现后净化工艺。
同样，可以通过以下步骤形成钨层：在室中引入惰性气体以进行第一气体净化；在第一气体净化之后，在室中引入氢气和氢化硅气体以进行第二气体净化；在第二气体净化之后，从氟化钨气体中形成钨层的第一钨层；在形成第一钨层之后，在室中引入氢气和惰性气体以进行第三气体净化；以及在第三气体净化之后，用氟化钨气体在第一钨层上形成钨层的第二钨层。
在这种情况下，可以通过向室中引入氢化硅气体和氟化钨气体来实现形成第一钨层，并且可以通过向室中引入氢气和氟化钨气体来实现形成第二钨层。
同样，可以通过以下步骤实现去除：在室中引入氢气和惰性气体以进行第四气体净化；在第四气体净化之后，在室中引入氢气和氢化硅气体以进行后净化工艺，以在钨层上形成硅层，以便硅层中的硅和钨层中的氟起反应以形成氟化硅层；在室中引入氢气和惰性气体以进行第五气体净化；以及在第五气体净化之后去除氟化硅层。
同样，后净化工艺中的半导体基片的温度可以在从250℃到500℃的范围之内。同样，后净化工艺中的氢化硅气体的气压可以在从0.1托到3托的范围之内。另外，后净化工艺的处理时间在从3秒到20秒的范围之内。
同样，氢化硅气体可以是甲硅烷(SiH4)气体或乙硅烷(Si2H6)气体。氟化钨气体可以是六氟化钨(WF6)气体。惰性气体可以是氦气、氖气、氩气、氪气、氙气和氡气中的任何一种。
附图说明
图1至9是显示根据本发明的制造半导体器件的方法的示图；
图10是显示钨层沉积工艺的工艺流程图；
图11是显示钨接触插塞的表面的深度和硅浓度的关系的曲线图；
图12是显示深度和氟浓度的关系的曲线图；
图13是显示当在互连层上形成钨插塞时本发明和传统情况之间的比较的示图；
图14是显示当在P+型区域上形成钨插塞时本发明和传统情况之间的比较的示图；
图15是显示当在N+型区域上形成钨插塞时本发明和传统情况之间的比较的示图。
具体实施方式
在下文中，将参考附图来详细说明根据本发明的制造半导体器件的方法。
半导体器件包括：导电部分1；层间绝缘膜2；阻挡金属膜4，其在通过层间绝缘膜2到达导电部分1的接触孔的底部和侧壁上形成；钨插塞5，其填充接触孔；以及互连7，其在层间绝缘膜2和钨插塞5上形成。根据本发明的半导体器件的制造方法包含层间绝缘膜沉积工艺、开口工艺、阻挡金属膜沉积工艺、钨层沉积工艺以及互连工艺。
在层间绝缘膜沉积工艺中，在半导体基片1上形成层间绝缘膜2。随后，在开口工艺中，通过光刻和干蚀刻形成接触孔，以通过层间绝缘膜到达半导体基片1的导电部分。然后，在阻挡金属膜沉积方法中，通过使用溅射方法在接触孔的底部和侧壁部分上形成阻挡金属层4’。在钨层沉积工艺中，形成含氟材料的钨层5”以填充接触孔并覆盖层间绝缘膜。氟化钨气体，具体地即六氟化钨(WF6)气体用作包含氟的材料的例子。在钨层沉积工艺中，WF6气体被引入到室中以形成钨层，然后，例如甲硅烷(SiH4)气体的氢化硅气体被引入，以在钨层上形成硅层。这里，钨层中包含的氟和钨层上形成的硅层起反应，以在钨层上形成氟化硅膜。然后，在互连工艺中，钨层上形成的氟化硅膜被去除，以形成互连层。
下面，将参考图1至9来说明本发明的制造半导体器件的方法。
如图1所示，向半导体基片1(晶片)施加层间绝缘膜沉积工艺。在层间绝缘膜沉积工艺中，通过使用传统方法在半导体基片1的导电部分上沉积诸如互连层和扩散层之类的层间绝缘膜2。
下一步，向半导体基片1施加开口工艺。如图2所示，通过光刻法和干蚀刻方法形成接触孔3，以通过层间绝缘膜2到达半导体基片1的导电部分。
下一步，向半导体基片1施加阻挡金属膜沉积工艺。如图3所示，在阻挡金属膜沉积工艺中，通过溅射方法在接触孔3的底部和侧壁部分以及层间绝缘膜2的上表面上沉积阻挡金属层4’。氮化钛(TiN)层可以作为阻挡金属层4’的例子。
下一步，向半导体基片1施加钨层沉积工艺。图10是显示钨层沉积工艺的工艺流程图。如图10所示，已进行了阻挡金属膜沉积工艺的半导体基片1为了钨层沉积工艺被转移到真空室(未显示)(图10中的步骤S1)。然后，作为惰性气体的氩(Ar)气被引入到真空室中以进行气体净化(图10中的步骤S2)。此时，氩气的气压为14托。然后，通过使用氢气(H2)作为运载气体将甲硅烷(SiH4)气体引入到真空室中以进行气体净化(图10中的步骤S3)。此时，氢气和甲硅烷气体的气压分别为5托和0.7托，并且步骤S3进行大约40秒钟。在这种情况下，形成了硅层，但是其通过形成钨层被去除。
下一步，在图10的步骤S4形成钨籽晶层。通常，为了光滑膜沉积和附着到阻挡金属层(氮化钛膜)起见，形成具有几十纳米厚度的钨籽晶层5’。此时，当通过使用氟化钨(WF6)气体作为材料气体形成钨籽晶层时，SiH4气体作为还原气体，并且氩气作为运载气体。引入到真空室的氟化钨(WF6)气体的气压为0.3托，并且处理时间大约为10秒钟。这样一来，如图4所示，在阻挡金属层4’上沉积了钨籽晶层5’。
下一步，在图10中的步骤S5将作为运载气体的Ar气和氢(H2)气引入到真空室中，以进行气体净化。在步骤S5，Ar气和H2气的气压分别为50托和30托，并且处理时间大约为20秒钟。
下一步，在图10中的步骤S6将氟化钨(WF6)气体引入到真空室中。在步骤S6，WF6气体的气压为3托，并且处理时间大约为40秒钟。此时，如图5所示，在作为第一钨层的钨籽晶层5’上沉积作为钨的本体(bulk)膜的第二钨层。这样一来，作为多层膜形成钨层5”。钨层5”包括用于填充已形成了阻挡金属层4’的接触孔3的钨层(接触插塞)，并且包括互连插塞部分和层间绝缘膜2上的钨层。
用这种方法，为了钨籽晶膜的生长，优选用氢化硅(SiH4)还原氟化钨(WF6)，然后，为了钨本体层的生长，优选用H2还原氟化钨(WF6)。如果首先用H2还原氟化钨(WF6)以形成钨层，则难以通过TiN膜4’阻止WF6和半导体基片1起反应，这导致结的破坏和由于高的结电阻而导致的不稳定。
下一步，在图10中的步骤S7将作为运载气体的Ar气和H2气引入到真空室中，以进行气体净化。在步骤S7，Ar气和H2气的气压分别为13托和7托，并且处理时间大约为7秒钟。
下一步，在图10的步骤S8将作为运载气体的H2气和作为后净化气体的SiH4气体引入到真空室中，以进行气体净化(SiH4后净化)。在步骤S8，SiH4气体的气压在0.1到3托的范围之内，半导体基片1的温度在250℃到500℃的范围之内，并且SiH4后净化的处理时间在3到20秒的范围之内。在本发明的这个实施例中，SiH4气体的气压为0.6托，半导体基片1的温度为450℃，而进行SiH4后净化的时间为7秒钟。另外，H2的气压为4托。此时，如图6所示，钨层5”的表面暴露于SiH4气体。结果，如图7所示，在钨层5”的表面的颗粒界面中沉积了硅(Si)层6。换言之，在钨层5”上沉积硅层6。结果，如图8所示，钨层5”中包含的氟(F)和硅层6中的硅(Si)起反应，然后在钨层5”上形成了氟化硅膜6’。
下一步，在图10中的步骤S9将Ar气和H2气引入到真空室中，以进行气体净化。在步骤S9中，Ar气和H2气的气压分别为1托和0.3托，并且处理时间大约为7秒钟。
下一步，在图10中的步骤S10将完成钨层沉积工艺的半导体基片1从真空室中取出。
下一步，向已被取出的半导体基片1进行互连工艺。在互连工艺中，通过蚀刻工艺去除钨层5”上形成的氟化硅膜6’，并且蚀刻钨层5”和阻挡金属层4’。此时，如图9所示，接触孔3的底部和侧壁部分上形成的阻挡金属层4，和形成阻挡金属层4的接触孔中形成的作为钨接触插塞的钨层5，被保留下来。在如图9所示的互连工艺中，在阻挡金属层4、钨层5和层间绝缘膜2上形成互连层7。
图11是显示从钨接触插塞的表面起的深度和硅浓度的关系的曲线图。虚线显示了本发明中的半导体器件的制造方法中的Si浓度分布，而实线显示了传统制造方法中的Si浓度分布。如果在步骤S8的钨层沉积工艺中进行了SiH4后净化，则与传统情况相比，钨层5”的上部中的Si浓度变得较高。这样一来，钨层5”的表面部分中包含的氟(F)就容易地和硅(Si)6起反应以形成氟化硅膜6’。
图12是显示深度和氟浓度的关系的曲线图。虚线显示了本发明中的半导体器件的制造方法中的氟浓度分布，而实线显示了传统制造方法中的氟浓度分布。如果在步骤S8中进行了SiH4后净化，则与传统情况相比，钨层5”中的氟浓度变得较低。这样一来，当在金属互连上形成钨层5时，与传统方法中的电阻相比，界面中的电阻变得较低，如图13所示。进而，如图14所示，当在P+型区域上形成钨层5时，与传统情况相比，P+型区域上的钨层5的电阻变得较低。同样，如图15所示，当在N+型区域上形成钨层5时，与传统方法中的电阻相比，N+型区域上的钨层5的电阻变得较低。
如上所述，根据本发明中的制造半导体器件的方法，通过在形成上述钨层5”之后进行SiH4后净化，能够从钨层5”去除氟。具体地，通过引入SiH4气体作为氢化硅气体进行后净化并且在钨层5上沉积硅层6，能够从钨层5”去除氟。这样一来，根据本发明的制造半导体器件的方法，可以限制钨层5的电阻的增加。
进而，根据本发明的制造半导体器件的方法，因为本方法没有使用等离子体方法，所以能够制造半导体器件而不会引起损坏半导体元件。使用氢等离子体的技术传统地作为一种去除氟的技术是已知的。然而，当使用等离子体方法时，互连层有时起天线的作用而传递大电流，因此损坏了半导体元件。所以，本发明中的制造半导体器件的方法具有不使用等离子体方法的优点。
另外，本发明的制造半导体器件的方法使用甲硅烷(SiH4)气体作为氢化硅气体。然而，可以使用乙硅烷(Si2H6)气体代替甲硅烷(SiH4)气体。进而，在本发明的制造半导体器件的方法中使用Ar气作为惰性气体。然而，同样可以使用氦、氖、氪、氙和氡中的任何一种。
Claims (11)
1.一种制造半导体器件的方法，包括：
在置于室中的半导体基片的导电部分上形成层间绝缘膜；
形成通过所述层间绝缘膜到达所述导电部分的接触孔；
形成覆盖所述接触孔的侧壁部分的底部的阻挡金属层；
从含氟的材料气体中形成钨层以填充其中已形成了所述阻挡金属层的所述接触孔；以及
通过后净化工艺从所述钨层中去除所述氟。
2.如权利要求1所述的方法，其中所述后净化工艺包括：
向所述室中引入氢化硅气体和氢气。
3.如权利要求1所述的方法，其中所述形成钨层包括：
向所述室中引入惰性气体以进行第一气体净化；
在所述第一气体净化之后，向所述室中引入氢气和氢化硅气体以进行第二气体净化；
在所述第二气体净化之后，从氟化钨气体中形成所述钨层的第一钨层；
在形成所述第一钨层之后，向所述室中引入所述氢气和所述惰性气体以进行第三气体净化；以及
在所述第三气体净化之后，由所述氟化钨气体在所述第一钨层上形成所述钨层的第二钨层。
4.如权利要求3所述的方法，其中所述形成第一钨层包括：
向所述室中引入所述氢化硅气体和所述氟化钨气体，以及
所述形成第二钨层包括：
向所述室中引入所述氢气和所述氟化钨气体。
5.如权利要求3所述的方法，其中所述去除包括：
向所述室中引入所述氢气和所述惰性气体以进行第四气体净化；
在所述第四气体净化之后，向所述室中引入所述氢气和所述氢化硅气体以进行所述后净化工艺，以在所述钨层上形成硅层，以便所述硅层中的硅和所述钨层中的氟起反应而形成氟化硅层；
向所述室中引入所述氢气和所述惰性气体以进行第五气体净化；以及
在所述第五气体净化之后，去除所述氟化硅层。
6.如权利要求1至4中的任何一个所述的方法，其中，所述后净化工艺中的所述半导体基片的温度在250℃到500℃的范围之内。
7.如权利要求1至4中的任何一个所述的方法，其中，所述后净化工艺中的所述氢化硅气体的气压在0.1托到3托的范围之内。
8.如权利要求1至4中的任何一个所述的方法，其中，所述后净化工艺的处理时间在3秒到20秒的范围之内。
9.如权利要求1至4中的任何一个所述的方法，其中，所述氢化硅气体为甲硅烷(SiH4)气体或乙硅烷(Si2H6)气体。
10.如权利要求3至5中的任何一个所述的方法，其中，所述氟化钨气体为六氟化钨(WF6)气体。
11.如权利要求3至5中的任何一个所述的方法，其中，所述惰性气体为氦气、氖气、氩气、氪气、氙气和氡气中的任何一种。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004247443A JP4798688B2 (ja) | 2004-08-26 | 2004-08-26 | 半導体装置の製造方法 |
| JP2004-247443 | 2004-08-26 | ||
| JP2004247443 | 2004-08-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1741264A true CN1741264A (zh) | 2006-03-01 |
| CN100424851C CN100424851C (zh) | 2008-10-08 |
Family
ID=35943885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100922965A Expired - Fee Related CN100424851C (zh) | 2004-08-26 | 2005-08-26 | 制造半导体器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7371680B2 (zh) |
| JP (1) | JP4798688B2 (zh) |
| CN (1) | CN100424851C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576607A (zh) * | 2013-10-29 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 通孔填充结构以及通孔填充方法 |
| CN108091609A (zh) * | 2017-11-23 | 2018-05-29 | 上海华力微电子有限公司 | 钨填充凹槽结构的方法 |
| CN109065495A (zh) * | 2018-07-13 | 2018-12-21 | 上海华力微电子有限公司 | 钨填充凹槽结构中形成不含氟钨金属层的方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7741226B2 (en) * | 2008-05-06 | 2010-06-22 | International Business Machines Corporation | Optimal tungsten through wafer via and process of fabricating same |
| US7863180B2 (en) * | 2008-05-06 | 2011-01-04 | International Business Machines Corporation | Through substrate via including variable sidewall profile |
| JP5613388B2 (ja) | 2009-07-23 | 2014-10-22 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置の製造方法 |
| US20120003833A1 (en) * | 2010-07-01 | 2012-01-05 | Applied Materials, Inc. | Methods for forming tungsten-containing layers |
| KR20120003374A (ko) * | 2010-07-02 | 2012-01-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR20170120443A (ko) * | 2016-04-21 | 2017-10-31 | 삼성전자주식회사 | 텅스텐 박막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
| KR102367848B1 (ko) * | 2017-04-27 | 2022-02-25 | 주식회사 레이크머티리얼즈 | 저 불소 함량을 갖는 텅스텐 박막의 제조 방법 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204191A (ja) * | 1992-11-10 | 1994-07-22 | Sony Corp | 金属プラグ形成後の表面処理方法 |
| KR970009867B1 (ko) * | 1993-12-17 | 1997-06-18 | 현대전자산업 주식회사 | 반도체 소자의 텅스텐 실리사이드 형성방법 |
| EP0704551B1 (en) * | 1994-09-27 | 2000-09-06 | Applied Materials, Inc. | Method of processing a substrate in a vacuum processing chamber |
| JP2836529B2 (ja) | 1995-04-27 | 1998-12-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3176857B2 (ja) * | 1996-12-04 | 2001-06-18 | 芝浦メカトロニクス株式会社 | 半導体装置の製造方法 |
| US5795824A (en) * | 1997-08-28 | 1998-08-18 | Novellus Systems, Inc. | Method for nucleation of CVD tungsten films |
| KR100284283B1 (ko) | 1998-08-31 | 2001-04-02 | 김영환 | 반도체소자의배선형성방법 |
| KR100273767B1 (ko) | 1998-10-28 | 2001-01-15 | 윤종용 | 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자 |
| KR100364257B1 (ko) * | 1999-12-06 | 2002-12-11 | 삼성전자 주식회사 | 텅스텐 화학 기상 퇴적방법 및 텅스텐 플러그 형성방법 |
| JP3628570B2 (ja) * | 1999-12-08 | 2005-03-16 | 旭化成マイクロシステム株式会社 | タングステン薄膜の形成方法、半導体装置の製造方法 |
| JP3626058B2 (ja) | 2000-01-25 | 2005-03-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6429126B1 (en) * | 2000-03-29 | 2002-08-06 | Applied Materials, Inc. | Reduced fluorine contamination for tungsten CVD |
| JP4303409B2 (ja) | 2000-09-20 | 2009-07-29 | Ｎｅｃエレクトロニクス株式会社 | 導電性プラグの堆積方法及び半導体装置の製造方法 |
| JP2003022985A (ja) | 2001-07-10 | 2003-01-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法およびその製造装置 |
| US6787466B2 (en) * | 2002-02-15 | 2004-09-07 | Applied Materials, Inc. | High throughout process for the formation of a refractory metal nucleation layer |
-
2004
- 2004-08-26 JP JP2004247443A patent/JP4798688B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-26 CN CNB2005100922965A patent/CN100424851C/zh not_active Expired - Fee Related
- 2005-08-26 US US11/211,531 patent/US7371680B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576607A (zh) * | 2013-10-29 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 通孔填充结构以及通孔填充方法 |
| CN108091609A (zh) * | 2017-11-23 | 2018-05-29 | 上海华力微电子有限公司 | 钨填充凹槽结构的方法 |
| CN109065495A (zh) * | 2018-07-13 | 2018-12-21 | 上海华力微电子有限公司 | 钨填充凹槽结构中形成不含氟钨金属层的方法 |
| CN109065495B (zh) * | 2018-07-13 | 2020-10-09 | 上海华力微电子有限公司 | 钨填充凹槽结构中形成不含氟钨金属层的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100424851C (zh) | 2008-10-08 |
| JP2006066642A (ja) | 2006-03-09 |
| US7371680B2 (en) | 2008-05-13 |
| US20060046457A1 (en) | 2006-03-02 |
| JP4798688B2 (ja) | 2011-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100424851C (zh) | 制造半导体器件的方法 | |
| US10049924B2 (en) | Selective formation of metallic films on metallic surfaces | |
| US11056385B2 (en) | Selective formation of metallic films on metallic surfaces | |
| KR100648252B1 (ko) | 텅스텐막 형성 방법 및 이를 이용하는 반도체 소자의 형성방법 | |
| US6455419B1 (en) | System and method of forming a tungsten plug | |
| CN1397993A (zh) | 栓塞金属层的形成方法 | |
| US20060115977A1 (en) | Method for forming metal wiring in semiconductor device | |
| US5990007A (en) | Method of manufacturing a semiconductor device | |
| EP0740336B1 (en) | Method for fabricating semiconductor device having buried contact structure | |
| JP4804725B2 (ja) | 半導体装置の導電性構造体の形成方法 | |
| CN1743500A (zh) | 形成氮化钨膜的方法 | |
| JP2726438B2 (ja) | 薄膜形成装置 | |
| US7442639B2 (en) | Method of forming plug of semiconductor device | |
| JP3149912B2 (ja) | 半導体装置およびその製造方法 | |
| CN110265354B (zh) | 钨塞的制备方法 | |
| CN100337320C (zh) | 自行对准钴硅化物的接触窗制作工艺方法 | |
| JP2006278920A (ja) | 半導体装置の製造方法 | |
| KR20010108839A (ko) | 반도체 소자의 플러그 형성방법 | |
| JPH0684830A (ja) | アルミ薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: PS4 LASCO CO., LTD. Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD. Effective date: 20130823 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130823 Address after: Luxemburg Luxemburg Patentee after: ELPIDA MEMORY INC. Address before: Tokyo, Japan Patentee before: Nihitatsu Memory Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081008 Termination date: 20150826 |
|
| EXPY | Termination of patent right or utility model |