CN100337320C - 自行对准钴硅化物的接触窗制作工艺方法 - Google Patents
自行对准钴硅化物的接触窗制作工艺方法 Download PDFInfo
- Publication number
- CN100337320C CN100337320C CNB021297029A CN02129702A CN100337320C CN 100337320 C CN100337320 C CN 100337320C CN B021297029 A CNB021297029 A CN B021297029A CN 02129702 A CN02129702 A CN 02129702A CN 100337320 C CN100337320 C CN 100337320C
- Authority
- CN
- China
- Prior art keywords
- layer
- contact window
- manufacture craft
- manufacturing process
- cobalt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种自行对准钴硅化物的接触窗制作工艺方法,于基底上先形成一深接触窗开口,然后于接触窗开口侧壁形成氮化硅间隙壁。然后,沉积一层钴层,再依序形成一层离子化金属等离子体钛层与一层化学气相沉积氮化钛层。随后,施行第一次快速热制作工艺。接着,进行一湿式蚀刻,以去除钛/氮化钛层。然后,施行第二次快速热制作工艺,再将导体层填入接触窗开口中。
Description
技术领域
本发明是有关于一种形成接触窗(contact)的制作工艺方法,且特别有关于一种自行对准钴硅化物(Co-salicide)的接触窗制作工艺方法。
背景技术
接触窗是属于一种内联机(interconnect)中的结构。而制造接触窗的方法大多是在硅基底上先形成一层氧化层,再于氧化层中形成接触窗开口(opening),随后于接触窗开口中填入一层金属层,再进行化学机械研磨制作工艺(chemical mechanical polishing,简称CMP),借此以去除接触窗开口以外的金属。
目前形成接触窗的制作工艺技术还包括一种于接触窗底部与硅基底之间形成自行对准硅化物的制作工艺,其中尤其是以结晶结构与硅基底相仿的钴自行对准硅化物的接触窗制作工艺技术为主。然而,随着超大规模集成电路(ULSI)制作工艺分辨率逐渐发展到0.18微米以下后,接触窗的深度对宽度或直径的深宽比(aspect ratio)也将愈来愈大,因此容易发生因深宽比过大,而造成目前以物理气相沉积(physical vapor deposition,简称PVD)作为接触窗阻障层的形成方法,无法达到覆盖接触窗开口底部的效果,而使位于接触窗底尚未进行硅化反应的钴层受到氧气与制作工艺中的氮气影响,导致而被消耗的问题,进而使接触窗的可靠度(reliability)降低。
发明内容
因此,本发明的目的是提供一种自行对准钴硅化物的接触窗制作工艺方法,以增进接触窗的可靠度。
本发明的再一目的是提供一种自行对准钴硅化物的接触窗制作工艺方法,可防止钴层被消耗,进而使自行对准硅化钴的形成更加容易。
本发明的另一目的是提供一种自行对准钴硅化物的接触窗制作工艺方法,可以防止钴层被污染。
本发明的又一目的是提供一种自行对准钴硅化物的接触窗制作工艺方法,可以防止移动性离子(mobile ion)在接触窗侧壁发生电荷遗漏(charge loss)。
根据上述与其它目的,本发明提出一种自行对准钴硅化物的接触窗制作工艺方法,于基底上先形成深宽比大于10的接触窗开口,然后于接触窗开口侧壁形成氮化硅间隙壁。然后,沉积一层钴层,再依序形成一层电离金属等离子体(ionized metal plasma,IMP)钛层与一层化学气相沉积(chemical vapor deposition,简称CVD)氮化钛层,用以作为钴层的顶盖层(capping layer)。随后,施行第一次快速热制作工艺(rapid thermal process,简称RTP),以使钴层与硅基底反应形成自行对准钴硅化物。接着,进行一湿式蚀刻(wet etch),以去除钛/氮化钛层与未反应的钴层。然后,施行第二次快速热制作工艺,再将导体层填入接触窗开口中。
本发明另外提出一种自行对准钴硅化物的接触窗制作工艺方法,于基底上先形成一深接触窗开口,然后于接触窗开口侧壁形成氮化硅间隙壁。然后,沉积一层钴层,再依序形成一层电离金属等离子体钛层(IMP Ti)与一层化学气相沉积氮化钛层(CVD TiN)。随后,施行一快速热制作工艺。接着,将譬如钨的导体层填入接触窗开口中,再进行一化学机械研磨制作工艺,以去除接触窗开口以外的导体层、钛/氮化钛层与钴层。
本发明因为采用具备高阶梯覆盖性(step coverage)的电离金属等离子体制作工艺去形成钛层,并且利用化学气相沉积来形成氮化钛层,所以可以顺利制得深宽比大于10的自行对准钴硅化物接触窗,进而增进深接触窗的可靠度。
本发明因为通过钛/氮化钛层(Ti/TiN layer)的吸氧性,还可防止容易被氧化的钴层因为氧的存在而被消耗的情形。此外,本发明因为在钴层上具有钛/氮化钛层作为其顶盖层之用,因此可防止钴层在快速热制作工艺中与氮气(N2)接触而被消耗。
而且,本发明因为在钴层与化学气相沉积氮化钛层之间具有一层氮化钛层相隔,因此可防止钴层被化学气相沉积氮化钛层中的杂质(impurity)污染。
另外,本发明在形成接触窗开口后还包括于接触窗侧壁形成氮化硅间隙壁,因此在器件尺寸愈来愈小的发展下,可有效防止移动性离子在接触窗侧壁发生电荷遗漏的情形。
为让本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明。
附图说明
图1是依照本发明的一第一实施例的自行对准钴硅化物的接触窗制作工艺方法的制造步骤图;
图2是依照本发明的一第二实施例的自行对准钴硅化物的接触窗制作工艺方法的制造步骤图。
标号说明:
100,200:形成一接触窗开口
102,202:形成氮化硅间隙壁
104,204:沉积一层钴层
106,206:形成一层电离金属等离子体钛层
108,208:形成一层化学气相沉积氮化钛层
110:进行第一次快速热制作工艺
112:进行湿式蚀刻
114:进行第二次快速热制作工艺
116,212:填入导体层
210:进行快速热制作工艺
214:进行化学机械研磨制作工艺
具体实施方式
第一实施例
图1是依照本发明的一第一实施例的自行对准钴硅化物(Co-salicide)的接触窗(contact)制作工艺方法的制造步骤图。
请参照图1,于步骤100中,形成一接触窗开口(opening),其深宽比(aspect ratio)可大于10,而成为深接触窗。而形成接触窗开口的步骤例如是在如硅基底等的半导体基底上先沉积一层介电层(dielectric layer),再利用微影制作工艺于介电层中形成接触窗开口,以暴露出硅基底。
之后,于步骤102中,形成氮化硅间隙壁,其厚度例如是在100-200埃之间。由于氮化硅间隙壁可阻挡移动性离子(mobile ion),所以能够防止接触窗侧壁发生电荷遗漏(charge loss)的问题发生。
然后,于步骤104中,沉积一层钴层,其厚度例如是在800-1000埃之间,以及其阶梯覆盖性(step coverage)约为5%,所以形成于接触窗开口底部的钴层厚度约在40-50埃之间。
接着,于步骤106中,形成一层电离金属等离子体(ionized metalplasma,IMP)钛层,其厚度例如是在200-300埃之间,且其具有优良的阶梯覆盖性约50%,所以形成于接触窗开口底部的钴层上的钛层厚度约在100-150埃之间。
然后,于步骤108中,形成一层化学气相沉积(chemical vapordeposition,简称CVD)氮化钛层,其厚度例如是在100-200埃之间,且其阶梯覆盖性约70%,所以形成于接触窗开口底部的钛层上的氮化钛层厚度约在70-140埃之间。因此,上述的电离金属等离子体钛层(IMPTi)与化学气相沉积氮化钛层(CVD TiN)将成为钴层的顶盖层(cappinglayer)。
接着,于步骤110中,进行第一次快速热制作工艺(rapid thermalprocess,简称RTP),以使钴层与硅基底反应成为自行对准钴硅化物,其中第一次快速热制作工艺的制作工艺温度例如是在摄氏500-600度之间,且于第一快速热制作工艺中所使用的制作工艺气体包括氮气。
之后,于步骤112中,进行湿式蚀刻(wet etch),以去除未反应的钴层、电离金属等离子体钛层(IMP Ti)与化学气相沉积氮化钛层(CVDTiN),其中湿式蚀刻的温度约为摄氏50度,而其所采用的蚀刻剂例如是SC1/SC2。
接着,于步骤114中,进行第二次快速热制作工艺,以降低自行对准钴硅化物的阻值,其中第二次快速热制作工艺的制作工艺温度例如是在摄氏600-700度之间。随后,于步骤116中,填入导体层,其中导体层例如是钨,而制作工艺温度例如是在摄氏400-450度之间。
第二实施例
图2是依照本发明的一第二实施例的自行对准钴硅化物的接触窗制作工艺方法的制造步骤图。
请参照图2,于步骤200中,形成一接触窗开口,其深宽比可大于10,而成为深接触窗。而形成接触窗开口的步骤例如是在如硅基底等的半导体基底上先沉积一层介电层,再利用微影制作工艺于介电层中形成接触窗开口。
之后,于步骤202中,形成氮化硅间隙壁,其厚度例如是在100-200埃之间。然后,于步骤204中,沉积一层钴层,其厚度例如是在800-1000埃之间,以及其阶梯覆盖性约为5%,所以形成于接触窗开口底部的钴层厚度约在40-50埃之间。
接着,于步骤206中,形成一层电离金属等离子体钛层,其厚度例如是在200-300埃之间,且其具有优良的阶梯覆盖性约50%,所以形成于接触窗开口底部的钴层上的钛层厚度约在100-150埃之间。
然后,于步骤208中,形成一层化学气相沉积氮化钛层,其厚度例如是在100-200埃之间,且其阶梯覆盖性约70%,所以形成于接触窗开口底部的钛层上的氮化钛层厚度约在70-140埃之间。因此,上述的电离金属等离子体钛层与化学气相沉积氮化钛层将成为钴层的顶盖层。
接着,于步骤210中,进行快速热制作工艺,以使钴层与硅基底反应成为自行对准钴硅化物,其中于快速热制作工艺中所使用的制作工艺气体包括氮气。之后,于步骤212中,填入导体层,其中导体层例如是钨,而制作工艺温度例如是在摄氏400-450度之间。
接着,于步骤214中,进行化学机械研磨制作工艺(CMP),以去除接触窗开口以外的导体层、电离金属等离子体钛层、化学气相沉积氮化钛层以及钴层,其中化学机械研磨制作工艺例如是钨化学机械研磨制作工艺(W CMP)。
因此,本发明的特征包括:
1、本发明因为采用具备高阶梯覆盖性的电离金属等离子体制作工艺去形成钛层,并且利用化学气相沉积来形成氮化钛层,所以可制得深宽比大于10的自行对准钴硅化物接触窗,进而增进深接触窗的可靠度(reliability)。
2、本发明因为通过电离金属等离子体钛层/化学气相沉积氮化钛层的吸氧性,可防止易被氧化的钴层因为氧的存在而被消耗的情形。
3、本发明因为在钴层上具有电离金属等离子体钛层/化学气相沉积氮化钛层作为其顶盖层之用,因此可防止钴层在快速热制作工艺中与氮气(N2)接触而被消耗。
4、本发明因为在钴层与化学气相沉积氮化钛层之间具有一层氮化钛层相隔,因此可防止钴层被化学气相沉积氮化钛层中的杂质(impurity)污染。
5、本发明在形成接触窗开口后还包括于接触窗侧壁形成氮化硅间隙壁,因此在器件尺寸愈来愈小的发展下,能有效防止移动性离子在接触窗侧壁发生电荷遗漏的情形。
虽然本发明已以较佳实施例公开如上,然其并非用以限定本发明,任何熟悉此技术者,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视权利要求书所界定为准。
Claims (13)
1、一种自行对准钴硅化物的接触窗制作工艺方法,其特征在于:包括:
于一硅基底上形成一介电层;
于该介电层中形成一接触窗开口,并暴露出该硅基底;
于该接触窗开口侧壁形成一氮化硅间隙壁;
于该接触窗开口底部形成一钴层;
于该钴层上形成一电离金属等离子体钛层;
于该电离金属等离子体钛层上形成一化学气相沉积氮化钛层;
施行一第一快速热制作工艺,以使该钴层与该硅基底反应形成一自行对准钴硅化物;
进行一湿式蚀刻,以去除未反应的该钴层、该电离金属等离子体钛层与该化学气相沉积氮化钛层;
施行一第二快速热制作工艺;
于该接触窗开口中填入一导体层。
2、如权利要求1所述的自行对准钴硅化物的接触窗制作工艺方法,其特征在于:其中该第一快速热制作工艺的制作工艺温度在摄氏500-600度之间。
3、如权利要求1所述的自行对准钴硅化物的接触窗制作工艺方法,其特征在于:其中该第一快速热制作工艺的制作工艺气体包括氮气。
4、如权利要求1所述的自行对准钴硅化物的接触窗制作工艺方法,其特征在于:其中该第二快速热制作工艺的制作工艺温度在摄氏600-700度之间。
5、如权利要求1所述的自行对准钴硅化物的接触窗制作工艺方法,其特征在于:其中该电离金属等离子体钛层的阶梯覆盖性为50%。
6、如权利要求1所述的自行对准钴硅化物的接触窗制作工艺方法,其特征在于:其中该导体层包括钨。
7、如权利要求6所述的自行对准钴硅化物的接触窗制作工艺方法,其特征在于:其中于该接触窗开口中填入该导体层的制作工艺温度在摄氏400-450度之间。
8、一种自行对准钴硅化物的接触窗制作工艺方法,其特征在于:包括:
于一硅基底上形成一介电层;
于该介电层中形成一接触窗开口,其中该接触窗开口具有大于10的深宽比;
于该接触窗开口侧壁形成一氮化硅间隙壁;
于该接触窗开口底部形成一钴层;
于该钴层上形成一电离金属等离子体钛层;
于该电离金属等离子体钛层上形成一化学气相沉积氮化钛层;
施行一快速热制作工艺,以使该钴层与该硅基底反应形成一自行对准钴硅化物;
于该接触窗开口中填入一导体层;
进行一化学机械研磨制作工艺,以去除该接触窗开口以外的该导体层、该电离金属等离子体钛层、该化学气相沉积氮化钛层以及该钴层。
9、如权利要求8所述的自行对准钴硅化物的接触窗制作工艺方法,其特征在于:其中该快速热制作工艺的制作工艺气体包括氮气。
10、如权利要求8所述的自行对准钴硅化物的接触窗制作工艺方法,其特征在于:其中该电离金属等离子体钛层的阶梯覆盖性为50%。
11、如权利要求8所述的自行对准钴硅化物的接触窗制作工艺方法,其特征在于:其中该导体层包括钨。
12、如权利要求11所述的自行对准钴硅化物的接触窗制作工艺方法,其特征在于:其中该化学机械研磨制作工艺包括钨化学机械研磨制作工艺。
13、如权利要求11所述的自行对准钴硅化物的接触窗制作工艺方法,其特征在于:其中于该接触窗开口中填入该导体层的制作工艺温度在摄氏400-450度之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021297029A CN100337320C (zh) | 2002-08-13 | 2002-08-13 | 自行对准钴硅化物的接触窗制作工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB021297029A CN100337320C (zh) | 2002-08-13 | 2002-08-13 | 自行对准钴硅化物的接触窗制作工艺方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1476075A CN1476075A (zh) | 2004-02-18 |
CN100337320C true CN100337320C (zh) | 2007-09-12 |
Family
ID=34144268
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021297029A Expired - Fee Related CN100337320C (zh) | 2002-08-13 | 2002-08-13 | 自行对准钴硅化物的接触窗制作工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100337320C (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100378952C (zh) * | 2005-08-16 | 2008-04-02 | 力晶半导体股份有限公司 | 半导体元件及具有金属硅化物的导线的制造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1349255A (en) * | 1920-02-18 | 1920-08-10 | Bart Charles | Display-rack canopy |
US5874342A (en) * | 1997-07-09 | 1999-02-23 | Lsi Logic Corporation | Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media |
US5902129A (en) * | 1997-04-07 | 1999-05-11 | Lsi Logic Corporation | Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers |
CN1230769A (zh) * | 1998-03-30 | 1999-10-06 | 日本电气株式会社 | 半导体器件制造方法 |
US5970370A (en) * | 1998-12-08 | 1999-10-19 | Advanced Micro Devices | Manufacturing capping layer for the fabrication of cobalt salicide structures |
US6238986B1 (en) * | 1998-11-06 | 2001-05-29 | Advanced Micro Devices, Inc. | Formation of junctions by diffusion from a doped film at silicidation |
US6406998B1 (en) * | 1996-02-05 | 2002-06-18 | Micron Technology, Inc. | Formation of silicided contact by ion implantation |
-
2002
- 2002-08-13 CN CNB021297029A patent/CN100337320C/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US1349255A (en) * | 1920-02-18 | 1920-08-10 | Bart Charles | Display-rack canopy |
US6406998B1 (en) * | 1996-02-05 | 2002-06-18 | Micron Technology, Inc. | Formation of silicided contact by ion implantation |
US5902129A (en) * | 1997-04-07 | 1999-05-11 | Lsi Logic Corporation | Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers |
US5874342A (en) * | 1997-07-09 | 1999-02-23 | Lsi Logic Corporation | Process for forming MOS device in integrated circuit structure using cobalt silicide contacts as implantation media |
CN1230769A (zh) * | 1998-03-30 | 1999-10-06 | 日本电气株式会社 | 半导体器件制造方法 |
US6238986B1 (en) * | 1998-11-06 | 2001-05-29 | Advanced Micro Devices, Inc. | Formation of junctions by diffusion from a doped film at silicidation |
US5970370A (en) * | 1998-12-08 | 1999-10-19 | Advanced Micro Devices | Manufacturing capping layer for the fabrication of cobalt salicide structures |
Also Published As
Publication number | Publication date |
---|---|
CN1476075A (zh) | 2004-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1293622C (zh) | 半导体器件及其制造方法 | |
CN1783476A (zh) | 集成电路的内连线结构 | |
CN1773690A (zh) | 半导体结构及其制造方法 | |
CN1815711A (zh) | 内连线结构及其形成方法 | |
JP5143769B2 (ja) | 半導体装置およびその製造方法 | |
CN1707787A (zh) | 半导体装置 | |
CN1272846C (zh) | 在半导体装置中形成金属线的方法 | |
CN101064296A (zh) | 半导体装置及其制造方法 | |
CN1838408A (zh) | 半导体装置及形成辅助介层窗的方法 | |
CN1741264A (zh) | 制造半导体器件的方法 | |
CN1783477A (zh) | 半导体装置及其制造方法 | |
CN1466190A (zh) | 形成铜金属线的方法 | |
CN1577748A (zh) | 具有高介电常数介电层的栅极结构及其制作方法 | |
CN1941355A (zh) | 集成电路元件及其形成方法 | |
CN1917201A (zh) | 半导体装置及半导体装置中的开口结构 | |
CN1115725C (zh) | 形成多级互连结构的方法 | |
CN1230020A (zh) | 浅沟槽隔离方法 | |
CN100337320C (zh) | 自行对准钴硅化物的接触窗制作工艺方法 | |
CN1825561A (zh) | 半导体装置中形成金属线的方法 | |
CN1617322A (zh) | 在半导体装置中形成金属线的方法 | |
CN1897280A (zh) | 半导体结构及其形成方法 | |
KR101767538B1 (ko) | 진보된 배선들을 위한 유전체 캡핑 배리어로서의 금속-함유 필름들 | |
US8587128B2 (en) | Damascene structure | |
CN2741182Y (zh) | 半导体装置 | |
KR20210086945A (ko) | 나노구조체를 갖는 반도체 디바이스 구조체 및 이를 형성하기 위한 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070912 Termination date: 20190813 |