CN1838408A - 半导体装置及形成辅助介层窗的方法 - Google Patents

半导体装置及形成辅助介层窗的方法 Download PDF

Info

Publication number
CN1838408A
CN1838408A CNA2006100023526A CN200610002352A CN1838408A CN 1838408 A CN1838408 A CN 1838408A CN A2006100023526 A CNA2006100023526 A CN A2006100023526A CN 200610002352 A CN200610002352 A CN 200610002352A CN 1838408 A CN1838408 A CN 1838408A
Authority
CN
China
Prior art keywords
opening
dielectric layer
conducting material
assistant via
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100023526A
Other languages
English (en)
Other versions
CN100373612C (zh
Inventor
黄坤成
曾焕棋
游志成
刘冠妙
陈宗元
王齐阳
蔡亭林
黄思嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsoft Technology Licensing LLC
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1838408A publication Critical patent/CN1838408A/zh
Application granted granted Critical
Publication of CN100373612C publication Critical patent/CN100373612C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体装置及形成辅助介层窗的方法。一基底上形成有一介电层。一双镶嵌结构，嵌入于介电层中且填有一导电材料。一辅助介层窗结构，嵌入于介电层中且填有一非导电材料，其中辅助介层窗结构包括至少二个填有非导电材料的辅助介层窗，且分别邻近于双镶嵌结构的二侧。本发明所述半导体装置及形成辅助介层窗的方法，针对具有不同间距的许多介层洞建立一相似的环境，以降低介层洞邻近效应及增加制程容许度。

Description

半导体装置及形成辅助介层窗的方法
技术领域
本发明是有关于一种集成电路的内连线技术，特别是有关于一种双镶嵌结构及其形成方法。
背景技术
以图案化的半导体材料为基础的微电子集成电路(IC)是朝向装置的每单位体积具有高密度电路元件的方向发展。在运用单嵌入(single inlay)或是双镶嵌(dual damascene)制程的先进IC制造中，内连线材料已被导电率两倍于铝金属三倍于钨金属的铜金属所取代。传统先介层洞蚀刻(via-first)双镶嵌制程中沟槽图案化的方法是于介层洞中填入一有机底部抗反射层(BARC)，接着在介层插塞(via plug)上形成一光致抗蚀剂层并进行沟槽微影程序。就连接至下方金属的可靠度而言，先介层洞蚀刻双镶嵌制程被视为较理想的做法，但是其存在介层洞邻近效应(viaproximity effect)而造成不同关键图形尺寸(critical dimension，CD)的介层洞。
在半导体制造中，光学微影技术所能获得的解析度是受限于所熟知的“邻近效应”，其造成线宽变化、图案形状改变、形成闭合的接触孔或孔洞、以及形成缩短或圆化的线条图案。邻近效应经常引起介层洞在不同的间距有不同的关键图形尺寸而产生缺陷。举例而言，在相对较大的介层洞可观察到鸟嘴(bird’s beak)现象，而在相对较小的介层洞可观察到盲介层洞(blind via)的产生。减轻邻近效应一般最常用的技术便是使用光学邻近修正(optical proximity correction，OPC)，其利用罩幕图案上所附加的放大特征(enlarged feature)，以预期并修正该邻近效应。然而，光学邻近修正技术受限于附加形状的尺寸。对于介层洞邻近效应的补偿而言，使用光学邻近修正技术难以使不同间距的介层洞具有一致的关键图形尺寸(CD)。
因此，对于先介层洞蚀刻双镶嵌制程而言，需要一种无需运用光学邻近修正技术而减轻邻近效应的方法。然而，亦需一种新的方法能够增加介层洞图案化的制程容许度(process window)。
发明内容
有鉴于此，本发明的目的在于提供一种适用于内连线制程的辅助介层窗设计，其针对具有不同间距的许多介层洞建立一相似的环境，以降低介层洞邻近效应及增加制程容许度。
根据上述的目的，本发明提供一种半导体装置。一介电层位于一基底上。一双镶嵌结构嵌入于介电层中且填有一导电材料。一辅助介层窗结构嵌入于介电层中且填有一非导电材料，其中辅助介层窗结构包括至少二个填有非导电材料的辅助介层窗，且分别邻近于双镶嵌结构的二侧。
本发明所述的半导体装置，该辅助介层窗结构包括二个以上填有该非导电材料的辅助介层窗，且其围绕该双镶嵌结构。
本发明所述的半导体装置，该辅助介层窗填有一旋涂玻璃或一四乙基硅酸盐类介电材料。
本发明所述的半导体装置，该辅助介层窗结构填有一有机底部抗反射材料、一正型光致抗蚀剂、一负型光致抗蚀剂或一牺牲光吸收材料。
本发明所述的半导体装置，该双镶嵌结构包括一位于上方的沟槽部及一位于下方的介层洞部，且该等辅助介层窗侧向邻近于该位于下方的介层洞部。
本发明所述的半导体装置，更包括：一导电区，形成于该介电层下方且与该双镶嵌结构电性连接；以及一蚀刻终止层，形成于该介电层与该导电区之间，以隔开该等辅助介层窗与该导电区。
本发明还提供一种形成辅助介层窗的方法。在一半导体基底上形成一介电层。在介电层中形成至少一第一开口及至少二个第二开口，其中第二开口分别邻近第一开口的二侧。在第一开口及第二开口中填入一非导电材料。去除一部分围绕第一开口的介电层及一部分位于第一开口中的非导电材料，以在第一开口的上部形成一沟槽开口。去除位于第一开口下部中的非导电材料，以在沟槽开口下方形成一介层开口。在沟槽开口及介层开口中填入一导电材料。
本发明所述的形成辅助介层窗的方法，填入该第一开口及该等第二开口的非导电材料包括由旋涂法所形成的氧化物材料或是由等离子辅助化学气相沉积所形成的四乙基硅酸盐类介电材料。
本发明所述的形成辅助介层窗的方法，该非导电材料包括一有机底部抗反射材料、一正型光致抗蚀剂、一负型光致抗蚀剂或一牺牲光吸收材料。
本发明所述的形成辅助介层窗的方法，更包括：在形成该介电层之前，于该半导体基底上形成一导电区；在形成该介电层之前，于该导电区上形成一蚀刻终止层；以及在去除位于该第一开口下部中的该非导电材料之后，去除一部分的该蚀刻终止层，以露出一部分的该导电区，而使其与该导电材料电性连接。
本发明所述半导体装置及形成辅助介层窗的方法，针对具有不同间距的许多介层洞建立一相似的环境，以降低介层洞邻近效应及增加制程容许度。
附图说明
图1A是绘示出根据本发明实施例的辅助介层窗结构平面示意图；
图1B是绘示出沿图1A中1B-1B线的剖面示意图；
图2A至图2E是绘示出根据本发明实施例的通过先介层洞蚀刻双镶嵌制程来形成辅助介层窗的方法剖面示意图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
本发明是提供一种适用于内连线制程的辅助介层窗设计，其针对具有不同间距的许多介层洞建立一相似的环境，以降低介层洞邻近效应及增加制程容许度，因而克服上述现有技术中由光学邻近修正(OPC)技术所造成的问题。本领域技术人员可从轻易了解本实施例是使用于双镶嵌制程，较佳为先介层洞蚀刻双镶嵌制程，然而亦可使用于接触窗制程。
以下配合所附图式，对本发明实施例作详细说明，且尽可能于相同或类似的叙述中，在其对应的图式中使用相同的标号。在图式中，为求明确及方便起见，对于形状及厚度均较实际情形夸大。本叙述特别着重于本发明的元件或是装置的形成方法。此处可轻易了解到未特别绘示出或是说明的部件是本领域技术人员所能意会。
请参照图1A及图1B，图1A绘示出根据本发明实施例的适用于双镶嵌结构的辅助介层窗结构平面示意图，而图1B是绘示出沿图1A中1B-1B线的剖面示意图。双镶嵌结构10包括上方的沟槽部12及下方的介层洞部14，其嵌入于一金属层间介电(IMD)层18(例如，单一介电材料或是具有中间蚀刻终止层的双介电材料)且其中填有一导电材料36(例如，铜金属或是铜合金)。辅助介层窗结构包括至少二个辅助介层窗16，其填有一非导电材料(例如，旋涂玻璃(spin on glass，SOG)、氧化物、聚合物或光致抗蚀剂)，且嵌入于金属层间介电层18并侧向邻近于介层洞部14。在一实施例中，辅助介层窗结构具有二个辅助介层窗16，其分别位于介层洞部14的二侧。在一实施例中，辅助介层窗结构具有二个以上的辅助介层窗16，围绕每一介层洞部14，其中辅助介层窗16可作规则排列(例如，排成线或阵列)或是不规则排列。辅助介层窗16可与介层洞部14相隔一适当距离，其需被设计准则所容许。虽然本实施例的图示中，辅助介层窗16尺寸大约一致，然而具有不同尺寸及形状的辅助介层窗16亦具有本发明的优点。
图2A至图2E是绘示出根据本发明实施例的通过先介层洞蚀刻双镶嵌制程来形成辅助介层窗的方法剖面示意图。
在图2A中，提供一用于内连线制造的半导体基底20，其上具有一图案化的导电区22。半导体基底20包括一半导体集成电路制造所使用的基底，且其中或上方可具有集成电路。此处的“半导体基底”指包括半导体材料，例如具有或不具有外延层的硅基底、含有埋入绝缘层的绝缘层上覆硅(SOI)基底或是具有硅锗层的基底。此处的“集成电路”指具有许多单独的电路元件的电子电路，例如晶体管、二极管、电阻、电容、电感或其他主动或被动半导体装置。为了明确及方便起见，图式中省略该集成电路。导电区22是作为一部分的导电路径。导电区22的材料可包括：铝金属、铜合金、或是流动的(mobile)导电材料，但本发明并不限定于此。若有需要，可对已露出的导电区22表面进行平坦化处理，例如化学机械研磨。也可选择性地在导电区22上沉积一蚀刻终止层24，其可通过化学气相沉积(CVD)、等离子辅助化学气相沉积(PECVD)、物理气相沉积(PVD)及未来所发展出的沉积技术形成之，以作为终止特定蚀刻制程的一明确指标。蚀刻终止层24亦可减少或排除光致抗蚀剂残渣、改善介电材料的附着性、也可防止介电层剥离等问题。蚀刻终止层24的材料可包括：碳化硅(SiC)、氮化硅、氮氧化硅(SiON)、氧化硅或其组合，但本发明并不限定于此。
请参照图2A，在蚀刻终止层24上沉积一金属层间介电(IMD)层18，其厚度约在1000至30000埃()的范围，且可通过如旋涂法、化学气相沉积及未来所发展出的沉积技术形成之。金属层间介电层18的材质包括二氧化硅、掺杂碳的二氧化硅以及介电常数低于4.0(即，3.5或以下)的低介电常数材料。可使用的低介电材料非常多，举例而言，旋涂式(spin-on)无机介电材料、旋涂式有机介电材料、多孔性介电材料、有机聚合物或有机硅玻璃。可选择性地在金属层间介电层18上形成一抗反射(ARC)层26，以在后续进行微影步骤期间提供较大的制程容许度。抗反射层26可为有机或无机材料(例如SiO2或SiON)。通过典型的微影及非等向性蚀刻(例如，等离子蚀刻或是反应离子蚀刻)操作在金属层间介电层18中形成多个第一介层开口15a及第二介层开口15b，且该蚀刻操作终止于蚀刻终止层24。依照图1A所示的适用于双镶嵌结构的辅助介层窗结构，第一介层开口15a的位置对应于介层洞部14，而第二介层开口15b的位置对应于辅助介层窗16。
请参照图2B，在第一介层开口15a及第二介层开口15b中完全填入一填充材料17，以将非导电插塞嵌入于金属层间介电层18中。为了获得符合要求的平坦度，可进一步实施一回蚀制程，以平坦化填充材料17与抗反射层26的表面。非导电插塞是形成于第二介层开口15b中而作为辅助介层窗16，同时第一介层开口15a中的填充材料17将于后续图案化制程中被除去。填充材料17可为无机或有机材料，取决于填洞方法。在一实施例中，在第一介层开口15a及第二介层开口15b中填入旋涂玻璃(SOG)，如沉积液态的硅化合物并进行热处理而将硅化合物转为氧化硅。在一实施例中，通过等离子辅助化学气相沉积在第一介层开口15a及第二介层开口15b中填入四乙基硅酸盐(TEOS)类介电材料。在一实施例中，通过旋涂法及标准烘烤处理，在第一介层开口15a及第二介层开口15b中填入有机材料。有机材料包括：有机底部抗反射层(BARC)、正型或负型光致抗蚀剂材料及牺牲光吸收材料(sacrificial lightabsorbing material，SLAM)。
请参照图2C，在抗反射层26上形成具有沟槽开口图案29的光致抗蚀剂图案层28而覆盖辅助介层窗(填有填充材料17的第二介层开口15b)。请参照图2D，通过微影及蚀刻技术，去除露出的抗反射层26、金属层间介电层18及填充材料17，以在第一介层开口15a上部形成一沟槽开口30。在蚀刻金属层间介电层18期间，会消耗光致抗蚀剂图案层28以及抗反射层26并降低第一介层开口15a中填充材料17的高度。
最后，请参照图2E，可通过一湿式溶液去除第一介层开口15a下部所留下的填充材料17，以在沟槽开口30下方形成一介层开口32。进一步通过蚀刻制程去除介层开口32底部的蚀刻终止层24，而露出下方的导电区22。结合沟槽开口30及介层开口32而构成一双镶嵌开口34，其将会填入一导电材料而构成如图1B中所示的包括沟槽部12及介层洞部14的双镶嵌结构10。在本实施例中，可通过铜金属类的导电材料来形成双镶嵌结构。铜金属类的导电材料包括大体上纯元素的铜金属、含有无法除去杂质的铜金属、及含有其他少量金属元素的铜合金，例如钽、铟、锡、锌、锰、铬、钛、锗、锶、铂、镁、铝或锆。
因此，本发明可于先介层洞蚀刻双镶嵌制程中利用辅助介层窗结构减轻邻近效应而无需利用光学邻近修正(OPC)技术。此辅助介层窗结构可增加介层洞图案化的制程容许度。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
10：双镶嵌结构
12：沟槽部
14：介层洞部
15a：第一介层开口
15b：第二介层开口
16：辅助接触窗
17：填充材料
18：金属层间介电层
20：半导体基底
22：导电区
24：蚀刻终止层
26：抗反射层
28：光致抗蚀剂材料层
29：沟槽开口图案
30：沟槽开口
32：介层开口
34：双镶嵌开口
36：导电材料

Claims (10)

1.一种半导体装置，其特征在于，所述半导体装置包括：
一介电层，位于一基底上；
一双镶嵌结构，嵌入于该介电层中且填有一导电材料；以及
一辅助介层窗结构，嵌入于该介电层中且填有一非导电材料，其中该辅助介层窗结构包括至少二个填有该非导电材料的辅助介层窗，且分别邻近于该双镶嵌结构的二侧。
2.根据权利要求1所述的半导体装置，其特征在于，该辅助介层窗结构包括二个以上填有该非导电材料的辅助介层窗，且其围绕该双镶嵌结构。
3.根据权利要求1所述的半导体装置，其特征在于，该辅助介层窗填有一旋涂玻璃或一四乙基硅酸盐类介电材料。
4.根据权利要求1所述的半导体装置，其特征在于，该辅助介层窗结构填有一有机底部抗反射材料、一正型光致抗蚀剂、一负型光致抗蚀剂或一牺牲光吸收材料。
5.根据权利要求1所述的半导体装置，其特征在于，该双镶嵌结构包括一位于上方的沟槽部及一位于下方的介层洞部，且该辅助介层窗侧向邻近于该位于下方的介层洞部。
6.根据权利要求1所述的半导体装置，其特征在于，更包括：
一导电区，形成于该介电层下方且与该双镶嵌结构电性连接；以及
一蚀刻终止层，形成于该介电层与该导电区之间，以隔开该辅助介层窗与该导电区。
7.一种形成辅助介层窗的方法，其特征在于，所述形成辅助介层窗的方法包括：
在一半导体基底上形成一介电层；
在该介电层中形成至少一第一开口及至少二个第二开口，其中该第二开口分别邻近该第一开口的二侧；
在该第一开口及该第二开口中填入一非导电材料；
去除一部分围绕该第一开口的介电层及一部分位于该第一开口中的该非导电材料，以在该第一开口的上部形成一沟槽开口；
去除位于该第一开口下部中的该非导电材料，以在该沟槽开口下方形成一介层开口；以及
在该沟槽开口及该介层开口中填入一导电材料。
8.根据权利要求7所述的形成辅助介层窗的方法，其特征在于，填入该第一开口及该第二开口的非导电材料包括由旋涂法所形成的氧化物材料或是由等离子辅助化学气相沉积所形成的四乙基硅酸盐类介电材料。
9.根据权利要求7所述的形成辅助介层窗的方法，其特征在于，该非导电材料包括一有机底部抗反射材料、一正型光致抗蚀剂、一负型光致抗蚀剂或一牺牲光吸收材料。
10.根据权利要求7所述的形成辅助介层窗的方法，其特征在于，更包括：
在形成该介电层之前，于该半导体基底上形成一导电区；
在形成该介电层之前，于该导电区上形成一蚀刻终止层；以及
在去除位于该第一开口下部中的该非导电材料之后，去除一部分的该蚀刻终止层，以露出一部分的该导电区，而使其与该导电材料电性连接。
CNB2006100023526A 2005-03-24 2006-01-26 半导体装置及形成辅助介层窗的方法 Active CN100373612C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/087,863 US7545045B2 (en) 2005-03-24 2005-03-24 Dummy via for reducing proximity effect and method of using the same
US11/087,863 2005-03-24

Publications (2)

Publication Number Publication Date
CN1838408A true CN1838408A (zh) 2006-09-27
CN100373612C CN100373612C (zh) 2008-03-05

Family

ID=37015726

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100023526A Active CN100373612C (zh) 2005-03-24 2006-01-26 半导体装置及形成辅助介层窗的方法

Country Status (3)

Country Link
US (1) US7545045B2 (zh)
CN (1) CN100373612C (zh)
TW (1) TWI270130B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365392A (zh) * 2009-03-24 2012-02-29 东京毅力科创株式会社 等离子体蚀刻方法
CN103094199A (zh) * 2011-11-02 2013-05-08 中芯国际集成电路制造(上海)有限公司 金属互连结构的制造方法
US20220181204A1 (en) * 2020-12-03 2022-06-09 Applied Materials, Inc. Reverse selective etch stop layer

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7767570B2 (en) * 2006-03-22 2010-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy vias for damascene process
KR100835423B1 (ko) * 2006-08-29 2008-06-04 동부일렉트로닉스 주식회사 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
US8384224B2 (en) * 2008-08-08 2013-02-26 International Business Machines Corporation Through wafer vias and method of making same
US8035198B2 (en) * 2008-08-08 2011-10-11 International Business Machines Corporation Through wafer via and method of making same
US8138036B2 (en) * 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
US8299566B2 (en) 2008-08-08 2012-10-30 International Business Machines Corporation Through wafer vias and method of making same
US9142665B2 (en) 2010-12-10 2015-09-22 Infineon Technologies Austria Ag Semiconductor component with a semiconductor via
US9396997B2 (en) * 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
US8796855B2 (en) 2012-01-13 2014-08-05 Freescale Semiconductor, Inc. Semiconductor devices with nonconductive vias
US8739078B2 (en) * 2012-01-18 2014-05-27 International Business Machines Corporation Near-neighbor trimming of dummy fill shapes with built-in optical proximity corrections for semiconductor applications
US8810048B2 (en) * 2012-09-19 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC and 3D CIS structure
KR102324826B1 (ko) 2015-04-02 2021-11-11 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
US9859156B2 (en) * 2015-12-30 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure with sidewall dielectric protection layer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984581B2 (en) * 2000-12-21 2006-01-10 Intel Corporation Structural reinforcement of highly porous low k dielectric films by ILD posts
US6660619B1 (en) * 2001-01-31 2003-12-09 Advanced Micro Devices, Inc. Dual damascene metal interconnect structure with dielectric studs
US6808974B2 (en) * 2001-05-15 2004-10-26 International Business Machines Corporation CMOS structure with maximized polysilicon gate activation and a method for selectively maximizing doping activation in gate, extension, and source/drain regions
US20030213617A1 (en) * 2002-05-20 2003-11-20 Subramanian Karthikeyan Method and structure of a reducing intra-level and inter-level capacitance of a semiconductor device
US20030170978A1 (en) * 2002-03-05 2003-09-11 Shyh-Dar Lee Method of fabricating a dual damascene structure on a semiconductor substrate
JP2004253659A (ja) * 2003-02-20 2004-09-09 Renesas Technology Corp 半導体装置の製造方法
US20040266184A1 (en) * 2003-06-30 2004-12-30 Ramachandrarao Vijayakumar S Post-deposition modification of interlayer dielectrics
JP2005064226A (ja) * 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
US7101798B2 (en) * 2003-11-17 2006-09-05 Intel Corporation Method to modulate etch rate in SLAM
US7223684B2 (en) * 2004-07-14 2007-05-29 International Business Machines Corporation Dual damascene wiring and method
US7507521B2 (en) * 2004-08-09 2009-03-24 Intel Corporation Silicon based optically degraded arc for lithographic patterning

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102365392A (zh) * 2009-03-24 2012-02-29 东京毅力科创株式会社 等离子体蚀刻方法
CN103094199A (zh) * 2011-11-02 2013-05-08 中芯国际集成电路制造(上海)有限公司 金属互连结构的制造方法
CN103094199B (zh) * 2011-11-02 2015-02-18 中芯国际集成电路制造(上海)有限公司 金属互连结构的制造方法
US20220181204A1 (en) * 2020-12-03 2022-06-09 Applied Materials, Inc. Reverse selective etch stop layer
US11955382B2 (en) * 2020-12-03 2024-04-09 Applied Materials, Inc. Reverse selective etch stop layer

Also Published As

Publication number Publication date
TWI270130B (en) 2007-01-01
US20060214298A1 (en) 2006-09-28
CN100373612C (zh) 2008-03-05
TW200634916A (en) 2006-10-01
US7545045B2 (en) 2009-06-09

Similar Documents

Publication Publication Date Title
CN100373612C (zh) 半导体装置及形成辅助介层窗的方法
US8450212B2 (en) Method of reducing critical dimension process bias differences between narrow and wide damascene wires
CN1145209C (zh) 半导体器件的形成方法
EP1538665B1 (en) Method of forming a dual damascene metal interconnection
CN1835206A (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
US6309801B1 (en) Method of manufacturing an electronic device comprising two layers of organic-containing material
CN1828845A (zh) 镶嵌结构与其形成方法
CN1831643A (zh) 改善双镶嵌蚀刻轮廓的方法
CN1959976A (zh) 后端金属化结构及其制造方法
TW201810591A (zh) 半導體裝置與其形成方法
CN1822329A (zh) 半导体装置及其制造方法
CN1949502A (zh) 半导体装置及集成电路装置
CN1324677C (zh) 改善蚀刻中止层与金属导线间的粘着性的工艺与结构
US20160099171A1 (en) Dimension-controlled via formation processing
CN1516264A (zh) 在半导体装置中形成金属线的方法
CN100561706C (zh) 双镶嵌结构的形成方法
CN101055421A (zh) 双镶嵌结构的形成方法
US6573147B2 (en) Method of forming a semiconductor device having contact using crack-protecting layer
CN1238892C (zh) 双重镶嵌结构的制造方法
CN1467821A (zh) 半导体器件的制造方法和半导体器件
US20220108921A1 (en) Self-aligned supervia and metal direct etching process to manufacture self-aligned supervia
CN1949473A (zh) 用于形成半导体器件接触孔的方法
CN1277303C (zh) 可简化工艺的双镶嵌工艺
CN103107125A (zh) 半导体器件及其形成方法
CN1790662A (zh) 插栓的形成方法与双镶嵌结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210111

Address after: Washington State

Patentee after: MICROSOFT TECHNOLOGY LICENSING, LLC

Address before: No.8, Lixing 6th Road, Xinzhu City, Xinzhu Science Industrial Park, Taiwan, China

Patentee before: Taiwan Semiconductor Manufacturing Co.,Ltd.