JP3176857B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3176857B2 JP3176857B2 JP32421896A JP32421896A JP3176857B2 JP 3176857 B2 JP3176857 B2 JP 3176857B2 JP 32421896 A JP32421896 A JP 32421896A JP 32421896 A JP32421896 A JP 32421896A JP 3176857 B2 JP3176857 B2 JP 3176857B2
- Authority
- JP
- Japan
- Prior art keywords
- fluorine
- gas
- film
- connection hole
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に半導体基板の層間絶縁膜に穿孔された
電極用の接続孔にタングステンなどの金属膜を埋設する
半導体装置の製造方法に関する。
方法に係り、特に半導体基板の層間絶縁膜に穿孔された
電極用の接続孔にタングステンなどの金属膜を埋設する
半導体装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置は、集積度の向上に伴い回路
線幅が益々微細化している。このため、電極コンタクト
・ホール、即ち電極接続孔も小径化し、配線層の充分な
カバレイジを得るためにタングステンが電極接続孔に埋
設される。
線幅が益々微細化している。このため、電極コンタクト
・ホール、即ち電極接続孔も小径化し、配線層の充分な
カバレイジを得るためにタングステンが電極接続孔に埋
設される。
【０００３】このタングステンの埋設は一般に以下のよ
うに行われる。即ち、半導体基板の層間絶縁膜に電極接
続孔をドライエッチングによって形成して、その後にバ
リアメタル膜としてチタン膜及びチタン化合物膜をスパ
ッタリングで成膜し、更にＣＶＤ法によって半導体基板
の全面にタングステン膜を成膜して電極接続孔にタング
ステン膜を埋込み、その後に電極接続孔以外の領域のタ
ングステン膜をドライエッチングによって除去する。こ
のタングステン膜のドライエッチングは、フッ素を含む
反応ガスが使用される。しかしながら、このフッ素を含
む反応ガスによるドライエッチングの終了付近には、露
出したバリアメタル膜もフッ素を含む反応ガスに晒され
るため、バリアメタル膜表面にフッ素が残留する。同様
に、電極接続孔に埋設されたタングステン膜表面にフッ
素が残留する。
うに行われる。即ち、半導体基板の層間絶縁膜に電極接
続孔をドライエッチングによって形成して、その後にバ
リアメタル膜としてチタン膜及びチタン化合物膜をスパ
ッタリングで成膜し、更にＣＶＤ法によって半導体基板
の全面にタングステン膜を成膜して電極接続孔にタング
ステン膜を埋込み、その後に電極接続孔以外の領域のタ
ングステン膜をドライエッチングによって除去する。こ
のタングステン膜のドライエッチングは、フッ素を含む
反応ガスが使用される。しかしながら、このフッ素を含
む反応ガスによるドライエッチングの終了付近には、露
出したバリアメタル膜もフッ素を含む反応ガスに晒され
るため、バリアメタル膜表面にフッ素が残留する。同様
に、電極接続孔に埋設されたタングステン膜表面にフッ
素が残留する。
【０００４】このようなフッ素の残留は、半導体装置の
歩留まり及び信頼性を低下させるので、タングステン膜
のドライエッチング処理後に、半導体基板を水洗処理ま
たは加熱処理して残留フッ素を除去している。
歩留まり及び信頼性を低下させるので、タングステン膜
のドライエッチング処理後に、半導体基板を水洗処理ま
たは加熱処理して残留フッ素を除去している。
【０００５】
【発明が解決しようとする課題】ところが、上述した従
来の半導体装置の製造方法における水洗処理や加熱処理
は、フッ素を必ずしも充分には除去することができない
と共に、その除去処理に長時間を要するといった問題が
ある。そこで、本発明の目的は、バリアメタル膜の表面
などに残留したフッ素を充分にかつ短時間で除去するこ
とができる半導体装置の製造方法を提供することであ
る。
来の半導体装置の製造方法における水洗処理や加熱処理
は、フッ素を必ずしも充分には除去することができない
と共に、その除去処理に長時間を要するといった問題が
ある。そこで、本発明の目的は、バリアメタル膜の表面
などに残留したフッ素を充分にかつ短時間で除去するこ
とができる半導体装置の製造方法を提供することであ
る。
【０００６】
【課題を解決するための手段】この目的を達成するため
に請求項１に記載された発明は、半導体基板の層間絶縁
膜に電極用の接続孔を穿孔する工程と、上記電極用の接
続孔と上記層間絶縁膜との上にバリヤメタル膜を形成す
る工程と、上記電極用の接続孔を埋めるように上記電極
用の接続孔及び上記バリヤメタル膜の上に金属膜を形成
する工程と、少なくともフッ素原子を含む反応ガスを用
いたドライエッチングによって上記電極用の接続孔以外
の領域の上記金属膜を除去する工程とを具備する半導体
装置の製造方法において、上記ドライエッチング工程の
後に、水素原子を含むガスの雰囲気において上記半導体
基板を加熱処理して、上記バリヤメタル膜及び上記金属
膜の表面に付着して残留したフッ素を水素原子と結合さ
せて除去する工程を具備することを特徴とするものであ
る。水素原子を含むガスの雰囲気において半導体基板を
加熱処理すると、半導体基板表面に付着して残留したフ
ッ素が水素に結合し、ＨＦとなって放出されるため、残
留フッ素を充分にかつ短時間で除去することができる。
に請求項１に記載された発明は、半導体基板の層間絶縁
膜に電極用の接続孔を穿孔する工程と、上記電極用の接
続孔と上記層間絶縁膜との上にバリヤメタル膜を形成す
る工程と、上記電極用の接続孔を埋めるように上記電極
用の接続孔及び上記バリヤメタル膜の上に金属膜を形成
する工程と、少なくともフッ素原子を含む反応ガスを用
いたドライエッチングによって上記電極用の接続孔以外
の領域の上記金属膜を除去する工程とを具備する半導体
装置の製造方法において、上記ドライエッチング工程の
後に、水素原子を含むガスの雰囲気において上記半導体
基板を加熱処理して、上記バリヤメタル膜及び上記金属
膜の表面に付着して残留したフッ素を水素原子と結合さ
せて除去する工程を具備することを特徴とするものであ
る。水素原子を含むガスの雰囲気において半導体基板を
加熱処理すると、半導体基板表面に付着して残留したフ
ッ素が水素に結合し、ＨＦとなって放出されるため、残
留フッ素を充分にかつ短時間で除去することができる。
【０００７】請求項２に記載された発明は、請求項１に
記載の半導体装置の製造方法において、上記加熱処理は
約５０℃以上の温度で行われることを特徴とするもので
ある。加熱温度が約５０℃以上であるとＨＦの放出が急
激に増加するため、残留フッ素の除去を極めて短時間で
行うことができる。
記載の半導体装置の製造方法において、上記加熱処理は
約５０℃以上の温度で行われることを特徴とするもので
ある。加熱温度が約５０℃以上であるとＨＦの放出が急
激に増加するため、残留フッ素の除去を極めて短時間で
行うことができる。
【０００８】請求項３に記載された発明は、請求項２に
記載の半導体装置の製造方法において、上記水素原子を
含むガスはＨ２ＯガスとＨ２ガスとの少なくとも一方で
あることを特徴とするものである。
記載の半導体装置の製造方法において、上記水素原子を
含むガスはＨ２ＯガスとＨ２ガスとの少なくとも一方で
あることを特徴とするものである。
【０００９】水素原子を含むガスとしては、Ｈ２Ｏガス
のみ、Ｈ２ガスのみ、またはＨ２ＯガスとＨ２ガスとの
混合ガスを使用することが好ましい。
のみ、Ｈ２ガスのみ、またはＨ２ＯガスとＨ２ガスとの
混合ガスを使用することが好ましい。
【００１０】請求項４に記載された発明は、請求項２に
記載の半導体装置の製造方法において、上記水素原子を
含むガスはプラズマで活性化されていることを特徴とす
るものである。
記載の半導体装置の製造方法において、上記水素原子を
含むガスはプラズマで活性化されていることを特徴とす
るものである。
【００１１】水素原子を含むガスの活性化によって、残
留フッ素と水素との結合が加速され、残留フッ素の除去
時間を一層短縮することができる。
留フッ素と水素との結合が加速され、残留フッ素の除去
時間を一層短縮することができる。
【００１２】請求項５に記載された発明は、請求項２に
記載の半導体装置の製造方法において、上記ドライエッ
チング工程と上記フッ素除去工程は、同一の処理容器内
で行われることを特徴とするものである。
記載の半導体装置の製造方法において、上記ドライエッ
チング工程と上記フッ素除去工程は、同一の処理容器内
で行われることを特徴とするものである。
【００１３】ドライエッチング工程とフッ素除去工程と
を同一の処理容器内で行うことによって、半導体装置の
製造システムの構成が単純化される。
を同一の処理容器内で行うことによって、半導体装置の
製造システムの構成が単純化される。
【００１４】請求項６に記載された発明は、請求項２に
記載の半導体装置の製造方法において、上記ドライエッ
チング工程と上記フッ素除去工程は、異なった処理容器
内で夫々行われることを特徴とするものである。ドライ
エッチング工程とフッ素除去工程とを別の処理容器内で
行うことによって、ドライエッチング工程の終了後に半
導体基板を他方の処理容器に移し、直ちフッ素除去工程
を実施することができる。
記載の半導体装置の製造方法において、上記ドライエッ
チング工程と上記フッ素除去工程は、異なった処理容器
内で夫々行われることを特徴とするものである。ドライ
エッチング工程とフッ素除去工程とを別の処理容器内で
行うことによって、ドライエッチング工程の終了後に半
導体基板を他方の処理容器に移し、直ちフッ素除去工程
を実施することができる。
【００１５】
【発明の実施の形態】以下に本発明による半導体装置の
製造方法の実施例を図１乃至図９を参照して説明する。
図１は、本発明による半導体装置の製造方法の第１の実
施例を実施するために適した放電分離型ケミカルドライ
エッチング装置を示したものである。真空容器１のエッ
チング室２内には被処理物Ｗを載置する載置台３が設置
されている。この載置台３は温度調節機構を有し、載置
された被処理物Ｗの加熱温度を制御可能である。真空容
器１の上壁にはガス導入管４が連通し、このガス導入管
４には放電管５が接続されている。この放電管５にはそ
のガス導入口６から反応ガスが導入される。この反応ガ
スは、フッ素原子を含むガスが使用され、例えば、ＣＦ
４やＣ２Ｆ６などのフッ素系のガスと酸素ガスとを混合
した混合ガスや、フッ素系のガスと酸素ガスと塩素を含
むガスとを混合した混合ガスなどを使用することができ
る。
製造方法の実施例を図１乃至図９を参照して説明する。
図１は、本発明による半導体装置の製造方法の第１の実
施例を実施するために適した放電分離型ケミカルドライ
エッチング装置を示したものである。真空容器１のエッ
チング室２内には被処理物Ｗを載置する載置台３が設置
されている。この載置台３は温度調節機構を有し、載置
された被処理物Ｗの加熱温度を制御可能である。真空容
器１の上壁にはガス導入管４が連通し、このガス導入管
４には放電管５が接続されている。この放電管５にはそ
のガス導入口６から反応ガスが導入される。この反応ガ
スは、フッ素原子を含むガスが使用され、例えば、ＣＦ
４やＣ２Ｆ６などのフッ素系のガスと酸素ガスとを混合
した混合ガスや、フッ素系のガスと酸素ガスと塩素を含
むガスとを混合した混合ガスなどを使用することができ
る。
【００１６】放電管５にはマイクロ波導波管７が接続さ
れ、このマイクロ波導波管７は放電管５にマイクロ波を
印加して、放電管５内にプラズマを発生させる。真空容
器１の下壁には排気管８が接続され、真空容器１の上壁
には赤外線ランプヒータ９が設置されている。なお、真
空容器１の上壁の一部は、赤外線ランプヒータ９からの
赤外線が透過可能であるように石英板によって構成され
ている。
れ、このマイクロ波導波管７は放電管５にマイクロ波を
印加して、放電管５内にプラズマを発生させる。真空容
器１の下壁には排気管８が接続され、真空容器１の上壁
には赤外線ランプヒータ９が設置されている。なお、真
空容器１の上壁の一部は、赤外線ランプヒータ９からの
赤外線が透過可能であるように石英板によって構成され
ている。
【００１７】次に、載置台３に載置された被処理物Ｗの
構造について説明する。被処理物Ｗは、図２に示したよ
うにシリコン基板１０と、この上に積層されたシリコン
酸化膜からなる層間絶縁膜１１と、この層間絶縁膜１１
に穿孔された電極接続孔１２内及び層間絶縁膜１１の表
面に形成されたバリヤメタル膜として機能するチタン膜
１３及び窒化チタン膜１４と、電極接続孔１２を埋める
ようにシリコン基板全面に積層されたタングステン膜１
５とから構成される。このタングステン膜１５はタング
ステン合金膜やその他の金属膜を使用することもでき
る。
構造について説明する。被処理物Ｗは、図２に示したよ
うにシリコン基板１０と、この上に積層されたシリコン
酸化膜からなる層間絶縁膜１１と、この層間絶縁膜１１
に穿孔された電極接続孔１２内及び層間絶縁膜１１の表
面に形成されたバリヤメタル膜として機能するチタン膜
１３及び窒化チタン膜１４と、電極接続孔１２を埋める
ようにシリコン基板全面に積層されたタングステン膜１
５とから構成される。このタングステン膜１５はタング
ステン合金膜やその他の金属膜を使用することもでき
る。
【００１８】なお、電極接続孔１２は、層間絶縁膜１１
にレジストを塗布しそれをパターニングした後に、ドラ
イエッチングを行うことによって穿孔される。また、チ
タン膜１３及び窒化チタン膜１４はスパッタリングによ
って成膜され、タングステン膜１５はＣＶＤ（化学気相
成長）法によって成膜される。
にレジストを塗布しそれをパターニングした後に、ドラ
イエッチングを行うことによって穿孔される。また、チ
タン膜１３及び窒化チタン膜１４はスパッタリングによ
って成膜され、タングステン膜１５はＣＶＤ（化学気相
成長）法によって成膜される。
【００１９】放電管５には、ガス導入口６からフッ素原
子を含む反応ガスが導入されると共に、マイクロ波導波
管７からマイクロ波が印加されてプラズマが発生する。
放電管５に導入された反応ガスは、プラズマによって活
性化されてエッチング室２に流入し、載置台３に載置さ
れた被処理物Ｗのタングステン膜１５をエッチングし
て、排気管８から排出される。この被処理物Ｗのタング
ステン膜１５のエッチング処理は、電極接続孔１２以外
の領域のタングステン膜１５を全て除去する、即ち電極
接続孔１２に埋設されたタングステン膜１５を残し窒化
チタン膜１４の表面に積層されたタングステン膜１５を
全て除去するように、行われる。こうして、図３に示し
たように電極接続孔１２にはタングステン膜１５が埋設
された状態で窒化チタン膜１４の表面が完全に露出す
る。
子を含む反応ガスが導入されると共に、マイクロ波導波
管７からマイクロ波が印加されてプラズマが発生する。
放電管５に導入された反応ガスは、プラズマによって活
性化されてエッチング室２に流入し、載置台３に載置さ
れた被処理物Ｗのタングステン膜１５をエッチングし
て、排気管８から排出される。この被処理物Ｗのタング
ステン膜１５のエッチング処理は、電極接続孔１２以外
の領域のタングステン膜１５を全て除去する、即ち電極
接続孔１２に埋設されたタングステン膜１５を残し窒化
チタン膜１４の表面に積層されたタングステン膜１５を
全て除去するように、行われる。こうして、図３に示し
たように電極接続孔１２にはタングステン膜１５が埋設
された状態で窒化チタン膜１４の表面が完全に露出す
る。
【００２０】このエッチング中に露出した窒化チタン膜
１４の表面及び電極接続孔１２に埋設されたタングステ
ン膜１５の表面は、フッ素原子を含む反応ガスが接触す
るため、エッチング処理の終了時に反応ガス中のフッ素
が残留する。この残留フッ素は前述のように半導体装置
の歩留まり及び信頼性を低下させるので、窒化チタン膜
１４の表面及び埋設されたタングステン膜１５の表面か
ら除去しなければならない。
１４の表面及び電極接続孔１２に埋設されたタングステ
ン膜１５の表面は、フッ素原子を含む反応ガスが接触す
るため、エッチング処理の終了時に反応ガス中のフッ素
が残留する。この残留フッ素は前述のように半導体装置
の歩留まり及び信頼性を低下させるので、窒化チタン膜
１４の表面及び埋設されたタングステン膜１５の表面か
ら除去しなければならない。
【００２１】そこで、タングステン膜のエッチング処理
の終了後に、残留フッ素の除去処理を以下のように行
う。即ち、上記の反応ガスの代りにＨ２Ｏガス（水蒸
気）をガス導入口６からエッチング室２に導入すると共
に、赤外線ランプヒータ９を点灯して被処理物Ｗを約５
０℃以上、好ましくは約２５０℃〜３００℃前後に加熱
する。この時にはマイクロ波導波管７からマイクロ波の
印加は行わない。
の終了後に、残留フッ素の除去処理を以下のように行
う。即ち、上記の反応ガスの代りにＨ２Ｏガス（水蒸
気）をガス導入口６からエッチング室２に導入すると共
に、赤外線ランプヒータ９を点灯して被処理物Ｗを約５
０℃以上、好ましくは約２５０℃〜３００℃前後に加熱
する。この時にはマイクロ波導波管７からマイクロ波の
印加は行わない。
【００２２】Ｈ２Ｏガスの雰囲気中で被処理物Ｗを加熱
することによって、窒化チタン膜１４の表面及び埋設さ
れたタングステン膜１５の表面に残留していたフッ素
は、雰囲気ガス中の水素に結合し、ＨＦとなって放出さ
れる。従って、残留フッ素を窒化チタン膜１４の表面及
びタングステン膜１５の表面から充分にかつ短時間で除
去することができる。
することによって、窒化チタン膜１４の表面及び埋設さ
れたタングステン膜１５の表面に残留していたフッ素
は、雰囲気ガス中の水素に結合し、ＨＦとなって放出さ
れる。従って、残留フッ素を窒化チタン膜１４の表面及
びタングステン膜１５の表面から充分にかつ短時間で除
去することができる。
【００２３】被処理物Ｗを約５０℃以上に加熱した理由
は、以下の通りである。即ち、図４は被処理物Ｗを水素
含有ガスの雰囲気内で加熱処理した時の加熱温度と、質
量分析法によって解析した雰囲気内のＨＦの量との関係
を示したグラフである。このグラフから分かるように、
ＨＦの放出量は温度が約５０℃以上になると急激に上昇
する。従って、被処理物Ｗを約５０℃以上、好ましくは
約２５０℃〜約３６０℃に加熱することによって、残留
フッ素を極めて短時間で除去することができる。なお、
載置台３は前述のように温度調節機構を有するので、被
処理物Ｗの加熱温度を調節する必要がある場合には、こ
の載置台３の温度調節機構を使用することができる。
は、以下の通りである。即ち、図４は被処理物Ｗを水素
含有ガスの雰囲気内で加熱処理した時の加熱温度と、質
量分析法によって解析した雰囲気内のＨＦの量との関係
を示したグラフである。このグラフから分かるように、
ＨＦの放出量は温度が約５０℃以上になると急激に上昇
する。従って、被処理物Ｗを約５０℃以上、好ましくは
約２５０℃〜約３６０℃に加熱することによって、残留
フッ素を極めて短時間で除去することができる。なお、
載置台３は前述のように温度調節機構を有するので、被
処理物Ｗの加熱温度を調節する必要がある場合には、こ
の載置台３の温度調節機構を使用することができる。
【００２４】次に、本発明の第２の実施例を説明する。
タングステン膜１５のエッチング処理の工程までは、第
１の実施例と同一である。図１において、タングステン
膜１５のエッチング処理の終了後に、水蒸気、即ちＨ２
Ｏガスがガス導入口６から放電管５に導入されると共
に、マイクロ波がマイクロ波導波管７から放電管５に印
加されてプラズマが発生する。このプラズマによって、
Ｈ２Ｏガスは活性化されてエッチング室２に流入する。
エッチング室２内の被処理物Ｗは赤外線ランプヒータ９
によって約５０°以上に加熱される。このように、活性
化されたＨ２Ｏガスの雰囲気中で被処理物Ｗを約５０°
以上に加熱することによって、残留フッ素は雰囲気ガス
の水素に急速に結合しＨＦとなって放出されるため、残
留フッ素は第１の実施例の場合よりももっと迅速に除去
される。
タングステン膜１５のエッチング処理の工程までは、第
１の実施例と同一である。図１において、タングステン
膜１５のエッチング処理の終了後に、水蒸気、即ちＨ２
Ｏガスがガス導入口６から放電管５に導入されると共
に、マイクロ波がマイクロ波導波管７から放電管５に印
加されてプラズマが発生する。このプラズマによって、
Ｈ２Ｏガスは活性化されてエッチング室２に流入する。
エッチング室２内の被処理物Ｗは赤外線ランプヒータ９
によって約５０°以上に加熱される。このように、活性
化されたＨ２Ｏガスの雰囲気中で被処理物Ｗを約５０°
以上に加熱することによって、残留フッ素は雰囲気ガス
の水素に急速に結合しＨＦとなって放出されるため、残
留フッ素は第１の実施例の場合よりももっと迅速に除去
される。
【００２５】次に、第１及び第２の実施例による残留フ
ッ素の除去効果を、フッ素除去を行わなかった場合及び
従来の水洗処理や加熱処理の場合と対比して説明する。
図５は被処理物ＷをＨ２Ｏガスの雰囲気内で加熱して、
残留フッ素を除去した第１の実施例の場合の実験結果を
示したグラフであり、この実験は被処理物Ｗの加熱温度
が３００［℃］で、Ｈ２Ｏが２００［ｓｃｃｍ］で、加
熱時間が３００［ｓｅｃ］であった。
ッ素の除去効果を、フッ素除去を行わなかった場合及び
従来の水洗処理や加熱処理の場合と対比して説明する。
図５は被処理物ＷをＨ２Ｏガスの雰囲気内で加熱して、
残留フッ素を除去した第１の実施例の場合の実験結果を
示したグラフであり、この実験は被処理物Ｗの加熱温度
が３００［℃］で、Ｈ２Ｏが２００［ｓｃｃｍ］で、加
熱時間が３００［ｓｅｃ］であった。
【００２６】また、図６はＨ２Ｏガスをプラズマで活性
化し、この活性化されたＨ２Ｏガスの雰囲気内で被処理
物Ｗを加熱して、残留フッ素を除去した第２の実施例の
場合の実験結果を示したグラフであり、この実験は被処
理物Ｗの加熱温度が３００［℃］で、Ｈ２Ｏが２００
［ｓｃｃｍ］で、加熱時間が３００［ｓｅｃ］で、マイ
クロ波放電電力が７００［Ｗ］であった。
化し、この活性化されたＨ２Ｏガスの雰囲気内で被処理
物Ｗを加熱して、残留フッ素を除去した第２の実施例の
場合の実験結果を示したグラフであり、この実験は被処
理物Ｗの加熱温度が３００［℃］で、Ｈ２Ｏが２００
［ｓｃｃｍ］で、加熱時間が３００［ｓｅｃ］で、マイ
クロ波放電電力が７００［Ｗ］であった。
【００２７】図７はタングステン膜１５のエッチング処
理を行っただけで、その後の残留フッ素の除去処理を全
く行わなかった場合のグラフであり、図８は従来のフッ
素除去方法である水洗処理を行った場合のグラフであ
り、図９は従来のフッ素除去方法である加熱処理３００
［ｓｅｃ］を行った場合のグラフである。なお、残留フ
ッ素の量はＸ線励起による光電子分光法（ＸＰＳ）で分
析した。
理を行っただけで、その後の残留フッ素の除去処理を全
く行わなかった場合のグラフであり、図８は従来のフッ
素除去方法である水洗処理を行った場合のグラフであ
り、図９は従来のフッ素除去方法である加熱処理３００
［ｓｅｃ］を行った場合のグラフである。なお、残留フ
ッ素の量はＸ線励起による光電子分光法（ＸＰＳ）で分
析した。
【００２８】図７から、残留フッ素の除去処理を行わな
かった場合にはフッ素が多量に残留していることが分か
る。また、図８及び図９から、従来の洗処理及び加熱処
理を行えば残留フッ素が或る程度除去されるが、しかし
ながら、残留フッ素の除去は不充分であることが分か
る。これに対して、図５及び図６から分かるように、第
１及び第２の実施例によると、残留フッ素は従来の水洗
処理及び加熱処理に比べて充分に除去されている。特
に、図５と図６とを更に比較することによって、プラズ
マで活性化したＨ２Ｏガスの雰囲気で加熱した第２の実
施例の方が、残留フッ素を一層除去することができるこ
とが分かる。
かった場合にはフッ素が多量に残留していることが分か
る。また、図８及び図９から、従来の洗処理及び加熱処
理を行えば残留フッ素が或る程度除去されるが、しかし
ながら、残留フッ素の除去は不充分であることが分か
る。これに対して、図５及び図６から分かるように、第
１及び第２の実施例によると、残留フッ素は従来の水洗
処理及び加熱処理に比べて充分に除去されている。特
に、図５と図６とを更に比較することによって、プラズ
マで活性化したＨ２Ｏガスの雰囲気で加熱した第２の実
施例の方が、残留フッ素を一層除去することができるこ
とが分かる。
【００２９】なお、以上の第１及び第２の実施例では、
被処理物の加熱を赤外線ランプヒータ９によって行った
が、本発明はそれに限らず任意の加熱手段によって行う
ことができ、例えば載置台４に電気加熱ヒータを内蔵し
てそれによって行うこともできる。
被処理物の加熱を赤外線ランプヒータ９によって行った
が、本発明はそれに限らず任意の加熱手段によって行う
ことができ、例えば載置台４に電気加熱ヒータを内蔵し
てそれによって行うこともできる。
【００３０】また、第１及び第２の実施例ではフッ素除
去のための水素原子を含むガスとして、Ｈ２Ｏガスを使
用したが、これに限らず例えばＨ２（水素）ガスや、Ｈ
２ＯガスとＨ２（水素）ガスとの混合ガスなども使用す
ることができる。更に、上述の第１及び第２の実施例と
もタングステン膜１５のエッチング処理とこのエッチン
グ後の残留フッ素の除去処理とを同一の真空容器１内で
行ったが、夫々の処理を別々の処理容器内で行うことも
できる。両処理を同一の真空容器１で行った場合には、
システムの構成が簡単になるといった利点があるが、し
かしながら、残留フッ素の除去処理の開始前にエッチン
グ処理の反応ガスを完全に排気し、同様にエッチング処
理前に残留フッ素の除去処理用の水素含有のガスを完全
に排気する必要がある。他方、両処理を夫々別の処理容
器で行った場合には、タングステン膜１５のエッチング
処理が終了した後に、半導体基板を直ちに別の処理容器
に移してその処理容器内で残留フッ素の除去処理を行う
ことができるため、生産性の向上を図ることができる。
去のための水素原子を含むガスとして、Ｈ２Ｏガスを使
用したが、これに限らず例えばＨ２（水素）ガスや、Ｈ
２ＯガスとＨ２（水素）ガスとの混合ガスなども使用す
ることができる。更に、上述の第１及び第２の実施例と
もタングステン膜１５のエッチング処理とこのエッチン
グ後の残留フッ素の除去処理とを同一の真空容器１内で
行ったが、夫々の処理を別々の処理容器内で行うことも
できる。両処理を同一の真空容器１で行った場合には、
システムの構成が簡単になるといった利点があるが、し
かしながら、残留フッ素の除去処理の開始前にエッチン
グ処理の反応ガスを完全に排気し、同様にエッチング処
理前に残留フッ素の除去処理用の水素含有のガスを完全
に排気する必要がある。他方、両処理を夫々別の処理容
器で行った場合には、タングステン膜１５のエッチング
処理が終了した後に、半導体基板を直ちに別の処理容器
に移してその処理容器内で残留フッ素の除去処理を行う
ことができるため、生産性の向上を図ることができる。
【００３１】
【発明の効果】以上の説明から明らかなように本発明に
よれば、少なくともフッ素原子を含む反応ガスを用いた
ドライエッチングによって電極用の接続孔以外の領域の
金属膜を除去した後に、水素原子を含むガスの雰囲気に
おいて半導体基板を加熱処理して半導体基板表面の残留
フッ素を除去するため、この残留フッ素の除去が充分か
つ短時間で行うことができる。
よれば、少なくともフッ素原子を含む反応ガスを用いた
ドライエッチングによって電極用の接続孔以外の領域の
金属膜を除去した後に、水素原子を含むガスの雰囲気に
おいて半導体基板を加熱処理して半導体基板表面の残留
フッ素を除去するため、この残留フッ素の除去が充分か
つ短時間で行うことができる。
【図１】本発明による半導体装置の製造方法の実施例に
使用される放電分離型ケミカルドライエッチング装置を
示した概略図。
使用される放電分離型ケミカルドライエッチング装置を
示した概略図。
【図２】タングステン膜のエッチング前の被処理物を示
した断面図。
した断面図。
【図３】タングステン膜のエッチング後の被処理物を示
した断面図。
した断面図。
【図４】被処理物のフッ素除去処理を行った時のＨＦの
発生量を示したグラフ。
発生量を示したグラフ。
【図５】第１の実施例によるフッ素除去効果を示したグ
ラフ。
ラフ。
【図６】第２の実施例によるフッ素除去効果を示したグ
ラフ。
ラフ。
【図７】フッ素除去処理を全く行わなかった場合の残留
フッ素の量を示したグラフ。
フッ素の量を示したグラフ。
【図８】従来のフッ素除去処理である水洗処理を行った
場合のフッ素除去効果を示したグラフ。
場合のフッ素除去効果を示したグラフ。
【図９】従来のフッ素除去処理である加熱処理を行った
場合のフッ素除去効果を示したグラフ。
場合のフッ素除去効果を示したグラフ。
１０ 半導体基板 １１ 層間絶縁膜 １２ 電極接続孔 １３、１４ バリアメタル膜 １３ チタン膜 １４ 窒化チタン膜 １５ 金属膜（タングステン膜）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 葛 西 優 神奈川県座間市相模が丘６丁目25番22号 株式会社芝浦製作所 相模工場内 (72)発明者 吉 森 大 晃 神奈川県座間市相模が丘６丁目25番22号 株式会社芝浦製作所 相模工場内 (56)参考文献 特開 平８−203871（ＪＰ，Ａ) 特開 平６−140372（ＪＰ，Ａ) 特開 平６−84854（ＪＰ，Ａ)
Claims (6)
- 【請求項１】半導体基板の層間絶縁膜に電極用の接続孔
を穿孔する工程と、上記電極用の接続孔と上記層間絶縁
膜との上にバリヤメタル膜を形成する工程と、上記電極
用の接続孔を埋めるように上記電極用の接続孔及び上記
バリヤメタル膜の上に金属膜を形成する工程と、少なく
ともフッ素原子を含む反応ガスを用いたドライエッチン
グによって上記電極用の接続孔以外の領域の上記金属膜
を除去する工程とを具備する半導体装置の製造方法にお
いて、上記ドライエッチング工程の後に、水素原子を含
むガスの雰囲気において上記半導体基板を加熱処理し
て、上記バリヤメタル膜及び上記金属膜の表面に付着し
て残留したフッ素を水素原子と結合させて除去する工程
を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】上記加熱処理は約５０°Ｃ以上の温度で行
われることを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項３】上記水素原子を含むガスはＨ２ＯガスとＨ
２ガスとの少なくとも一方であることを特徴とする請求
項２に記載の半導体装置の製造方法。 - 【請求項４】上記水素原子を含むガスはプラズマで活性
化されていることを特徴とする請求項２に記載の半導体
装置の製造方法。 - 【請求項５】上記ドライエッチング工程と上記フッ素除
去工程は、同一の処理容器内で行われることを特徴とす
る請求項２に記載の半導体装置の製造方法。 - 【請求項６】上記ドライエッチング工程と上記フッ素除
去工程は、異なった処理容器内で夫々行われることを特
徴とする請求項２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32421896A JP3176857B2 (ja) | 1996-12-04 | 1996-12-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32421896A JP3176857B2 (ja) | 1996-12-04 | 1996-12-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163127A JPH10163127A (ja) | 1998-06-19 |
| JP3176857B2 true JP3176857B2 (ja) | 2001-06-18 |
Family
ID=18163371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32421896A Expired - Fee Related JP3176857B2 (ja) | 1996-12-04 | 1996-12-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176857B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000015075A (ko) * | 1998-08-27 | 2000-03-15 | 윤종용 | 반도체소자의 경계금속막 형성방법 |
| KR100467493B1 (ko) * | 2001-06-16 | 2005-01-24 | 동부전자 주식회사 | 반도체 비아 홀 세정 공정에서의 불소 성분 제거 방법 |
| KR100484067B1 (ko) * | 2002-06-12 | 2005-04-20 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| KR100620188B1 (ko) | 2002-12-30 | 2006-09-01 | 동부일렉트로닉스 주식회사 | 반도체 소자의 본딩패드 형성 방법 |
| JP4798688B2 (ja) * | 2004-08-26 | 2011-10-19 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP5492574B2 (ja) * | 2010-01-08 | 2014-05-14 | 東京エレクトロン株式会社 | 基板のクリーニング方法及び基板のクリーニング装置 |
| JP6206096B2 (ja) * | 2013-10-31 | 2017-10-04 | 富士通株式会社 | 半導体装置の製造方法 |
| US10903083B2 (en) | 2016-01-13 | 2021-01-26 | Tokyo Electron Limited | Substrate processing method, substrate processing apparatus and substrate processing system |
| JP6854611B2 (ja) * | 2016-01-13 | 2021-04-07 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及び基板処理システム |
| CN107026113B (zh) | 2016-02-02 | 2020-03-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法和系统 |
| TW202115827A (zh) * | 2019-09-26 | 2021-04-16 | 美商應用材料股份有限公司 | 選擇性和自我限制性之鎢蝕刻製程 |
| CN115394637A (zh) * | 2022-10-27 | 2022-11-25 | 合肥晶合集成电路股份有限公司 | 半导体器件及其制作方法 |
-
1996
- 1996-12-04 JP JP32421896A patent/JP3176857B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163127A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5380397A (en) | Method of treating samples | |
| US7585777B1 (en) | Photoresist strip method for low-k dielectrics | |
| US7462565B2 (en) | Method of manufacturing semiconductor device | |
| JP3176857B2 (ja) | 半導体装置の製造方法 | |
| JPH0855839A (ja) | 窒化チタンのエッチング | |
| WO1992000601A1 (en) | Method of manufacturing semiconductor integrated circuit and equipment for the manufacture | |
| JP2001168075A (ja) | 基板誘電層プレクリーニング方法 | |
| JP3303041B2 (ja) | グロー放電誘導脱着によるバイア毒作用の防止 | |
| JP2003023072A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JPH10189550A (ja) | 半導体装置の製造方法 | |
| JPH1092793A (ja) | エッチング方法 | |
| JP3887123B2 (ja) | ドライエッチング方法 | |
| JP3263132B2 (ja) | 半導体装置の製造方法 | |
| JP2558738B2 (ja) | 表面処理方法 | |
| JP2001237228A (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
| JPH1098019A (ja) | 表面清浄化方法 | |
| JPH0547720A (ja) | 自然酸化膜の除去方法 | |
| JP3584785B2 (ja) | フッ素樹脂膜の形成方法および半導体装置並びにその製造方法 | |
| JP3104840B2 (ja) | 試料の後処理方法 | |
| JP2001102345A (ja) | 表面処理方法および装置 | |
| JPH05109673A (ja) | 半導体装置の製造方法 | |
| JPS6191930A (ja) | 半導体基板の清浄方法 | |
| JP2856245B2 (ja) | 銅微細配線形成装置 | |
| JPH08127885A (ja) | 成膜装置のクリーニング方法及び成膜装置 | |
| JP2510053B2 (ja) | 半導体集積回路の製造方法およびそれに用いる製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |