KR100484067B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100484067B1 KR100484067B1 KR10-2002-0032864A KR20020032864A KR100484067B1 KR 100484067 B1 KR100484067 B1 KR 100484067B1 KR 20020032864 A KR20020032864 A KR 20020032864A KR 100484067 B1 KR100484067 B1 KR 100484067B1
- Authority
- KR
- South Korea
- Prior art keywords
- hydrogen water
- water
- contact hole
- polycrystalline silicon
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 74
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 70
- 239000001257 hydrogen Substances 0.000 claims abstract description 53
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 53
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 50
- 239000011229 interlayer Substances 0.000 claims abstract description 20
- 229910021642 ultra pure water Inorganic materials 0.000 claims abstract description 16
- 239000012498 ultrapure water Substances 0.000 claims abstract description 16
- 239000004094 surface-active agent Substances 0.000 claims abstract description 7
- 238000004140 cleaning Methods 0.000 claims description 26
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005406 washing Methods 0.000 claims description 12
- 238000001035 drying Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 4
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 47
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 150000001450 anions Chemical class 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 210000002418 meninge Anatomy 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법을 개시한다. 이에 의하면, 층간 절연막의 콘택홀을 거쳐 상층 배선용 다결정 실리콘층을 하층 배선용 다결정 실리콘층에 콘택시키기 전에 콘택홀 내의 하층 배선용 다결정 실리콘층의 자연 산화막을 계면 활성제가 함유된 BHF(Buffered HF)와 같은 식각 용액에 의해 제거시킨다. 그런 다음, 콘택홀의 저부에 BHF의 잔존 플로린(F) 성분을 수소수에 의해 세정시키거나 수소수 및 초순수에 의해 세정시킨다.
따라서, 본 발명은 콘택홀 저부에 잔존 플로린(F) 성분을 완전히 제거시키므로 상층 배선용 다결정실리콘층을 하층 배선용 다결정실리콘층에 콘택시키더라도 상, 하층 다결정실리콘층의 계면에 플로린(F) 성분으로 인한 물반점(또는 수막)을 발생시키지 않는다. 그 결과, 상, 하층 다결정실리콘층의 콘택 불량 현상이 방지될 수 있고 나아가 양품의 수율 저하가 방지될 수 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 콘택홀 계면에서의 수막 발생을 억제하면서 콘택홀을 세정시킴으로써 상, 하층 배선의 콘택 불량을 방지하도록 한 반도체 소자의 제조 방법에 관한 것이다.
최근, 반도체 소자의 집적도가 높아짐에 따라 반도체 소자의 배선 선폭과 콘택홀의 사이즈가 미세화되고 있다. 또한, 콘택홀의 깊이도 점차 깊어지고 있다. 이로써, 기존의 세정 공정으로는 콘택홀의 계면을 세정하기가 더욱 어려워지고 있는 실정이다.
일반적으로, 반도체소자의 고집적화 추세에 따라 설계룰(Design Rule)이 축소되고, 층간 절연막의 토폴로지(Topology)가 열악해진다. 상기 설계룰의 축소는 금속 배선의 집적화와 층간 절연막의 다양한 구조 변화를 가져왔다. 상기 금속 배선을 형성할 수 있는 공정중의 하나가 사진식각공정이다. 상기 사진식각공정으로 미세 금속 배선을 형성하고자 하는 경우에 광학 시스템이 상대적으로 얕은 초점 깊이(Depth Of Focus: DOF)를 갖기 때문에 상기 층간 절연막의 토폴로지에 의한 단차는 상기 금속 배선이나 콘택홀 또는 비아홀을 형성하기 위한 사진공정에서 디포커스(Defocus) 현상을 유발시키고 결국에는 패턴 불량을 가져온다. 따라서, 상기 층간 절연막의 평탄화가 절실히 요구된다. 더욱이, 상기 금속 배선의 다층화는 상기 층간 절연막의 적층 때마다 사진공정에서의 초점 깊이를 맞추기 위한 평탄화공정을 요구하는 추세에 있다. 상기 층간 절연막의 평탄화는 여러 가지 방법에 의해 이루어질 수 있지만, 현재는 화학기계연마(Chemical Mechanical Polishing) 공정에 의해 주로 이루어지고 있다. 상기 층간 절연막에 콘택홀을 형성한 후 상기 콘택홀을 거쳐 하층 배선과 상층 배선을 전기적으로 상호 연결시킨다.
최근에 들어, 반도체 소자의 배선 선폭이 더욱 미세화되고 콘택홀의 깊이가 더욱 깊어짐에 따라 콘택홀에서의 상, 하층 배선의 전기적 상호 연결이 점점 어려워지고 있다.
종래에는 도 1에 도시된 바와 같이, 실리콘 기판과 같은 반도체 기판(10)의 하층 배선용 다결정 실리콘층(11)에 층간 절연막(13)의 콘택홀(14)을 통하여 상층 배선용 다결정 실리콘층(15)을 전기적으로 연결시킨다.
즉, 종래에는 콘택홀(14)의 형성에 필요한 부분의 층간 절연막(13)을 노출시키는 감광막의 패턴을 층간 절연막(13) 상에 형성시키고, 상기 감광막의 패턴을 마스킹 층으로 이용하여 상기 노출된 부분의 층간 절연막(13)을 그 아래의 다결정 실리콘층(11)이 노출되도록 건식 식각시킨다. 따라서, 콘택홀(14)이 층간 절연막(13)에 형성된다. 이어, 애싱(Ashing) 공정을 이용하여 상기 감광막을 제거시킨 후 콘택홀(14)의 내부를 습식 세정공정으로 세정시킨다. 그런 다음, 콘택홀(14)을 완전히 채우도록 상층 배선용 다결정 실리콘층(15)을 적층시킨다. 따라서, 다결정 실리콘층(11)과 다결정 실리콘층(15)이 전기적으로 상호 연결된다. 이후, 화학기계연마공정을 이용하여 콘택홀(14) 외측에 위치한 층간 절연막(13) 상의 다결정 실리콘층(15)을 완전히 제거시킴으로써 콘택홀(14) 내의 남은 다결정 실리콘층(15)과 층간 절연막(13)이 평탄화된다.
그런데, 종래에는 콘택홀(14)의 습식 세정공정이 도 2에 도시된 바와 같이, 단계(S11)에서 콘택홀(14) 내의 다결정 실리콘층(11) 상의 자연 산화막(도시 안됨)을 애니온(Anion) 또는 케이션(Cation) 계열의 계면 활성제가 함유된 BHF 용액으로 제거시킨다. 그 다음에, 단계(S13)에서 초순수를 이용하여 콘택홀(14) 내의 잔존하는 BHF 용액을 세정하여 제거시키고, 단계(S15)에서 통상의 건조공정에 의해 반도체 기판(10)의 잔존 초순수를 건조시킨다.
그러나, 종래에는 상기 초순수를 이용하여 콘택홀(14) 내의 BHF 용액을 제거시키려고 하여도 상기 BHF 용액이 콘택홀(14)에서 완전히 제거되지 않고 콘택홀(14) 내의 다결정 실리콘 층(11)의 표면에 상기 BHF 용액의 플로린(F) 성분이 잔존하기 쉽다. 이는 단계(S15)에서 상기 세정공정 직후의 건조공정을 진행할 때 다결정 실리콘 층(11)의 표면에서 물반점(또는 수막)을 형성시킨다.
이러한 상태에서 콘택홀(14)에 다결정 실리콘층(15)을 형성시키고 나면, 다결정 실리콘 층(11)과 다결정 실리콘 층(15) 사이의 계면에 물반점(또는 수막)(16)이 잔류한다. 이는 다결정 실리콘 층(11)과 다결정 실리콘 층(15)의 콘택 저항을 증가시키는 콘택 불량의 원인으로 작용하고 나아가 양품의 수율 저하를 가져온다. 더욱이, 다결정 실리콘층(11),(15)이 P형 도펀트(Dopant)로 도핑된 경우, 이러한 콘택 불량 현상이 더욱 빈번하게 발생한다.
또한, 이러한 물반점(또는 수막)의 발생을 억제하기 위해 단계(S13)의 초순수 세정공정에서 초순수 세정 시간을 장시간 연장시키거나 초순수량을 증대시켜야 한다. 그럼에도 불구하고, 콘택홀(14) 내의 잔존하는 BHF를 완전히 제거시키는데 한계가 있다.
따라서, 본 발명의 목적은 콘택홀의 세정 불량을 방지함으로써 상, 하층 배선의 콘택 불량을 방지시키도록 한 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 콘택홀의 세정 불량을 방지함으로써 상, 하층 배선의 계면에서 물반점(또는 수막)이 발생하는 것을 방지시키도록 한 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 콘택홀 세정 시간을 단축시키고 원가 절감을 이루도록 한 반도체 소자의 제조 방법을 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조 방법은
반도체 기판의 하층 배선에 층간 절연막의 콘택홀을 거쳐 상층 배선을 콘택시키는 반도체 소자의 제조 방법에 있어서,
상기 콘택홀 내의 노출된 부분의 하층 배선 상에 형성된 자연 산화막을 계면 활성제가 함유된 식각 용액에 의해 제거시키는 단계; 상기 식각 용액으로 인하여 상기 상, 하층 배선의 계면에서 물반점이 발생하는 것을 방지시키기 위해 상기 하층 배선을 수소수에 의해 세정시키는 단계; 및 상기 반도체 기판에 잔존하는 수소수를 건조시키는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 수소수에 의해 5~10분 동안 세정시키는 수가 있다.
바람직하게는, 상기 수소수에 의해 세정시키는 단계는
상기 하층 배선을 수소수에 의해 세정시키는 단계; 및 상기 수소수를 초순수에 의해 세정시키는 단계를 포함할 수가 있다.
바람직하게는, 상기 하층 배선을 수소수에 의해 세정시키는 단계와, 상기 수소수를 초순수에 의해 세정시키는 단계를 갖는 일련의 과정을 1회 이상 반복 진행시키는 것이 가능하다.
바람직하게는, 상기 수소수에 의해 1~3분 동안 세정시킬 수 있다.
바람직하게는, 상기 수소수의 표면 장력을 낮추기 위해 상기 수소수에 이소프로필 알콜을 포함시킬 수가 있다.
바람직하게는, 상기 수소수에 수소를 1.0~2.0 PPM의 농도로 포함시킬 수가 있다.
바람직하게는, 상기 수소수에 의한 세정을 침수(Dip) 방식이나 회전 방식의 세정 장치에서 진행시킬 수가 있다.
이하, 본 발명에 의한 반도체 소자의 제조 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.
도 3은 본 발명에 의한 반도체 소자의 제조 방법에 적용된 공정 순서를 나타낸 플로우차트이다.
도 3을 참조하면, 먼저, 도 1에 도시된 바와 같이, 실리콘 기판과 같은 반도체 기판(10)의 하층 배선용 다결정 실리콘층(11)이 형성되고, 다결정 실리콘층(11) 상에 층간 절연막(13)이 형성되고, 다결정 실리콘층(11)을 노출시키기 위한 층간 절연막(13)의 일부 영역이 건식 식각공정에 의해 식각됨으로써 콘택홀(14)이 형성된다. 이때, 콘택홀(14) 내에서 노출된 다결정 실리콘층(11)의 표면에는 자연 산화막(도시 안됨)이 형성되어 있다.
이러한 상태에서 다결정실리콘층(11),(15)의 콘택을 실시하기 전에 다결정 실리콘층(11),(15)의 계면에서 물반점이나 수막의 발생을 일으키지 않으면서도 상기 자연 산화막을 제거시키기 위해 단계(S31),(S33),(S35)를 진행시킨다.
이를 좀 더 상세히 언급하면, 단계(S31)에서 침수(Dip) 방식이나 회전(Spin) 방식의 습식 세정 장치(도시 안됨)를 이용하여 도 1의 반도체 기판(10)의 콘택홀(14) 내의 다결정 실리콘층(11)에 형성된 자연 산화막(도시 안됨)을 애니온이나 케이션 계열의 계면 활성제가 함유된 BHF 용액 또는 HF 용액과 같은 산화막 식각 용액에 의해 식각시킴으로써 상기 자연 산화막을 완전히 제거시킨다.
상기 자연 산화막의 식각이 완료되면, 단계(33)에서 콘택홀(14) 내에 잔존할 가능성이 높은 BHF 용액의 성분을 예를 들어 1.0~2.0 PPM의 수소(H2)가 포함된 수소수에 의해 5~10분 동안 세정시킨다. 이때, 상기 수소수의 표면장력을 낮추기 위해 예를 들어 이소프로필 알콜(IPA)을 상기 수소수에 혼합시키는 것도 가능하다. 또한, 상기 수소의 농도는 수소수 세정 시간의 단축과 자연 산화막 식각 공정의 종류에 따라 적절하게 조정하는 것이 바람직하다.
따라서, 콘택홀(14)의 저부에 잔존하는 플로린(F)이 제거될 수 있다. 이는 콘택홀(14)의 저부에 잔존하는 플로린(F)이 상기 수소수의 수소와 반응하여 HF를 형성함으로써 다결정 실리콘층(11)의 표면에 형성된 자연 산화막을 수 Å의 두께만큼 식각시키면서 제거되기 때문이다.
그 결과, 본 발명은 종래와 달리, 콘택홀(14) 내에 미량의 BHF 용액과 플로린(F) 성분이 잔존하는 현상을 방지할 수 있으므로 후속의 초순수 세정 및 건조 공정을 추가로 진행하고 나면, 다결정 실리콘층(11)의 표면에서의 물반점(또는 수막) 발생을 방지시킬 수 가 있다.
또한, 본 발명은 수소수가 자연 산화막을 식각시킴과 아울러 플로린(F)을 제거시키므로 BHF 용액에 의한 세정 시간을 상당히 단축할 수 있고, 나아가 공정 전체의 시간 단축과 원가 절감을 가능하게 한다.
상기 수소수 세정이 완료되면, 단계(S35)에서 상기 반도체 기판(10)에 잔존하는 수소수를 예를 들어 질소 가스에 의해 건조시킨다.
한편, 본 발명은 도 3의 단계(S31),(S33),(S35)를 대신하여 도 4에 도시된 바와 같이 단계(S41),(S43),(S45),(S47),(S49),(S51)로 실시하는 것도 가능하다.
즉, 단계(S41)에서 침수(Dip) 방식이나 회전(Spin) 방식의 습식 세정 장치(도시 안됨)를 이용하여 도 1의 반도체 기판(10)의 콘택홀(14) 내의 다결정 실리콘층(11)에 형성된 자연 산화막(도시 안됨)을 애니온이나 케이션 계열의 계면 활성제가 함유된 BHF 용액 또는 HF 용액과 같은 산화막 식각 용액에 의해 식각시킴으로써 상기 자연 산화막을 완전히 제거시킨다.
상기 자연 산화막의 식각이 완료되면, 단계(43)에서 콘택홀(14) 내에 잔존할 가능성이 높은 BHF 용액의 성분을 예를 들어 1.0~2.0 PPM의 수소(H2)가 포함된 수소수에 의해 1~3분 동안 세정시킨다. 이때, 상기 수소수의 표면장력을 낮추기 위해 예를 들어 이소프로필 알콜(IPA)을 상기 수소수에 혼합시키는 것도 가능하다. 또한, 상기 수소의 농도는 수소수 세정 시간의 단축과 자연 산화막 식각 공정의 종류에 따라 적절하게 조정하는 것이 바람직하다.
따라서, 콘택홀(14)의 저부에 잔존하는 플로린(F)이 제거될 수 있다. 이는 콘택홀(14)의 저부에 잔존하는 플로린(F)이 상기 수소수의 수소와 반응하여 HF를 형성함으로써 다결정 실리콘층(11)의 표면에 형성된 자연 산화막을 수 Å의 두께만큼 식각시키면서 제거되기 때문이다.
따라서, 본 발명은 종래와 달리, 콘택홀(14) 내에 미량의 BHF 용액과 플로린(F) 성분이 잔존하는 현상을 방지할 수 있으므로 후속의 초순수 세정 및 건조 공정을 추가로 진행하고 나면, 다결정 실리콘층(11)의 표면에서의 물반점(또는 수막) 발생을 방지시킬 수 가 있다.
또한, 본 발명은 수소수가 자연 산화막을 식각시킴과 아울러 플로린(F)을 제거시키므로 BHF 용액에 의한 세정 시간을 상당히 단축할 수 있고, 나아가 공정 전체의 시간 단축과 원가 절감을 가능하게 한다.
상기 수소수 세정이 완료되면, 단계(S45)에서 상기 반도체 기판(10)에 잔존하는 수소수를 초순수에 의해 1~3분 동안 세정, 제거시킨다.
이후, 단계(S47),(S49)에서 콘택홀(14) 내에 잔존할지 모르는 플로린(F) 성분을 더욱 확실하게 제거시키기 위해 단계(S43),(S45)와 동일한 방법을 1회 반복 진행시킨다. 물론, 단계(S43),(S45)와 동일한 단계를 1회 또는 수회에 걸쳐 반복 진행시키는 것도 가능하다.
이어, 단계(S51)에서 반도체 기판(10)의 잔존 초순수를 예를 들어 질소 가스에 의해 건조시킨다.
이후, 통상적인 공정을 이용하여 도 1에 도시된 바와 같이, 콘택홀(14)에 상층 배선용 다결정 실리콘층(15)을 형성시키면, 다결정 실리콘층(11)과 다결정 실리콘층(15)의 계면에서 물반점(또는 수막)이 발생하지 않는다.
따라서, 본 발명은 종래와 달리 콘택홀 내의 자연 산화막을 식각용액에 의해 제거시키더라도 다결정 실리콘층(11)에서의 물반점(또는 수막) 발생을 방지시키고 나아가 다결정 실리콘층(11)과 다결정 실리콘층(15)의 콘택 불량을 방지시킬 수가 있다. 그 결과, 반도체 소자의 콘택 특성이 향상되므로 양품의 수율 저하가 방지될 수 있다.
이상에서 살펴본 바와 같이, 본 발명에 의한 반도체 소자의 제조 방법은 층간 절연막의 콘택홀을 거쳐 상층 배선용 다결정 실리콘층을 하층 배선용 다결정 실리콘층에 콘택시키기 전에 콘택홀 내의 하층 배선용 다결정 실리콘층의 자연 산화막을 계면 활성제가 함유된 BHF(Buffered HF)와 같은 식각 용액에 의해 제거시킨다. 그런 다음, 콘택홀의 저부에 BHF의 잔존 플로린(F) 성분을 수소수에 의해 세정시키거나 수소수 및 초순수에 의해 세정시킨다.
따라서, 본 발명은 콘택홀 저부에 잔존 플로린(F) 성분을 완전히 제거시키므로 상층 배선용 다결정실리콘층을 하층 배선용 다결정실리콘층에 콘택시키더라도 상, 하층 다결정실리콘층의 계면에 플로린(F) 성분으로 인한 물반점(또는 수막)을 발생시키지 않는다. 그 결과, 상, 하층 다결정실리콘층의 콘택 불량 현상이 방지될 수 있고 나아가 양품의 수율 저하가 방지될 수 있다.
또한, 본 발명은 BHF 용액을 이용한 세정 시간을 단축할 수 있으므로 세정공정 시간의 단축과 나아가 원가 절감을 가능하게 한다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.
도 1은 종래 기술에 의한 반도체 소자의 제조 방법에 적용된 반도체 소자의 콘택 불량을 나타낸 요부 확대 단면도.
도 2는 종래 기술에 의한 반도체 소자의 제조 방법에 적용된 공정 순서를 나타낸 플로우차트.
도 3은 본 발명의 일 실시예에 의한 반도체 소자의 제조 방법에 적용된 공선 순서를 나타낸 플로우차트.
도 4는 본 발명의 다른 실시예에 의한 반도체 소자의 제조 방법에 적용된 공선 순서를 나타낸 플로우차트.
Claims (9)
- 반도체 기판의 하층 배선에 층간 절연막의 콘택홀을 거쳐 상층 배선을 콘택시키는 반도체 소자의 제조 방법에 있어서,상기 콘택홀 내의 노출된 부분의 하층 배선 상에 형성된 자연 산화막을 계면 활성제 및 플로린(F) 성분이 함유된 산화막 식각 용액에 의해 제거시키는 단계;수소수를 활용한 상기 하층 배선 세정을 통해, 상기 수소수에 함유된 수소(H) 및 상기 산화막 식각용액에 함유된 플로린(F)을 HF 형태로 반응시켜, 상기 산화막 식각용액에 함유된 플로린(F)을 제거시킴으로써, 상기 산화막 식각 용액에 함유된 플로린(F) 성분에 기인한 상기 상, 하층 배선 계면에서의 물반점 발생을 방지시키는 단계;상기 수소수를 초순수에 의해 세정시키는 단계;상기 반도체 기판에 잔존하는 수소수를 건조시키는 단계를 포함하는 반도체 소자의 제조 방법.
- 삭제
- 제 1 항에 있어서, 상기 하층 배선을 수소수에 의해 세정시키는 단계와 상기 수소수를 초순수에 의해 세정시키는 단계를 1회 이상 반복 진행시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 수소수에 의해 5~10분 동안 세정시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 수소수에 의해 1~3분 동안 세정시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 수소수의 표면 장력을 낮추기 위해 상기 수소수에 이소프로필 알콜을 포함시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 수소수에 수소를 1.0~2.0 PPM의 농도로 포함시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 수소수에 의한 세정을 침수 방식의 세정 장치에서 진행시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서, 상기 수소수에 의한 세정을 회전 방식의 세정 장치에서 진행시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0032864A KR100484067B1 (ko) | 2002-06-12 | 2002-06-12 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0032864A KR100484067B1 (ko) | 2002-06-12 | 2002-06-12 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030095590A KR20030095590A (ko) | 2003-12-24 |
| KR100484067B1 true KR100484067B1 (ko) | 2005-04-20 |
Family
ID=32386798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0032864A KR100484067B1 (ko) | 2002-06-12 | 2002-06-12 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100484067B1 (ko) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163127A (ja) * | 1996-12-04 | 1998-06-19 | Shibaura Eng Works Co Ltd | 半導体装置の製造方法 |
| US5983909A (en) * | 1996-03-27 | 1999-11-16 | Frontec Incorporated | Cleaning method and apparatus for the same |
| KR20000028720A (ko) * | 1998-10-08 | 2000-05-25 | 아베 아키라 | 기판세정장치 |
| JP2001070898A (ja) * | 1999-09-06 | 2001-03-21 | Shin Etsu Chem Co Ltd | 精密基板の洗浄液及び洗浄方法 |
| US20010027797A1 (en) * | 2000-03-08 | 2001-10-11 | Hiroto Yoshioka | Cleaning apparatus |
| KR20020010264A (ko) * | 2000-07-28 | 2002-02-04 | 윤종용 | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 |
| US6372413B2 (en) * | 2000-06-30 | 2002-04-16 | Kabushiki Kaisha Toshiba | Method for cleaning the surface of substrate to which residues of resist stick |
-
2002
- 2002-06-12 KR KR10-2002-0032864A patent/KR100484067B1/ko not_active IP Right Cessation
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5983909A (en) * | 1996-03-27 | 1999-11-16 | Frontec Incorporated | Cleaning method and apparatus for the same |
| JPH10163127A (ja) * | 1996-12-04 | 1998-06-19 | Shibaura Eng Works Co Ltd | 半導体装置の製造方法 |
| KR20000028720A (ko) * | 1998-10-08 | 2000-05-25 | 아베 아키라 | 기판세정장치 |
| JP2001070898A (ja) * | 1999-09-06 | 2001-03-21 | Shin Etsu Chem Co Ltd | 精密基板の洗浄液及び洗浄方法 |
| US20010027797A1 (en) * | 2000-03-08 | 2001-10-11 | Hiroto Yoshioka | Cleaning apparatus |
| US6372413B2 (en) * | 2000-06-30 | 2002-04-16 | Kabushiki Kaisha Toshiba | Method for cleaning the surface of substrate to which residues of resist stick |
| KR20020010264A (ko) * | 2000-07-28 | 2002-02-04 | 윤종용 | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030095590A (ko) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100425475B1 (ko) | 반도체 소자의 손상층 및 폴리머 잔류물 세정 방법 | |
| US7410909B2 (en) | Method of removing ion implanted photoresist | |
| KR100207469B1 (ko) | 반도체기판의 세정액 및 이를 사용하는 세정방법 | |
| US7303637B2 (en) | Method of cleaning semiconductor surfaces | |
| US8278209B2 (en) | Method for manufacturing a semiconductor device using a hardmask layer | |
| US8399357B2 (en) | Method of manufacturing semiconductor device | |
| US5803980A (en) | De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue | |
| KR100484067B1 (ko) | 반도체 소자의 제조 방법 | |
| US20090042388A1 (en) | Method of cleaning a semiconductor substrate | |
| US7141495B2 (en) | Methods and forming structures, structures and apparatuses for forming structures | |
| KR100208450B1 (ko) | 반도체 소자의 다중 금속층 형성 방법 | |
| KR100639205B1 (ko) | 반도체 소자의 제조방법 | |
| KR100359298B1 (ko) | 반도체 장치의 금속 배선 형성방법 | |
| KR100256261B1 (ko) | 반도체장치제조방법 | |
| KR100405127B1 (ko) | 반도체소자의 제조방법 | |
| KR100824892B1 (ko) | 반도체 장치 제조 방법 | |
| KR100584493B1 (ko) | 반도체 소자의 제조방법 | |
| KR100310172B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| KR20050011461A (ko) | 스토리지노드 플러그 형성 방법 | |
| KR100505426B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100709564B1 (ko) | 반도체 소자 제조 방법 | |
| CN118006401A (zh) | 半导体器件的形成方法及清洗液 | |
| KR20060135242A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| KR20060115802A (ko) | 반도체소자의 비트라인 콘택 형성 방법 | |
| KR20060075094A (ko) | 반도체 소자의 웨이퍼 세정 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080401 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |