KR100405127B1 - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR100405127B1 KR100405127B1 KR10-2001-0083639A KR20010083639A KR100405127B1 KR 100405127 B1 KR100405127 B1 KR 100405127B1 KR 20010083639 A KR20010083639 A KR 20010083639A KR 100405127 B1 KR100405127 B1 KR 100405127B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- cleaning liquid
- semiconductor device
- manufacturing
- photoresist
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000010410 layer Substances 0.000 claims abstract description 57
- 229910052751 metal Inorganic materials 0.000 claims abstract description 45
- 239000002184 metal Substances 0.000 claims abstract description 45
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 claims abstract description 33
- 239000002861 polymer material Substances 0.000 claims abstract description 26
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000005507 spraying Methods 0.000 claims abstract description 17
- 238000001312 dry etching Methods 0.000 claims abstract description 16
- AVXURJPOCDRRFD-UHFFFAOYSA-N Hydroxylamine Chemical compound ON AVXURJPOCDRRFD-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000008367 deionised water Substances 0.000 claims abstract description 6
- 229910021641 deionized water Inorganic materials 0.000 claims abstract description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000004140 cleaning Methods 0.000 claims description 44
- 239000007788 liquid Substances 0.000 claims description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 22
- 238000004380 ashing Methods 0.000 abstract description 9
- 229960004592 isopropanol Drugs 0.000 abstract description 9
- 238000000206 photolithography Methods 0.000 abstract description 5
- 238000005336 cracking Methods 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 8
- 230000003667 anti-reflective effect Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- -1 for example Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- UPSOBXZLFLJAKK-UHFFFAOYSA-N ozone;tetraethyl silicate Chemical compound [O-][O+]=O.CCO[Si](OCC)(OCC)OCC UPSOBXZLFLJAKK-UHFFFAOYSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
- H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 제조방법을 제공한다. 본 발명은 상기 반도체 기판 상에 금속 배선을 형성시키고 그 위에 층간절연막을 적층시킨 후 사진공정을 이용하여 상기 금속 배선의 콘택홀을 위한 감광막의 패턴을 형성시키고, 상기 감광막의 패턴을 식각 마스크로 이용하여 상기 층간절연막을 건식 식각시킴으로써 상기 콘택홀을 형성시키고, 상기 감광막의 패턴을 애싱공정에 의해 제거시킨다.
따라서, 본 발명은 상기 콘택홀 내에 생성된 감광막 고분자 물질과 상기 금속 배선의 비반사층(TiN층)의 고분자 물질 및 상기 층간절연막 상의 감광막 잔존물을 제거시키기 위해 통상의 뱃치 타입의 스핀 공정 장치를 이용하여 상기 반도체 기판을 분당 300 회전수 이하의 저속으로 정속 회전시키는 상태에서 상기 반도체 기판에 하이드록시 아민(Hydroxy Amine)이 포함된 유기 용액을 분사시키고, 상기 반도체 기판에 남은 상기 유기 용액을 제거시키기 위해 상기 반도체 기판에 메타놀(Methanol) 또는 이소 프로필 알콜(Iso Propyl Alcohol: IPA)을 분사시키고, 상기 반도체 기판을 탈이온수의 분사에 의해 세정시킨다.
따라서, 본 발명은 상기 TiN층의 표면에서 균열이 발생하는 것을 방지할 수 있다. 그 결과, 상기 콘택홀의 콘택 저항이 저감되고 반도체소자의 동작 특성이 양호해지며 나아가 제품의 수율 향상이 가능해진다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 기판의 콘택홀 내의 금속층에 균열을 유발시키지 않으면서도 상기 콘택홀의 형성시 생성된 고분자 물질을 을 제거시키도록 한 반도체소자의 제조방법에 관한 것이다.
일반적으로, 반도체소자의 고집적화 추세에 따라 설계룰(Design Rule)이 축소되고, 층간절연막의 토폴로지(Topology)가 열악해진다. 상기 설계룰의 축소는 금속 배선의 집적화와 층간절연막의 다양한 구조 변화를 가져왔다. 상기 금속 배선을형성할 수 있는 공정중의 하나가 사진식각공정이다. 상기 사진식각공정으로 미세 금속 배선을 형성하고자 하는 경우에 광학 시스템이 상대적으로 얕은 초점 깊이(Depth Of Focus: DOF)를 갖기 때문에 상기 층간절연막의 토폴로지에 의한 단차는 상기 금속 배선이나 콘택홀 또는 비아홀을 형성하기 위한 사진공정에서 디포커스(Defocus) 현상을 유발시키고 결국에는 패턴 불량을 가져온다. 따라서, 상기 층간절연막의 평탄화가 절실히 요구된다. 더욱이, 상기 금속 배선의 다층화는 상기 층간절연막의 적층될 때마다 사진공정에서의 초점 깊이를 맞추기 위한 평탄화공정을 요구하는 추세에 있다. 상기 층간절연막의 평탄화는 여러 가지 방법에 의해 이루어질 수 있지만, 현재는 화학기계연마(Chemical Mechanical Polishing) 공정에 의해 주로 이루어지고 있다.
그런데, 종래에는 하부의 금속 배선과, 상기 층간절연막 상에 형성될 상부의 금속 배선을 전기적으로 연결시키기 위해 사진식각공정을 이용하여 상기 층간절연막에 콘택홀을 형성한다. 즉 상기 층간절연막 상에 감광막의 패턴을 형성시키고, 상기 감광막의 패턴을 식각 마스크로 이용하여 상기 층간절연막을 선택적으로 건식 식각시킴으로써 상기 하부의 금속 배선을 노출시킨다. 상기 금속 배선의 상층 금속은 비반사 금속층, 예를 들어 TiN층으로 구성되는 것이 통상적이다.
상기 층간절연막의 건식 식각이 진행되는 동안에 상기 건식 식각용 가스와 상기 감광막이 반응함으로써 고분자 물질이 상기 콘택홀의 내벽에 부착된다. 또한, 상기 층간절연막에 콘택홀이 형성되고 나면, 상기 콘택홀 내에 상기 금속 배선의 TiN층이 노출되므로 상기 건식 식각용 가스와 상기 TiN층이 반응함으로써 TiN 고분자 물질이 상기 콘택홀의 하측 내벽에 부착된다.
상기 콘택홀의 형성 후에는 상기 감광막의 패턴을 건식 공정인 애싱(Ashing) 공정에 의해 제거시킨다. 상기 애싱공정이 종료되고 나면, 상기 층간절연막의 상부면에 상기 감광막의 잔존물이 소량 잔존한다.
따라서, 상기 콘택홀 내의 감광막 고분자 물질 및 TiN 고분자 물질과, 상기 층간절연막 상의 감광막 잔존물을 제거하기 위해 뱃치 타입의 스핀 공정 장치를 이용한 습식 식각공정이 통상적으로 진행되어 왔다.
그런데, 종래에는 상기 반도체 기판을 장착한 웨이퍼 카세트를 상기 스핀 공정 장치에 고정시킨 후 제 1 단계(S1)에서 상기 웨이퍼 카세트를 저속 회전시키면서 상기 반도체 기판에 세정액, 예를 들어 하이드록시 아민(Hydroxy Amine)이 포함된 유기 용액을 일정 시간동안 분사시킴으로써 상기 하부의 금속 배선의 부식을 방지시키면서 상기 감광막 잔존물과 감광막 고분자 물질을 제거시킨다. 이때, 상기 TiN 고분자 물질도 함께 제거된다. 이어서, 제 2 단계(S2)에서 상기 웨이퍼 카세트를 고속 회전시키면서 상기 반도체 기판에 세정액, 예를 들어 메타놀(Methanol) 또는 이소 프로필 알콜(Iso Propyl Alcohol: IPA)을 분사시킴으로써 상기 반도체 기판에 남아 있는 상기 하이드록시 아민이 포함된 유기 용액을 제거시킨다. 그런 다음, 제 3 단계(S3)에서 상기 웨이퍼 카세트를 고속 및 저속으로 회전시키면서 상기 반도체 기판에 탈이온수(Deionized Water)를 분사시킴으로써 상기 반도체 기판을세정시킨다. 마지막으로, 제 4 단계(S4)에서 상기 웨이퍼 카세트를 회전시키면서 상기 반도체 기판에 질소(N2) 가스를 분사시킴으로써 상기 반도체 기판을 건조시킨다.
그러나, 종래에는 상기 반도체 기판의 콘택홀에 생성된 감광막 고분자 물질, TiN 고분자 물질 및 감광막 잔존물과 이물질을 제거시키기 위해 상기 스핀 공정 장치의 웨이퍼 카세트를 저속, 고속으로 반복 회전시킨다. 이로써, 상기 콘택홀 내의 노출된 TiN층이 회전력에 의한 물리적인 힘에 의해 상기 TiN층의 표면에 균열이 발생하기 쉽다. 이는 상기 콘택홀의 콘택 저항을 증가시키고 반도체소자의 작동 불량을 가져오므로 결국에는 제품의 수율 저하를 초래한다.
따라서, 본 발명의 목적은 반도체소자의 콘택홀을 세정하더라도 상기 콘택홀 내의 노출된 금속 배선의 균열을 방지하도록 한 반도체소자의 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 콘택홀의 콘택 저항의 증가를 억제시킴으로써 반도체소자의 동작 신뢰성을 향상시키도록 한 반도체소자의 제조방법을 제공하는데 있다.
본 발명의 또 다른 목적은 제품의 수율 저하를 방지하도록 한 반도체소자의 제조방법을 제공하는데 있다.
도 1은 종래 기술에 의한 반도체소자의 콘택홀 세정방법을 나타낸 플로우차트.
도 2 내지 도 7은 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도.
도 8은 도 7의 콘택홀 세정공정을 나타낸 플로우차트.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자의 제조방법은
반도체 기판 상에 금속 배선을 형성시키는 단계;
상기 반도체 기판 상에 층간절연막을 적층시키는 단계;
상기 층간절연막 상에 상기 금속 배선의 콘택홀을 형성하기 위한 감광막의 패턴을 형성시키는 단계;
상기 감광막의 패턴을 식각 마스크로 이용하여 상기 층간절연막을 건식 식각공정에 의해 식각시킴으로써 상기 금속 배선의 콘택홀을 형성시키는 단계;
상기 건식 식각공정에서 생성된, 상기 반도체 기판 상의 고분자 물질과 상기 감광막 잔존물을 제거시키기 위해 뱃치 타입 스핀 공정장치를 이용하여 상기 반도체 기판을 분당 300 회전수 이하의 저속으로 정속 회전시키면서 세정액을 분사시키는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 세정액을 분사시키는 단계는
상기 감광막의 패턴 잔존물과 상기 감광막 고분자 물질을 제거시키기 위해 상기 반도체 기판에 제 1 세정액을 분사시키는 단계;
상기 반도체 기판에 남아 있을 수 있는 상기 제 1 세정액을 제거시키기 위해 상기 반도체 기판에 제 2 세정액을 분사시키는 단계; 및
상기 제 1, 2 세정액을 제거시키기 위해 상기 반도체 기판에 제 3 세정액을 분사시키는 단계를 포함하는 구성된다.
바람직하게는, 상기 반도체 기판을 분당 35∼300의 회전수로 저속 회전시키면서 상기 제 1 세정액을 분사시킨다. 상기 제 1 세정액으로서 하이드록시 아민(Hydroxy Amine)이 포함된 유기 용액을 사용하는 것이 가능하다.
바람직하게는, 상기 반도체 기판을 분당 50∼300의 회전수로 저속 회전시키면서 상기 제 2 세정액을 분사시킨다. 상기 제 2 세정액으로서 메타놀(Methanol)을 사용하거나, 이소 프로필 알콜(Iso Propyl Alcohol: IPA)을 사용할 수 있다.
바람직하게는, 상기 반도체 기판을 분당 100∼300의 회전수로 저속 회전시키면서 상기 제 3 세정액을 분사시킨다. 상기 제 3 세정액으로서 탈이온수를 사용하는 것이 가능하다.
바람직하게는, 상기 제 1 세정액을 40∼90℃의 온도로 유지시켜주는 것이 바람직하다.
바람직하게는, 상기 감광막의 패턴을 건식 산소 플라즈마공정에 의해 제거시키는 수가 있다.
이하, 본 발명에 의한 반도체소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2 내지 도 7은 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도이다. 도 8은 도 7의 세정공정을 나타낸 플로우차트이다.
도 2를 참조하면, 먼저, 반도체 기판(10), 예를 들어 실리콘 기판을 준비한다. 여기서, 도면에 도시되지 않았으나 상기 반도체 기판(10)에 게이트 전극과 소오스/드레인을 비롯한 다양한 요소들이 미리 형성되어 있으며 상기 반도체 기판(10)의 최상부에 층간절연막이 미리 평탄화되어 있음은 자명한 사실이다. 또한 상기 반도체 기판(10)에 금속 배선이 미리 형성되어 있어도 무방하다.
그런 다음, 상기 반도체 기판(10) 상에 예를 들어 장벽 금속층(21)과 금속층(23) 및 비반사층(25)을 순차적으로 적층시킨다. 이후, 사진식각공정을 이용하여 상기 비반사층(25)과 상기 금속층(23) 및 상기 장벽 금속층(21)을 선택적으로 식각시킴으로써 상기 반도체 기판(10)의 일부분 상에 금속 배선(20)의 패턴을 형성시킨다. 여기서, 상기 장벽 금속층(21)이 예를 들어 Ti/TiN층으로 구성되고, 상기 금속층(23)이 순수 알루미늄층으로 구성되거나, 소량의 구리를 포함한 알루미늄층으로 구성될 수 있다. 상기 비반사층(25)이 예를 들어 TiN층으로 구성될 수 있다.
도 3을 참조하면, 상기 금속 배선(20)의 패턴이 형성되고 나면, 상기 금속 배선(20)의 패턴을 포함한 상기 반도체 기판(10)의 전면에 층간절연막(30)을 적층시킨다. 이를 좀 더 상세히 언급하면, 상기 금속 배선(20)의 패턴을 포함한 상기 반도체 기판(10)의 전면에 상기 금속 배선(20)의 식각정지막(31), 예를 들어 질화막을 적층시킨다. 이어서, 상기 식각정지막(31) 상에 상기 금속 배선(20) 사이의 공간을 매립하기 위해 절연막(33), 예를 들어 미도핑 실리케이트 글래스(Undoped Silicate Glass: USG) 막을 3500∼4500Å의 두꺼운 두께로 적층시킨다. 그 다음에, 상기 절연막(33) 상에 저 유전율의 절연막(35), 예를 들어 플로린 실리케이트 글래스(Fluorine Silicate Glass: FSG) 막을 1500∼2500Å의 두께로 적층시킨다. 상기 FSG막은 플로린(Fluorine)의 농도가 낮을수록 유전율이 낮아지나 플로린의 농도가 높을수록 수분과의 결합도가 증가하여 상기 금속 배선(20)의 부식을 일으키는 트레이드오프(trade off)가 존재한다. 따라서, 유전율이 비교적 높은 3.5 정도의 FSG막이 통상적으로 사용된다. 이어서, 상기 절연막(35) 상에 상기 FSG막의 플로린에 의한 금속 배선(20)의 손상을 방지하기 위한 흡습 방지막으로서의 절연막(37), 예를 들어 오존-TEOS(Tetra Ethyl Ortho Silicate) 산화막을 3500∼4500Å의 두께로 적층시킨다. 여기서, 상기 층간절연막(30)의 각층은 플라즈마 화학기상증착공정에 의해 적층될 수 있다.
도 4를 참조하면, 상기 층간절연막(30)의 적층이 완료되고 나면, 상기 금속 배선(20)의 콘택홀(41)을 형성하기 위해 사진공정을 이용하여 상기 층간절연막(30)의 일부분에 상기 콘택홀(41)에 해당하는 개구부를 갖는 감광막(43)의 패턴을 형성시킨다.
그런 다음, 상기 감광막(43)의 패턴을 식각 마스크로 이용하여 상기 층간절연막(30)의 절연막(37),(35),(33)을 산화막 식각 가스로 건식 식각시킨 후 상기 식각정지막(31)을 질화막 식각 가스로 건식 식각시킴으로써 상기 콘택홀(41)을 형성시킨다. 상기 콘택홀(41)에서는 상기 금속 배선(20)의 비반사층(25)이 노출된다.
이때, 도 5에 도시된 바와 같이, 상기 콘택홀(41)의 형성을 위한 건식 식각공정이 진행되는 동안 상기 건식 식각공정용 가스와 상기 감광막(43)의 패턴이 반응함으로써 고분자 물질(51)이 상기 콘택홀(41)의 내벽에 부착된다. 또한, 상기 콘택홀(41)이 형성되고 나면, 상기 콘택홀(41) 내에서 비반사층(25)인 TiN층이 노출되므로 상기 건식 식각용 가스와 상기 TiN층이 반응함으로써 고분자 물질(53)이 상기 콘택홀(41)의 하측 내벽에 부착된다.
도 6을 참조하면, 상기 콘택홀(41)의 형성을 위한 건식 식각공정이 완료되고 나면, 상기 감광막(53)의 패턴을 건식 공정인 애싱(Ashing) 공정에 의해 제거시킨다. 상기 애싱공정이 종료되고 나면, 상기 층간절연막(30)의 상부면에 상기 감광막(43)의 잔존물(55)이 잔존한다.
도 7을 참조하면, 상기 애싱공정의 처리가 완료되고 나면, 상기 고분자 물질(51),(53)과, 상기 감광막 잔존물(55)을 제거하기 위해 뱃치 타입의 스핀 공정 장치를 이용한 습식 식각공정을 진행시킨다.
상기 습식 식각공정을 좀 더 상세히 언급하면, 도 8에 도시된 바와 같이, 단계(S11)에서 상기 반도체 기판(10)을 장착한 웨이퍼 카세트(도시 안됨)를 상기 스핀 공정 장치에 고정시킨 후 상기 웨이퍼 카세트를 분당 35∼300의 회전수로 저속 회전시키면서 상기 반도체 기판(10)에 제 1 세정액, 예를 들어 하이드록시 아민(Hydroxy Amine)이 포함된 유기 용액을 일정 시간동안 분사시킴으로써 상기 하부의 금속 배선(20)의 부식을 방지시키면서 상기 감광막 고분자 물질(51)과 상기 감광막 잔존물(55)을 제거시킨다. 이때, 상기 TiN 고분자 물질(53)도 함께 제거된다. 여기서, 상기 유기 용액은 40∼90℃의 온도로 유지시켜주는 것이 바람직하다.
이어서, 단계(S12)에서 상기 웨이퍼 카세트를 분당 50∼300의 회전수로 저속 회전시키면서 상기 반도체 기판(10)에 제 2 세정액, 예를 들어 메타놀 또는 이소 프로필 알콜을 분사시킴으로써 상기 반도체 기판(10)의 표면이나 상기 콘택홀(41)에 남아 있을 수 있는 상기 제 1 세정액을 제거시킨다.
그런 다음, 단계(S13)에서 상기 웨이퍼 카세트를 분당 100∼300의 회전수로 저속 회전시키면서 상기 반도체 기판(10)에 남아 있을 수 있는 제 1, 2 세정액을 제 3 세정액, 예를 들어 탈이온수의 분사에 의해 제거시킨다.
마지막으로, 단계(S14)에서 상기 반도체 기판(10)에 뜨거운 질소(N2) 가스를 분사시켜 상기 반도체 기판(10)을 건조시킨다. 따라서, 상기 반도체 기판(10)의 세정공정이 실질적으로 완료된다.
한편, 상기 제 1, 2, 3 세정액의 분사 때에 상기 반도체 기판(10)을 분당 300 회전수 이하의 저속으로 정속 회전시키는 것이 바람직하다. 이는 상기 반도체 기판(10)의 회전력에 의한 물리적 힘에 의해 상기 콘택홀(41) 내의 TiN막에 균열이 발생하는 것을 방지하기 위함이다.
따라서, 본 발명은 상기 콘택홀 내에 생성된 감광막 고분자 물질과 상기 금속 배선의 비반사층(TiN층)의 고분자 물질 및 상기 층간절연막 상의 감광막 잔존물을 제거시키기 위해 통상의 뱃치 타입의 스핀 공정 장치에서 상기 반도체 기판을 저속 회전시키면서 상기 반도체 기판에 상기 제 1, 2, 3 세정액을 분사시킨다. 따라서, 본 발명은 상기 TiN층의 표면에서 균열이 발생하는 것을 방지할 수 있다. 그 결과, 상기 콘택홀의 콘택 저항이 저감되고 반도체소자의 동작 특성이 양호해지며 나아가 제품의 수율 향상이 가능해진다.
한편, 본 발명은 상기 세정공정을 실시하기 전에 건식 산소 플라즈마 공정에 의해 상기 층간절연막 상의 감광막의 패턴을 제거하기 위한 애싱공정을 포함하는 것도 가능하다.
이상에서 설명한 바와 같이, 본 발명은 반도체 기판 상에 금속 배선을 형성시키고 그 위에 층간절연막을 적층시킨 후 사진공정을 이용하여 상기 금속 배선의 콘택홀을 위한 감광막의 패턴을 형성시키고, 상기 감광막의 패턴을 식각 마스크로 이용하여 상기 층간절연막을 건식 식각시킴으로써 상기 콘택홀을 형성시키고, 상기 감광막의 패턴을 애싱공정에 의해 제거시킨다. 상기 콘택홀을 위한 건식 식각공정에서 상기 콘택홀 내에 감광막 고분자 물질과 상기 금속 배선의 비반사층(TiN층)의 고분자 물질이 생성된다. 또한, 상기 애싱공정 후에 상기 층간절연막 상에 감광막 잔존물이 남는다.
따라서, 본 발명은 상기 콘택홀 내에 생성된 감광막 고분자 물질과 상기 금속 배선의 비반사층(TiN층)의 고분자 물질 및 상기 층간절연막 상의 감광막 잔존물을 제거시키기 위해 통상의 뱃치 타입의 스핀 공정 장치를 이용하여 상기 반도체 기판을 분당 300 회전수 이하의 저속으로 정속 회전시키는 상태에서 상기 반도체 기판에 하이드록시 아민(Hydroxy Amine)이 포함된 유기 용액을 분사시키고, 상기 반도체 기판에 남은 상기 유기 용액을 제거시키기 위해 상기 반도체 기판에 메타놀(Methanol) 또는 이소 프로필 알콜(Iso Propyl Alcohol: IPA)을 분사시키고, 상기 반도체 기판을 탈이온수의 분사에 의해 세정시킨다.
따라서, 본 발명은 상기 TiN층의 표면에서 균열이 발생하는 것을 방지할 수 있다. 그 결과, 상기 콘택홀의 콘택 저항이 저감되고 반도체소자의 동작 특성이 양호해지며 나아가 제품의 수율 향상이 가능해진다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.
Claims (11)
- 반도체 기판 상에 금속 배선을 형성시키는 단계;상기 반도체 기판 상에 층간절연막을 적층시키는 단계;상기 층간절연막 상에 상기 금속 배선의 콘택홀을 형성하기 위한 감광막의 패턴을 형성시키는 단계;상기 감광막의 패턴을 식각 마스크로 이용하여 상기 층간절연막을 건식 식각공정에 의해 식각시킴으로써 상기 금속 배선의 콘택홀을 형성시키는 단계; 및상기 건식 식각공정에서 생성된, 상기 반도체 기판 상의 고분자 물질과 상기 감광막 잔존물을 제거시키기 위해 뱃치 타입 스핀 공정장치를 이용하여 상기 반도체 기판을 분당 300 회전수 이하의 저속으로 정속 회전시키면서 세정액을 분사시키는 단계를 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 세정액을 분사시키는 단계는상기 감광막의 패턴 잔존물과 상기 감광막 고분자 물질을 제거시키기 위해 상기 반도체 기판에 제 1 세정액을 분사시키는 단계;상기 반도체 기판에 남아 있을 수 있는 상기 제 1 세정액을 제거시키기 위해 상기 반도체 기판에 제 2 세정액을 분사시키는 단계; 및상기 제 1, 2 세정액을 제거시키기 위해 상기 반도체 기판에 제 3 세정액을분사시키는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 2 항에 있어서, 상기 반도체 기판을 분당 35∼300의 회전수로 저속 회전시키면서 상기 제 1 세정액을 분사시키는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 3 항에 있어서, 상기 제 1 세정액으로서 하이드록시 아민(Hydroxy Amine)이 포함된 유기 용액을 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 2 항에 있어서, 상기 반도체 기판을 분당 50∼300의 회전수로 저속 회전시키면서 상기 제 2 세정액을 분사시키는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 5 항에 있어서, 상기 제 2 세정액으로서 메타놀(Methanol)을 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 5 항에 있어서, 상기 제 2 세정액으로서 이소 프로필 알콜(Iso Propyl Alcohol: IPA)을 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 2 항에 있어서, 상기 반도체 기판을 분당 100∼300의 회전수로 저속 회전시키면서 상기 제 3 세정액을 분사시키는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 8 항에 있어서, 상기 제 3 세정액으로서 탈이온수를 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 4 항에 있어서, 상기 제 1 세정액을 40∼90℃의 온도로 유지시키는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 감광막의 패턴을 건식 산소 플라즈마공정에 의해 제거시키는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0083639A KR100405127B1 (ko) | 2001-12-22 | 2001-12-22 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0083639A KR100405127B1 (ko) | 2001-12-22 | 2001-12-22 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030053691A KR20030053691A (ko) | 2003-07-02 |
| KR100405127B1 true KR100405127B1 (ko) | 2003-11-12 |
Family
ID=32212353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0083639A KR100405127B1 (ko) | 2001-12-22 | 2001-12-22 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100405127B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691133B1 (ko) | 2005-11-30 | 2007-03-09 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100208450B1 (ko) * | 1996-04-18 | 1999-07-15 | 김영환 | 반도체 소자의 다중 금속층 형성 방법 |
| US6008129A (en) * | 1997-08-28 | 1999-12-28 | Motorola, Inc. | Process for forming a semiconductor device |
| KR20020006467A (ko) * | 2000-07-11 | 2002-01-19 | 히가시 데쓰로 | 세정처리방법 및 세정처리장치 |
| US6423646B1 (en) * | 1998-06-04 | 2002-07-23 | Vanguard International Semiconductor Corporation | Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface |
-
2001
- 2001-12-22 KR KR10-2001-0083639A patent/KR100405127B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100208450B1 (ko) * | 1996-04-18 | 1999-07-15 | 김영환 | 반도체 소자의 다중 금속층 형성 방법 |
| US6008129A (en) * | 1997-08-28 | 1999-12-28 | Motorola, Inc. | Process for forming a semiconductor device |
| US6423646B1 (en) * | 1998-06-04 | 2002-07-23 | Vanguard International Semiconductor Corporation | Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface |
| KR20020006467A (ko) * | 2000-07-11 | 2002-01-19 | 히가시 데쓰로 | 세정처리방법 및 세정처리장치 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691133B1 (ko) | 2005-11-30 | 2007-03-09 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030053691A (ko) | 2003-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323121B1 (en) | Fully dry post-via-etch cleaning method for a damascene process | |
| US10522463B2 (en) | Semiconductor structure | |
| US7122484B2 (en) | Process for removing organic materials during formation of a metal interconnect | |
| JP2003100869A (ja) | 半導体装置とその製造方法 | |
| US7510965B2 (en) | Method for fabricating a dual damascene structure | |
| KR100606532B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2002303993A (ja) | 半導体装置およびその製造方法 | |
| US6345399B1 (en) | Hard mask process to prevent surface roughness for selective dielectric etching | |
| KR100405127B1 (ko) | 반도체소자의 제조방법 | |
| US7622331B2 (en) | Method for forming contacts of semiconductor device | |
| JP3670552B2 (ja) | 半導体装置及びその製造方法 | |
| US6800558B1 (en) | Photoresist scum for copper dual damascene process | |
| KR0171977B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100571406B1 (ko) | 반도체 소자의 금속배선 제조 방법 | |
| KR100827489B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030053367A (ko) | 반도체소자의 제조방법 | |
| KR100832701B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100685618B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100571674B1 (ko) | 반도체 소자의 층간 절연막을 형성하는 방법 | |
| KR100640965B1 (ko) | 반도체 소자의 형성방법 | |
| KR100493850B1 (ko) | 반도체소자의 금속막 형성방법 | |
| KR100639002B1 (ko) | 반도체 소자의 비아 홀 결손 개선 방법 | |
| KR100584493B1 (ko) | 반도체 소자의 제조방법 | |
| KR100481889B1 (ko) | 반도체 소자의 제조방법 | |
| KR20060030200A (ko) | 반도체 장치의 금속 배선층 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100915 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |