KR100493850B1 - 반도체소자의 금속막 형성방법 - Google Patents

반도체소자의 금속막 형성방법 Download PDF

Info

Publication number
KR100493850B1
KR100493850B1 KR10-1998-0026953A KR19980026953A KR100493850B1 KR 100493850 B1 KR100493850 B1 KR 100493850B1 KR 19980026953 A KR19980026953 A KR 19980026953A KR 100493850 B1 KR100493850 B1 KR 100493850B1
Authority
KR
South Korea
Prior art keywords
film
metal film
forming
pattern
metal
Prior art date
Application number
KR10-1998-0026953A
Other languages
English (en)
Other versions
KR20000007552A (ko
Inventor
심광보
이영우
김태룡
박재현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-1998-0026953A priority Critical patent/KR100493850B1/ko
Publication of KR20000007552A publication Critical patent/KR20000007552A/ko
Application granted granted Critical
Publication of KR100493850B1 publication Critical patent/KR100493850B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속막 형성방법에 관한 것이다.
본 발명의 반도체소자의 금속막 형성방법은, 반도체기판 상에 제1절연막을 형성시킨 후, 상감기법의 프로파일을 가지는 패턴 등이 형성되도록 상기 제1절연막을 제거시키는 단계; 상기 상감기법의 프로파일을 가지는 패턴을 포함하는 절연막의 표면으로 경계금속막을 형성시킨 후, 그 상부에 금속막을 형성시키는 단계; 상기 금속막 상에 제2절연막을 형성시킨 후, 상기 금속막이 노출되도록 상기 제2절연막을 에치백시키는 단계; 및 상기 제1절연막 상의 경계금속막이 노출되도록 상기 금속막을 에치백시키는 단계를 구비하여 이루어짐을 특징으로 한다.
따라서, 에치백을 이용한 콘택홀 또는 상감기법의 프로파일을 가지는 패턴 내의 금속막의 형성시 발생하는 불량을 최소화시켜 반도체소자의 신뢰도를 향상시킬 수 있고, 또한 기존의 식각장치를 활용할 수 있는 효과가 있다.

Description

반도체소자의 금속막 형성방법
본 발명은 반도체소자의 금속막 형성방법에 관한 것으로서, 보다 상세하게는 상감기법의 프로파일(Profile)을 가지는 패턴(Pattern) 상에 에치백(Etch Back)을 수행하여 금속막을 형성시킬 수 있는 반도체소자의 금속막 형성방법에 관한 것이다.
최근의 반도체소자는 고집적화에 따른 디자인룰(Design Rule)의 미세화로 인하여 상기 반도체소자로 제조할 수 있는 웨이퍼(Wafer), 즉 반도체기판 상에 형성시키는 막(Film)들의 단차가 커져가고 있는 추세이다.
여기서 상기 막들의 단차가 커져감에 따라 상기 막들을 이용하여 형성시킬 수 있는 패턴인 콘택홀(Contact Hole) 등의 종횡비(Aspect Ratio) 또한 커져가고 있는 추세이다.
이에 따라 상기 절연막의 단차로 인한 콘택홀의 미세화로 금속배선으로 이용되는 금속막인 알루미늄막(Al Film)을 상기 콘택홀 내에 용이하게 형성시키지 못함에 따라 최근에는 텅스텐막(W Film)을 상기 콘택홀 내에 형성시켜 금속배선으로 이용한다.
즉, 상기 콘택홀 내에는 텅스텐막을 형성시키고, 그 상부에 알루미늄막을 형성시켜 금속배선으로 이용하는 것이었다.
또한 최근에는 상기 절연막을 상감기법의 프로파일을 가지는 패턴인 다마신(Damascene)의 패턴으로 형성시켜 상기 텅스텐막을 금속배선으로 직접 이용하기도 한다.
즉, 도1에 도시된 바와 같이 반도체기판(10) 상에 절연막(12)을 형성시킨 후, 상기 절연막(12)에 콘택홀 또는 다마신 등의 패턴이 형성되도록 상기 절연막(12)을 제거시키고, 상기 콘택홀 또는 다마신 등의 패턴 등을 포함하는 절연막(12)의 표면으로 경계금속막(14)을 형성시킨 후, 텅스텐막 등과 같은 금속막(16)을 상기 콘택홀에는 매몰시키고, 다마신에는 금속배선으로 형성시키는 것이다.
여기서 상기 콘택홀 또는 다마신 등의 패턴 내에 텅스텐막 등과 같은 금속막(16)을 형성시키기 위한 공정의 수행에서는 상기 금속막(16)을 상기 콘택홀 또는 다마신 등의 패턴을 포함하는 절연막(12) 상에 금속막(16)을 형성시킨 후, 상기 금속막(16)을 전면적으로 식각시키는 공정을 수행하였다.
이러한 금속막(16)의 전면적인 식각에는 주로 씨엠피(CMP)공정 또는 에치백 등을 이용하였다.
여기서 상기 씨엠피공정은 상기 전면적인 식각 후, 세정공정 등의 부속공정을 필요로 하였고, 또한 슬러리(Slurry)를 사용하는 등으로 인하여 제조단가의 상승을 초래하였지만, 상기 에치백은 기존의 식각장치를 이용함으로써 상대적으로 유리한 측면이 있었다.
그러나 상기 에치백으로 이루어지는 금속막(16)의 전면적인 식각의 수행에서는 상기 전면적인 식각으로 인하여 식각대상의 표면으로 잔류하는 레지듀(Residue) 등을 제거하기 위한 오버에치(Over Etch)로 인하여 불량이 빈번하게 발생하였다.
즉, 도1에 도시된 바와 같이 다마신 등의 패턴의 저면(A)에 형성시킨 금속막(16) 및 경계금속막(14)이 식각되어 그 하부에 존재하는 절연막(12) 등이 노출되는 것이었다.
이러한 불량은 상기 다마신으로 형성시킨 패턴 뿐만 아니라 그 선폭이 넓게 형성된 콘택홀 등에서도 발생하였다.
즉, 종래의 금속막(16)을 형성시키는 공정의 수행시 콘택홀 또는 다마신 등의 패턴 내의 저면(A)에 형성시킨 금속막(16) 및 경계금속막(14)의 식각으로 인하여 빈번한 불량이 발생하는 것이었다.
따라서 종래의 금속막의 형성에서는 빈번한 불량의 발생으로 인하여 반도체소자의 신뢰도가 저하되는 문제점이 있었다.
본 발명의 목적은, 에치백을 이용한 콘택홀 또는 상감기법의 프로파일을 가지는 패턴 내의 금속막의 형성시 발생하는 불량을 최소화시켜 반도체소자의 신뢰도를 향상시키기 위한 반도체소자의 금속막 형성방법을 제공하는 데 있다.
본 발명의 다른 목적은, 금속막의 형성시 기존의 식각장치를 활용할 수 있는 에치백을 수행하기 위한 반도체소자의 금속막 형성방법을 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 금속막 형성방법은, 반도체기판 상에 제1절연막을 형성시킨 후, 상감기법의 프로파일을 가지는 패턴 등이 형성되도록 상기 제1절연막을 제거시키는 단계; 상기 상감기법의 프로파일을 가지는 패턴을 포함하는 절연막의 표면으로 경계금속막을 형성시킨 후, 그 상부에 금속막을 형성시키는 단계; 상기 금속막 상에 제2절연막을 형성시킨 후, 상기 금속막이 노출되도록 상기 제2절연막을 에치백시키는 단계; 및 상기 제1절연막 상의 경계금속막이 노출되도록 상기 금속막을 에치백시키는 단계를 구비하여 이루어짐을 특징으로 한다.
상기 금속막의 에치백으로 상기 상감기법의 프로파일을 가지는 패턴 내에 존재하는 제2절연막을 제거시키는 단계를 더 구비하는 것이 바람직하다.
상기 제1절연막은 아이엘디막(ILD Film)을 형성시키고, 상기 경계금속막은 티타늄막 및 티타늄나이트라이드막을 순차적으로 형성시키며, 상기 금속막은 텅스텐막을 형성시키고, 상기 제2절연막은 에스오지(SOG) 또는 산화막을 형성시키는 것이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도2 내지 도5는 본 발명에 따른 반도체소자의 금속막 형성방법의 일 실시예를 나타내는 단면도이다.
본 발명은 반도체소자의 금속배선 등을 형성시키기 위한 것으로써 먼저, 도2는 반도체기판(20) 상에 콘택홀 또는 상감기법의 프로파일을 가지는 패턴인 다마신 등의 패턴이 형성된 제1절연막(22) 및 상기 제1절연막(22)의 표면으로 경계금속막(24)이 형성되어 있다.
그리고 상기 경계금속막(24) 상에 금속배선 등으로 이루어지는 금속막(26)이 형성되어 있다.
여기서 본 발명의 상기 제1절연막(22)은 아이엘디막(ILD Film : Inter Layer Dielectric Film)을 형성시킬 수 있고, 상기 경계금속막(24)은 티타늄막(Ti Film) 및 티타늄나이트라이막(TiN Film)을 순차적으로 형성시킬 수 있으며, 상기 금속막(26)은 화학기상증착(CVD)공정 등의 수행으로 텅스텐막을 형성시킬 수 있다.
그리고 도3은 상기 금속막(26) 상에 제2절연막(28)을 형성시킨 상태를 나타내는 것으로써, 본 발명에서는 상기 제2절연막(28)을 에스오지(SOG : Spin on Glass) 또는 산화막 등으로 형성시킬 수 있다.
또한 도4 및 도5는 상기 제2절연막(28)을 에치백시켜 금속막(26)을 노출시킨 후, 상기 금속막(26)을 에치백시킨 상태를 나타내고 있다.
여기서 본 발명의 상기 금속막(26)의 에치백은 상기 경계금속막(24)이 노출되는 영역까지로 수행할 수 있는 것으로써, 이에 따라 다마신 등의 패턴이 형성되는 내에는 상기 제2절연막(28)이 존재한다.
따라서 본 발명은 상기 금속막(26)을 에치백시킨 후, 상기 다마신 등의 패턴 내에 존재하는 제2절연막(28)을 제거하는 공정을 수행할 수 있다.
이러한 구성으로 이루어지는 본 발명은 상기 제2절연막(28)을 상기 다마신 등의 패턴 내에 존재하도록 공정을 수행함으로써, 상기 금속막(26)의 에치백의 수행시 상기 제2절연막(28)이 마스크(Mask)의 역할을 함으로써 상기 다마신 등의 패턴 내의 저면에 존재하는 금속막(26) 및 경계금속막(24) 등이 식각되는 방지할 수 있다.
이에 따라 본 발명은 상기 다마신으로 형성시킨 패턴 뿐만 아니라 그 선폭이 넓게 형성된 콘택홀 등에 금속배선으로 이루어지는 금속막(26)의 형성시 에치백을 적극적으로 수행할 수 있다.
따라서 본 발명은 상기와 같이 불량의 발생을 최소화시킴으로써 씨엠피에 대비하여 상대적으로 유리한 에치백을 금속막의 형성에 이용함으로써 기존의 식각장치를 적극적으로 활용할 수 있다.
전술한 구성으로 이루어지는 본 발명의 실시예에 대한 작용 및 효과에 대하여 설명한다.
먼저, 반도체기판(20) 상에 아이엘디막으로 이루어지는 제1절연막(22)을 형성시킨 후, 콘택홀 또는 다마신 등의 패턴이 형성되도록 상기 제1절연막(22)을 제거시킨다.
그리고 상기 콘택홀 또는 다마신 등의 패턴을 포함하는 반도체기판(20)의 제1절연막(22)의 표면으로 티타늄막 및 티타늄나이트라이드막이 순차적으로 이루어지는 경계금속막(24)을 형성시킨다.
계속해서 상기 경계금속막(24)이 형성된 상부에 텅스텐막으로 이루어지는 금속막(26)을 형성시킨다.
여기서 상기 금속막(26)은 콘택홀에는 매몰되도록 형성시키고, 다마신에는 금속배선으로 형성시킨다.
그리고 상기 금속막(26) 상에 에스오지 또는 산화막 등으로 이루어지는 제2절연막(28)을 형성시킨다.
이어서 상기 금속막(26)이 노출되도록 상기 제2절연막(28)을 제거시키는 에치백을 수행한다.
이에 따라 본 발명은 상기 제2절연막(28)의 에치백의 수행으로 도4에 도시된 바와 같이 상기 금속막(26)을 노출시키고, 다마신의 패턴 내에만 상기 제2절연막(28)이 존재하도록 형성시킬 수 있다.
그리고 상기 제1절연막(22) 상의 경계금속막(24)이 노출되도록 상기 금속막(26)을 제거시키는 에치백을 수행한다.
여기서 상기 다마신의 패턴 내에 존재하는 제2절연막(28)은 상기 금속막(26)의 에치백의 수행시 마스크의 역할을 한다.
즉, 본 발명은 상기 금속막(26)의 에치백시 식각대상의 표면으로 잔류하는 레지듀를 제거하기 위하여 오버에치를 수행하여도 상기 다마신의 패턴 내에는 제2절연막(28)을 존재시켜 마스크의 역할을 수행토록 함으로써 상기 다마신의 패턴 내의 저면에 존재하는 금속막(26)이 식각되는 것을 방지할 수 있는 것이다.
이러한 마스크의 역할을 수행하는 제2절연막(28)의 형성은 상기 다마신의 패턴 뿐만 아니라 선폭을 넓게 형성시킨 콘택홀 등에도 적극적으로 응용할 수 있다.
그리고 본 발명은 상기 다마신의 패턴 내에 존재하는 제2절연막(28)을 제거시킨 후, 후속공정을 계속적으로 수행할 수 있다.
따라서 본 발명은 불량의 발생없이 에치백을 이용하여 상기 다마신 등의 패턴 내에 금속막(26)을 형성시킬 수 있다.
이에 따라 본 발명은 기존의 식각장치를 적극적으로 이용한 금속막(26)의 형성공정을 수행할 수 있다.
따라서, 본 발명에 의하면 에치백을 이용한 콘택홀 또는 상감기법의 프로파일을 가지는 패턴 내의 금속막의 형성시 발생하는 불량을 최소화시켜 반도체소자의 신뢰도를 향상시킬 수 있고, 또한 기존의 식각장치를 활용할 수 있는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
도1은 종래의 반도체소자의 금속막 형성방법에 따라 제조된 반도체소자를 나타내는 단면도이다.
도2 내지 도5는 본 발명에 따른 반도체소자의 금속막 형성방법의 일 실시예를 나타내는 단면도이다.
※도면의 주요부분에 대한 부호의 설명
10, 20 : 반도체기판 12 : 절연막
14, 24 : 경계금속막 16, 26 : 금속막
22 : 제1절연막 28 : 제2절연막

Claims (7)

  1. 반도체기판 상에 제1절연막을 형성시킨 후, 상감기법의 프로파일(Profile)을 가지는 패턴(Pattern) 등이 형성되도록 상기 제1절연막을 제거시키는 단계;
    상기 상감기법의 프로파일을 가지는 패턴을 포함하는 절연막의 표면으로 경계금속막을 형성시킨 후, 그 상부에 금속막을 형성시키는 단계;
    상기 금속막 상에 제2절연막을 형성시킨 후, 상기 금속막이 노출되도록 상기 제2절연막을 에치백(Etch Back)시키는 단계; 및
    상기 제1절연막 상의 경계금속막이 노출되도록 상기 금속막을 에치백시키는 단계;
    를 구비하여 이루어짐을 특징으로 하는 반도체소자의 금속막 형성방법.
  2. 제 1 항에 있어서,
    상기 금속막을 에치백시키는 단계 이후에 수행되며, 상기 상감기법의 프로파일을 갖는 패턴 내에 잔류하는 제2절연막을 제거하는 단계를 더 구비하는 것을 특징으로 하는 반도체소자의 금속막 형성방법.
  3. 제 1 항에 있어서,
    상기 제1절연막은 아이엘디막(ILD Film)을 형성시키는 것을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
  4. 제 1 항에 있어서,
    상기 경계금속막은 티타늄막(Ti Film) 및 티타늄나이트라이드막(TiN Film)을 순차적으로 형성시키는 것을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
  5. 제 1 항에 있어서,
    상기 금속막은 텅스텐막(W Film)을 형성시키는 것을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
  6. 제 1 항에 있어서,
    상기 제2절연막은 에스오지(SOG)를 형성시키는 것을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
  7. 제 1 항에 있어서,
    상기 제2절연막은 산화막을 형성시키는 것을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
KR10-1998-0026953A 1998-07-04 1998-07-04 반도체소자의 금속막 형성방법 KR100493850B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0026953A KR100493850B1 (ko) 1998-07-04 1998-07-04 반도체소자의 금속막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0026953A KR100493850B1 (ko) 1998-07-04 1998-07-04 반도체소자의 금속막 형성방법

Publications (2)

Publication Number Publication Date
KR20000007552A KR20000007552A (ko) 2000-02-07
KR100493850B1 true KR100493850B1 (ko) 2005-08-29

Family

ID=19543098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0026953A KR100493850B1 (ko) 1998-07-04 1998-07-04 반도체소자의 금속막 형성방법

Country Status (1)

Country Link
KR (1) KR100493850B1 (ko)

Also Published As

Publication number Publication date
KR20000007552A (ko) 2000-02-07

Similar Documents

Publication Publication Date Title
US7129162B2 (en) Dual cap layer in damascene interconnection processes
JP3312604B2 (ja) 半導体装置の製造方法
US6554002B2 (en) Method for removing etching residues
KR100493850B1 (ko) 반도체소자의 금속막 형성방법
US6465343B1 (en) Method for forming backend interconnect with copper etching and ultra low-k dielectric materials
KR100254567B1 (ko) 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법
KR100515058B1 (ko) 금속 패턴을 갖는 반도체 소자의 형성방법
KR20040093565A (ko) 반도체 소자의 제조방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
KR100223265B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100379530B1 (ko) 반도체 소자의 듀얼 다마신 형성방법
KR100393968B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR20000007264A (ko) 반도체소자의 금속막 형성방법
KR100630568B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100327581B1 (ko) 반도체 소자의 금속배선 형성방법
KR100827489B1 (ko) 반도체 소자의 제조방법
KR20000055794A (ko) 화학 물리적 연마 공정의 부산물 제거 방법
KR20000001936A (ko) 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자
KR100639002B1 (ko) 반도체 소자의 비아 홀 결손 개선 방법
KR100218246B1 (ko) 접촉개구부의 제조방법
KR100443515B1 (ko) 비아홀 형성 방법
KR19990069179A (ko) 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee