KR19990069179A - 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자 - Google Patents

Abstract

본 발명은 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자에 관한 것이다.

본 발명의 반도체소자의 제조방법은, 콘택홀을 형성시킬 수 있는 패턴으로 포토레지스트를 형성시키는 단계; 소정의 영역의 절연막을 소정의 깊이까지로만 제거시킬 수 있는 습식식각공정을 수행하는 단계; 소정의 깊이까지 제거된 절연막의 영역에 콘택홀이 형성되도록 상기 절연막을 제거시킬 수 있는 건식식각공정을 수행하는 단계; 포토레지스트를 제거시킬 수 있는 스트립공정을 수행하는 단계; 절연막의 표면 상에 경계금속막을 형성시키는 공정을 수행하는 단계; 경계금속막 상에 텅스텐막을 형성시키는 공정을 수행하는 단계; 및 상기 텅스텐막을 에치백시키는 공정을 수행하는 단계를 구비하여 이루어짐을 특징으로 한다.

본 발명의 반도체소자는, 금속막이 채워진 콘택홀의 입구의 영역이 상기 콘택홀의 입구의 이하의 영역보다 넓게 형성된 것을 특징으로 한다.

따라서, 금속막의 형성시 보이드 등의 발생을 방지하여 이로 인한 불량을 최소화시킴으로써 반도체소자의 신뢰도가 향상되는 효과가 있다.

Description

반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자

본 발명은 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자에 관한 것으로서, 보다 상세하게는 콘택홀(Contact)을 형성시키는 식각공정의 수행을 습식식각공정 및 건식식각공정을 순차적으로 수행하는 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자에 관한 것이다.

일반적으로 반도체소자는 반도체기판 상에 소자의 특성에 따른 패턴(Pattern)을 형성시킴으로써 제조된다.

이러한 반도체소자의 제조에서는 소자들의 전기적인 접촉, 소자들의 전기적인 연결 또는 외부와의 전기적인 연결 등의 기능을 수행하는 금속막을 형성시키는 금속공정을 수행한다.

그리고 상기 금속공정에서는 주로 알루미늄막(Al Film)을 형성시켰으나, 최는에는 텅스텐막(W Film)을 형성시키는 추세이다.

즉, 상기 패턴으로 형성시키는 콘택홀의 내부에는 스텝커버리지(Step Coverage)가 우수한 상기 텅스텐막을 형성시키고, 그 상부에 알루미늄막을 형성시키는 추세이다.

그러나 최근의 반도체소자는 상기 패턴으로 형성시키는 콘택홀의 선폭(CD : Critical Dimension)이 미세화되어가고, 이에 따라 상기 금속막의 형성시 여러가지 결함들이 노출되었다.

이러한 금속막의 형성시 노출되는 결함들 중에서 특히, 콘택홀의 내부에 상기 텅스텐막이 완전히 채워지지 않는 보이드(Void)의 발생은 후속되는 공정의 수행에서 치명적인 결함으로 작용하였다.

즉, 상기 텅스텐막을 형성시킨 후, 후속되는 상기 텅스텐막의 에치백(Etch Back)의 수행에서 상기 텅스텐막의 보이드의 발생은 여러가지 불량을 발생시키는 원인으로 작용하였다.

따라서 종래의 금속막의 형성시 텅스텐막의 보이드로 야기되는 불량으로 인하여 반도체소자의 신뢰도가 저하되는 문제점이 있었다.

본 발명의 목적은, 금속막의 형성시 텅스텐막의 보이드의 발생을 최소화시켜 이에 따른 불량의 발생을 방지함으로써 반도체소자의 신뢰도를 향상시키기 위한 반도체소자의 금속막 형성방법 및 이에 따라 제조되는 반도체소자를 제공하는 데 있다.

도1 내지 도8은 본 발명에 따른 반도체소자의 금속막 형성방법의 일 실시예를 나타내는 단면도이다.

※도면의 주요부분에 대한 부호의 설명

10 : 반도체기판 12 : 절연막

14 : 포토레지스트 16 : 경계금속막

18 : 텅스텐막 20 : 알루미늄막

상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 금속막 형성방법은, 반도체기판 상에 형성시킨 절연막에 콘택홀을 형성시킬 수 있는 패턴으로 포토레지스트를 형성시키는 단계; 상기 포토레지스트의 패턴의 형성으로 노출되는 소정의 영역의 절연막을 소정의 깊이까지로만 제거시킬 수 있는 습식식각공정을 수행하는 단계; 상기 습식식각공정의 수행으로 소정의 깊이까지 제거된 절연막의 영역에 콘택홀이 형성되도록 상기 절연막을 제거시킬 수 있는 건식식각공정을 수행하는 단계; 상기 절연막 상에 잔류하는 포토레지스트를 제거시킬 수 있는 스트립공정을 수행하는 단계; 상기 콘택홀의 저면을 포함하는 절연막의 표면 상에 경계금속막을 형성시키는 공정을 수행하는 단계; 상기 콘택홀을 포함하는 경계금속막 상에 텅스텐막을 형성시키는 공정을 수행하는 단계; 및 상기 콘택홀에 형성된 텅스텐막의 표면을 포함하는 경계금속막의 표면이 노출되도록 상기 텅스텐막을 에치백시키는 공정을 수행하는 단계를 구비하여 이루어짐을 특징으로 한다.

상기 에치백공정의 수행으로 노출되는 텅스텐막의 표면을 포함하는 경계금속막 상에는 반도체소자의 금속배선의 역할을 수행할 수 있 알루미늄막을 형성시키는 공정을 수행하는 단계를 더 구비하는 것이 바람직하다.

상기 절연막은 플라즈마산화막, 비피에스지막 또는 플라즈마산화막 및 비피에스지막이 포함되는 다층막인 것이 바람직하다.

상기 습식식각공정의 수행시 제거되는 절연막은 1,000Å 이하의 깊이까지로만 제거시키는 것이 바람직하다.

상기 경계금속막은 티타늄막 및 질화티타늄막이 순차적으로 형성되는 다층막히고, 상기 경계금속막은 스퍼터링으로 형성시키는 것이 바람직하다.

상기 경계금속막은 1,000Å 내지 1,500Å 정도의 두께로 형성시키는 것이 바람직하다.

상기 텅스텐막은 화학기상층착을 이용하여 형성시키는 것이 바람직하다.

본 발명에 따른 반도체소자는, 금속막이 채워진 콘택홀의 입구의 영역이 상기 콘택홀의 입구의 이하의 영역보다 넓게 형성된 것을 특징으로 한다.

상기 콘택홀로 형성되는 절연막의 표면 및 상기 콘택홀의 저면 상에는 경계금속막이 형성된 것이 바람직하고, 상기 콘택홀에 채워지는 금속막은 텅스텐막인 것이 바람직하다.

이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.

먼저, 도1은 반도체기판(10) 상에 형성시킨 절연막(12)에 콘택홀을 형성시킬 수 있는 패턴으로 포토레지스트(Photo Resist)(14)가 형성되어 있는 상태를 나타내고 있다.

여기서 상기 절연막(12)은 플라즈마산화막(Plasma Enhanced Oxide Film), 비피에스지막(BPSG Film) 또는 플라즈마산화막 및 비피에스지막이 포함되는 다층막을 형성시킬 수 있다.

그리고 도2는 상기 포토레지스트(14)의 패턴의 형성으로 노출된 절연막(12)이 소정의 깊이까지로 제거된 상태를 나타내고 있다.

여기서 본 발명의 상기 절연막(12)의 제거는 습식식각공정을 수행하여 1,000Å 이하의 깊이까지로 제거시킬 수 있고, 실시예에서는 500Å의 깊이까지로 상기 절연막(12)을 제거시킨다.

그리고 본 발명의 상기 습식식각공정의 수행으로 제거되는 절연막(12)의 프로파일(Profile)은 등방성모드(Isotropic Mode)로 형성된다.

계속해서 도3 및 도4는 상기 소정의 깊이까지로 제거된 소정의 영역의 절연막(12)을 완전히 제거시켜 콘택홀을 형성시킨 후, 상기 절연막(12) 상에 잔류하는 포토레지스트(14)를 제거시킨 상태를 나타내고 있다.

여기서 본 발명은 상기 절연막(12)을 건식식각공정의 수행으로 제거시킬 수 있는 것으로써, 상기 습식식각공정 및 건식식각공정의 수행으로 형성되는 콘택홀의 프로파일은 상기 콘택홀의 입구의 영역이 그 이하의 영역보다 넓게 형성되는 것으로 나타난다.

그리고 도5는 상기 콘택홀의 저면을 포함하는 절연막(12)의 표면 상에 경계금속막(16)이 형성되어 있는 상태를 나타내고 있다.

여기서 본 발명은 상기 경계금속막(16)을 티타늄막(Ti Film) 및 질화티타늄막(TiN Film)을 순차적으로 형성시킬 수 있다.

그리고 본 발명은 상기 경계금속막(16)을 스퍼터링(Sputtering)을 이용하여 형성시킬 수 있고, 동일챔버를 이용하여 인시튜(In-situ)로 형성시킬 수 있다.

또한 본 발명의 상기 경계금속막(16)은 1,000Å 내지 1,500Å 정도의 두께로 형성시킬 수 있고, 실시예에서는 1,200Å의 두께로 형성시킨다.

즉, 상기 1,200Å의 두께로 형성시키는 본 발명의 경계금속막(16)은 상기 티타늄막 및 질화티타늄막을 각각 600Å의 두께로 형성시킨다.

이어서 도6은 상기 콘택홀을 포함하는 경계금속막(16) 상에 텅스텐막(18)을 형성시킨 상태를 나타내고 있다.

여기서 본 발명은 상기 텅스텐막(18)을 화학기상증착(CVD)을 이용하여 형성시킬 수 있다.

그리고 도7은 상기 콘택홀에 형성된 텅스텐막(18)의 표면을 포함하는 경계금속막(16)의 표면이 노출된 상태를 나타내고 있다.

여기서 본 발명은 에치백공정을 수행하여 상기 콘택홀에 형성된 텅스텐막(18)을 포함하는 경계금속막(16)의 표면이 노출되도록 상기 텅스텐막(18)을 제거시킨다.

계속해서 도8은 상기 콘택홀에 형성된 텅스텐막(18)을 포함하는 경계금속막(16) 상에 알루미늄막(20)을 형성시킨 상태를 나타내고 있다.

이러한 구성으로 이루어지는 본 발명은 상기 콘택홀의 형성시 습식식각공정 및 건식식각공정의 수행으로 상기 콘택홀의 입구의 영역이 이하의 영역보다 넓게 형성시킴으로써 경계금속막(16)의 형성시 오버행(Overhang)의 발생을 방지할 수 있고 이로 인해 텅스텐막(18)의 형성시 상기 콘택홀의 내부에서 발생되는 보이드를 방지할 수 있다.

이에 따라 본 발명은 텅스텐막(18)을 포함하는 금속막의 형성시 콘택홀의 내부에서 발생하는 보이드를 방지함으로써 이로 인한 불량의 발생을 미연에 방지할 수 있다.

전술한 구성으로 이루어지는 본 발명의 구체적인 실시예에 따른 작용 및 효과에 대하여 설명한다.

먼저, 사진식각공정을 수행하여 반도체기판(10) 상에 형성된 절연막(12)의 소정의 영역에 콘택홀을 형성시킬 수 있는 패턴으로 포토레지스트(14)를 형성시킨다.

그리고 습식식각공정을 수행하여 상기 소정의 영역의 절연막(12)을 500Å의 깊이까지만 제거시킨다.

여기서 상기 습식식각공정의 수행으로 형성되는 절연막(12)의 프로파일은 등방성모드로 나타난다.

이어서 건식식각공정을 수행하여 상기 소정의 영역의 절연막(12)을 제거시킨 후, 상기 절연막(12) 상에 잔류하는 포토레지스트(14)를 제거시키는 스트립(Strip)공정을 수행한다.

이에 따라 본 발명은 도4에 도시된 바와 같은 입구의 영역이 그 이하의 영역보다 넓은 프로파일을 가지는 콘택홀을 형성시킬 수 있다.

계속해서 상기 콘택홀의 저면을 포함하는 절연막(12)의 표면 상에 티타늄막 및 질화티타늄막이 순차적으로 형성되는 다층막인 경계금속막(16)을 형성시킨다.

여기서 상기 경계금속막(16)은 스퍼터링을 이용하여 1,200Å의 두께로 형성시킬 수 있는 것으로서, 상기 티타늄막을 600Å의 두께로 형성시킨 후, 그 상부에 질화티타늄막을 600Å의 두께로 형성시킨다.

그리고 상기 콘택홀을 포함하는 경계금속막(16) 상에 화학기상증착을 이용하여 텅스텐막(18)을 형성시킨 후, 에치백공정을 수행하여 상기 콘택홀에 형성된 텅스텐막(18)의 표면을 포함하는 경계금속막(16)의 표면이 노출되도록 상기 텅스텐막(18)을 제거시킨다.

계속해서 상기 에치백공정의 수행으로 노출된 텅스텐막(18)의 표면을 포함하는 경계금속막(16) 상에 알루미늄막(20)을 형성시킨다.

이러한 구성으로 이루어지는 본 발명은 상기 콘택홀의 형성을 습식식각공정 및 건식식각공정을 수행하여 입구의 영역이 그 이하의 영역보다 넓은 프로파일을 가지는 콘택홀을 형성시킴으로써 경계금속막(16)의 형성시 오버행을 방지함으로써, 텅스텐막(18)의 형성시 콘택홀의 내부에서 발생하는 보이드를 방지할 수 있다.

또한 종래와는 달리 상기 콘택홀의 저면의 선폭을 확보하는 프로파일로 형성시킬 수 있어 콘택저항 등을 감소시킬 수 있다.

이에 따라 본 발명은 콘택홀의 선폭이 미세화되어가는 최근의 반도체소자의 금속막의 형성시 주로 이용하는 텅스텐막(18)으로 인해 야기되는 불량을 방지할 수 있다.

즉, 상기 콘택홀을 습식식각공정 및 건식식각공정을 수행하여 그 입구의 영역을 넓게 형성시킴으로써 경계금속막(16)의 오버행을 방지하여 텅스텐막(18)의 형성시 상기 콘택홀에서 발생되는 보이드를 방지할 수 있다.

이에 따라 본 발명은 상기 콘택홀에서 발생되는 텅스텐막(18)의 보이드로 인한 불량의 발생을 방지할 수 있다.

따라서, 본 발명에 의하면 텅스텐막을 포함하는 금속막의 형성시 보이드 등의 발생을 방지하여 이로 인한 불량을 최소화시킴으로써 반도체소자의 신뢰도가 향상되는 효과가 있다.

이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (11)

1. 반도체기판 상에 형성시킨 절연막에 콘택홀(Contact Hole)을 형성시킬 수 있는 패턴(Pattern)으로 포토레지스트(Photo Resist)를 형성시키는 단계;

   상기 포토레지스트의 패턴의 형성으로 노출되는 소정의 영역의 절연막을 소정의 깊이까지로만 제거시킬 수 있는 습식식각공정을 수행하는 단계;

   상기 습식식각공정의 수행으로 소정의 깊이까지 제거된 절연막의 영역에 콘택홀이 형성되도록 상기 절연막을 제거시킬 수 있는 건식식각공정을 수행하는 단계;

   상기 절연막 상에 잔류하는 포토레지스트를 제거시킬 수 있는 스트립(Strip)공정을 수행하는 단계;

   상기 콘택홀의 저면을 포함하는 절연막의 표면 상에 경계금속막(16)(Barrier Metal Film)을 형성시키는 공정을 수행하는 단계;

   상기 콘택홀을 포함하는 경계금속막 상에 텅스텐막(W Film)을 형성시키는 공정을 수행하는 단계; 및

   상기 콘택홀에 형성된 텅스텐막의 표면을 포함하는 경계금속막(16)의 표면이 노출되도록 상기 텅스텐막을 에치백(Etch Back)시키는 공정을 수행하는 단계;

   를 구비하여 이루어짐을 특징으로 하는 반도체소자의 금속막 형성방법.
2. 제 1 항에 있어서,

   상기 에치백공정의 수행으로 노출되는 텅스텐막의 표면을 포함하는 경계금속막(16) 상에 알루미늄막(Al Film)을 형성시키는 공정을 수행하는 단계를 더 구비하여 이루어짐을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
3. 제 1 항에 있어서,

   상기 절연막은 플라즈마산화막(Plasma Enhanced Oxide), 비피에스지막(BPSG Film) 또는 플라즈마산화막 및 비피에스지막이 포함되는 다층막임을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
4. 제 1 항에 있어서,

   상기 습식식각공정의 수행시 제거되는 절연막은 1,000Å 이하의 깊이까지로만 제거시킴을 특징으로 하는 상기 반도체소자의 금속막 형성방법
5. 제 1 항에 있어서,

   상기 경계금속막은 티타늄막(Ti Film) 및 질화티타늄막(TiN Film)이 순차적으로 형성되는 다층막임을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
6. 제 1 항에 있어서,

   상기 경계금속막은 스퍼터링(Sputtering)으로 형성시킴을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
7. 제 1 항에 있어서,

   상기 경계금속막은 1,000Å 내지 1,500Å 정도의 두께로 형성시킴을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
8. 제 1 항에 있어서,

   상기 텅스텐막은 화학기상층착(CVD)을 이용하여 형성시킴을 특징으로 하는 상기 반도체소자의 금속막 형성방법.
9. 금속막이 채워진 콘택홀의 입구의 영역이 상기 콘택홀의 입구의 이하의 영역보다 넓게 형성된 것을 특징으로 하는 반도체소자.
10. 제 9 항에 있어서,

    상기 콘택홀로 형성되는 절연막의 표면 및 상기 콘택홀의 저면 상에는 경계금속막이 형성된 것을 특징으로 하는 상기 반도체소자.
11. 제 9 항에 있어서,

    상기 콘택홀에 채워지는 금속막은 텅스텐막인 것을 특징으로 하는 상기 반도체소자.