CN107026113B - 半导体装置的制造方法和系统 - Google Patents

半导体装置的制造方法和系统 Download PDF

Info

Publication number
CN107026113B
CN107026113B CN201610073030.4A CN201610073030A CN107026113B CN 107026113 B CN107026113 B CN 107026113B CN 201610073030 A CN201610073030 A CN 201610073030A CN 107026113 B CN107026113 B CN 107026113B
Authority
CN
China
Prior art keywords
metal
layer
gas
deposition
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610073030.4A
Other languages
English (en)
Other versions
CN107026113A (zh
Inventor
徐建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610073030.4A priority Critical patent/CN107026113B/zh
Priority to US15/348,729 priority patent/US9966307B2/en
Priority to EP17152662.7A priority patent/EP3206222B1/en
Publication of CN107026113A publication Critical patent/CN107026113A/zh
Priority to US15/938,899 priority patent/US10217663B2/en
Application granted granted Critical
Publication of CN107026113B publication Critical patent/CN107026113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Abstract

本发明公开了一种半导体装置的制造方法和系统，涉及半导体技术领域。其中，所述方法包括：提供衬底；在所述衬底上进行成核处理，以形成金属的成核层；在成核层上以第一温度进行第一沉积，以形成所述金属的第一层；以第一气体作为刻蚀源气体回刻所述金属的第一层；在回刻步骤之后，以第二气体作为清洗气体对回刻后的衬底进行清洗；以及在清洗步骤之后，在回刻后剩余的所述金属的第一层上进行第二沉积，以形成所述金属的第二层。本发明实施例可以使得沉积的金属的厚度更均匀。

Description

半导体装置的制造方法和系统
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体装置的制造方法和系统。
背景技术
在集成电路的制造工艺中，由于具有良好的间隙填充性能，化学气相沉积(CVD)被用来沉积钨(W)，例如，用于接触插塞间隙填充或金属栅极的电极材料填充等。
随着器件尺寸的减小，为了获得更好的填充性能，例如为了使得填充的材料中的缝隙或孔洞更少，通常采用沉积-刻蚀-沉积(deposition-etch-deposition，D-E-D)的工艺来进行填充。
但是，发明人发现，仅通过沉积的方式形成的W的厚度很均匀，波动范围很小，而通过D-E-D的方式形成的W的厚度不均匀，波动范围很大。例如，通过沉积的方式形成厚度约3000埃的W，其厚度波动范围可以在±100埃，而通过D-E-D的方式形成相同厚度的W时，其厚度范围甚至超过±300埃。
因此，有必要提出一种方案来改进现有技术的工艺，以使得沉积的材料的厚度更均匀同时仍保持良好的填充性能。
发明内容
本公开的一个实施例的目的在于提出一种半导体装置的制造方法和系统，以使得沉积的金属的厚度更均匀。
根据本公开的一个实施例，提供了一种半导体装置的制造方法，包括以下步骤：提供衬底；在所述衬底上进行成核处理，以形成金属的成核层；在成核层上以第一温度进行第一沉积，以形成所述金属的第一层；以第一气体作为刻蚀源气体回刻所述金属的第一层；在回刻步骤之后，以第二气体作为清洗气体对回刻后的衬底进行清洗；以及在清洗步骤之后，在回刻后剩余的所述金属的第一层上进行第二沉积，以形成所述金属的第二层。
在一个实施方式中，所述第二气体为还原性气体，适于去除所述回刻导致的残留物。
在一个实施方式中，所述第二层包括下层和上层；所述在回刻后剩余的所述金属的第一层上进行第二沉积包括：在回刻后剩余的金属上以第一温度沉积所述金属，以形成所述下层；以及在所述金属的下层上以第二温度沉积所述金属，以形成所述上层；其中，所述第二温度高于所述第一温度。
在一个实施方式中，以第一反应气体来进行所述成核处理；以第二反应气体来进行所述第一沉积和第二沉积；其中，所述第一反应气体包括六氟化钨和硅烷，或者包括六氟化钨和乙硼烷；所述第二反应气体包括六氟化钨和氢气。
在一个实施方式中，所述衬底具有凹陷；所述在所述衬底上进行成核处理，以形成金属的成核层包括：在所述凹陷内进行成核处理，以形成金属的成核层。
在一个实施方式中，所述金属为钨；所述第一气体为含氟的气体；所述第二气体为氢气。
在一个实施方式中，所述清洗的工艺条件为：温度为280-330℃；氢气的流量为10000-16000sccm。
在一个实施方式中，所述第一气体为三氟化氮气体，三氟化氮气体的流量为3-20sccm。
在一个实施方式中，还包括：对所述金属的第二层进行平坦化处理。
在一个实施方式中，所述成核处理在沉积腔室的第一工作站进行；所述第一沉积在沉积腔室的第二工作站进行；所述回刻在刻蚀腔室进行；所述清洗在沉积腔室的第一工作站进行；所述第二沉积在沉积腔室的第二工作站或者在沉积腔室的一个或多个第三工作站进行。
在一个实施方式中，所述成核处理在沉积腔室的第一工作站进行；所述第一沉积在沉积腔室的第二工作站进行；所述回刻在刻蚀腔室进行；所述清洗在沉积腔室的第一工作站进行；所述在回刻后剩余的金属上以第一温度沉积所述金属的步骤在沉积腔室的第二工作站进行；所述在所述金属的下层上以第二温度沉积所述金属的步骤在沉积腔室的一个或多个第三工作站进行。
根据本公开的另一个实施例，提供了一种半导体装置的制造系统，所述系统包括沉积腔室和刻蚀腔室；所述沉积腔室包括：所述沉积腔室包括第一工作站、第二工作站、以及一个或多个第三工作站；其中，所述第一工作站接收衬底，在所述衬底上进行成核处理，以形成金属的成核层，在所述成核处理后，将衬底转移到所述第二工作站；所述第二工作站接收成核处理后的衬底，在成核层上以第一温度进行第一沉积，以形成所述金属的第一层，然后将衬底转移到所述刻蚀腔室；所述刻蚀腔室接收第一沉积处理后的衬底，以第一气体作为刻蚀源气体回刻所述金属的第一层，然后将回刻后的衬底转移到所述第一工作站；所述第一工作站接收回刻后的衬底，以第二气体作为清洗气体对所述回刻后的衬底进行清洗，以及将清洗后的衬底转移到所述第二工作站或第三工作站，以在回刻后剩余的所述金属的第一层上进行第二沉积，以形成所述金属的第二层。
在一个实施方式中，所述第二气体为还原性气体，适于去除所述回刻导致的残留物。
在一个实施方式中，所述第二层包括下层和上层；所述第一工作站将清洗后的衬底转移到所述第二工作站；所述第二工作站在回刻后剩余的金属上以第一温度沉积所述金属，以形成所述下层，然后将衬底转移到所述第三工作站；所述第三工作站在所述金属的下层上以第二温度沉积所述金属，以形成所述上层；其中，所述第二温度高于所述第一温度。
在一个实施方式中，所述第一工作站以第一反应气体来进行所述成核处理；所述第二工作站以第二反应气体来进行所述第一沉积和第二沉积；其中，所述第一反应气体包括六氟化钨和硅烷，或者包括六氟化钨和乙硼烷；所述第二反应气体包括六氟化钨和氢气。
在一个实施方式中，所述衬底具有凹陷；所述第一工作站用于在所述凹陷内进行成核处理，以形成金属的成核层。
在一个实施方式中，所述金属为钨；所述第一气体为含氟的气体；所述第二气体为氢气。
在一个实施方式中，所述清洗的工艺条件为：温度为280-330℃；氢气的流量为10000-16000sccm。
在一个实施方式中，所述第一气体为三氟化氮气体，三氟化氮气体的流量为3-20sccm。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：
图1为根据本公开一个实施例的半导体装置的制造方法的简化流程图；
图2A-图2F示出了根据本公开一个实施例的半导体装置的制造方法的工艺过程的示意截面图；
图3示出了根据本公开一个实施例的半导体装置的制造系统的结构示意图；
图4示出了根据本公开的方法沉积的金属的厚度与利用现有的方法沉积的金属的厚度的对比示意图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、设备和装置可能不作详细讨论，但在适用这些技术、设备和装置情况下，这些技术、设备和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
本公开的发明人对通过D-E-D的方式形成的W的厚度不均匀的问题进行了研究，发现：在刻蚀步骤后，会有一些残余物留下，例如残余的氟(以离子形式存在)，从而在后续沉积W的工艺中产生钝化效应(passivation effect)，即残余物会影响W的沉积，而不同程度的残余会对W的沉积造成不同程度的影响，从而使得形成的W呈现出厚度的波动。据此，发明人提出了如下方案。
图1为根据本公开一个实施例的半导体装置的制造方法的简化流程图。如图1所示，该方法包括以下步骤：
在步骤101，提供衬底。衬底例如可以是硅衬底。衬底中可以形成有用于形成接触插塞或金属电极的凹陷。衬底中还可以形成有其他部件，例如浅沟槽隔离(STI)结构等。
在步骤103，在衬底上进行成核处理，以形成金属的成核层。
以金属为W为例，可以以高活性的第一反应气体来进行成核处理，例如，第一反应气体可以包括六氟化钨和硅烷，或者可以包括六氟化钨和乙硼烷。除了包括上述气体外，第一反应气体还可以包括氢气。成核处理优选在低温(例如280-330℃的范围内)下进行。
在步骤105，在成核层上以第一温度进行第一沉积，以形成金属的第一层。
在一个实施例中，可以以第二反应气体通过CVD来进行第一沉积，第二反应气体可以包括六氟化钨和氢气。第一温度优选为低温，例如第一温度在280-330℃的范围内。低温沉积时沉积速度非常低，接近
Figure BDA0000920115040000061
阶梯覆盖率较好。
在步骤107，以第一气体作为刻蚀源气体回刻金属的第一层。
第一气体可以为含氟的气体，例如三氟化氮气体等，三氟化氮气体的流量可以为3-20sccm，例如5sccm、10sccm、15sccm等。在一个实施例中，可以通过远程等离子源(RPS)将刻蚀源气体解离，然后引入腔室进行刻蚀。
在步骤109，以第二气体作为清洗气体对回刻步骤之后的衬底进行清洗。
第二气体可以为还原性气体，适于去除回刻导致的残留物，残余物例如是吸附在衬底上的F的残余物，例如，残余物可以是以F离子的形式存在。优选地，第二气体可以为氢气，通过如下反应[H]+[F]＝HF，可以产生可挥发的HF，使得吸附的F离子被清除。在一个实施例中，可以在280-330℃的温度范围内，以流量为10000-16000sccm(例如12000sccm、15000sccm等)的氢气进行清洗，从而可以更好地去除回刻留下的残余物。
在步骤111，在回刻后剩余的金属的第一层上进行第二沉积，以形成金属的第二层。
例如，可以以上述第二反应气体来进行第二沉积。在一个实施例中，所形成的第二层可以包括下层和上层。在回刻后剩余的金属的第一层上进行第二沉积的步骤可以包括：在回刻后剩余的金属上以第一温度沉积金属，以形成下层；以及在金属的下层上以第二温度沉积金属，以形成上层。第二温度优选高于第一温度，例如，第一温度在280-330℃的范围内，而第二温度在380-420℃的范围内。以低温(280-330℃)进行沉积是为了更好的填充缝隙，并进一步完善衬底表面W的覆盖，为后续的高温(380-420℃)沉积W更好地生长作好铺垫。通过CVD的方式在高温下沉积W是一个快速生长较大晶粒W的过程，可以形成大晶粒、低阻抗的金属W。
下面列举一个具体的例子并结合图2A-图2F对本公开半导体装置的制造方法进行说明。由于上面已经详细介绍了制造方法各步骤的具体实现，因此，下面仅做简单说明。
首先，如图2A所示，提供具有凹陷211的衬底201，该凹陷211可以用于形成接触插塞或金属电极。在形成金属电极的情况下，凹陷211内可以形成有界面层(IL层)、高K电介质层和功函数金属层中的一层或多层(未示出)。
然后，如图2B所示，在衬底201上进行成核处理，以形成金属的成核层202。该步骤在凹陷211内的表面形成了金属的成核层202。
接下来，如图2C所示，在成核层202上以第一温度进行第一沉积，以形成金属的第一层203。
之后，如图2D所示，以第一气体作为刻蚀源气体回刻金属的第一层202。优选地，凹陷211上部的金属的第一层202的刻蚀速率大于凹陷211下部的金属的第一层202的刻蚀速率，从而有利于后续填充的金属形成理想的形状。
然后，以第二气体作为清洗气体对回刻步骤之后的衬底进行清洗，从而去除回刻后的残余物。
之后，如图2E所示，在回刻后剩余的金属的第一层上进行第二沉积，以形成金属的第二层204。在一个实施例中，首先，可以在回刻后剩余的金属203上以第一温度沉积金属，以形成下层214；这里，下层214可以填充凹陷的一部分或填充满凹陷，图2E示意性地示出了下层214填充满凹陷的情况。然后，在金属的下层214上以第二温度(优选高于第一温度)沉积金属，以形成上层224。
之后，如图2F所示，对金属的第二层进行平坦化处理，例如使得金属的第二层的上表面(例如可以是下层的上表面)与金属的第一层203的上表面基本齐平。
图1所示各步骤可以在不同的腔室或工作站(station)进行。在一个实施例中，图1所示步骤可以在沉积腔室的第一工作站进行；步骤105的第一沉积可以在沉积腔室的第二工作站进行；步骤107的回刻可以在刻蚀腔室进行；步骤109的清洗可以在沉积腔室的第一工作站进行；步骤111的第二沉积可以在沉积腔室的第二工作站或者在沉积腔室的一个或多个第三工作站进行。
另外，在第二沉积形成下层和上层的情况下，在回刻后剩余的金属上以第一温度沉积所述金属的步骤可以在沉积腔室的第二工作站进行，在所述金属的下层上以第二温度沉积所述金属的步骤可以在沉积腔室的第三工作站进行。
本公开还提供了一种半导体装置的制造系统，可以用于实现上述各步骤。下面结合图3进行说明。
图3示出了根据本公开一个实施例的半导体装置的制造系统的结构示意图。如图3所示，该系统包括沉积腔室301和刻蚀腔室302，其中，沉积腔室301可以包括第一工作站311、第二工作站321、以及一个或多个第三工作站331。
下面对沉积腔室301中的第一工作站311、第二工作站321和第三工作站331以及刻蚀腔室302在工作时的操作进行说明。
第一工作站311接收衬底，在衬底上进行成核处理，以形成金属的成核层，在成核处理后，将衬底转移到第二工作站321。在一个实施例中，金属可以为钨。在一个实施例中，所述衬底具有凹陷；所述第一工作站311用于在所述凹陷内进行成核处理，以形成金属的成核层。
第二工作站321接收成核处理后的衬底，在成核层上以第一温度进行第一沉积，以形成金属的第一层，然后将衬底转移到刻蚀腔室302。这里，第二工作站321可以先将衬底转移到第一工作站311，然后再转移到刻蚀腔室302。
刻蚀腔室302接收第一沉积处理后的衬底，以第一气体作为刻蚀源气体回刻金属的第一层，然后将回刻后的衬底转移到第一工作站311。例如，第一气体可以为含氟的气体；第二气体可以为氢气。进一步地，第一气体可以为三氟化氮气体，三氟化氮气体的流量可以为3-20sccm。
第一工作站311接收回刻后的衬底，以第二气体作为清洗气体对回刻后的衬底进行清洗，在清洗步骤之后，将清洗后的衬底转移到第二工作站321或第三工作站331，以由第二工作站321或第三工作站331在回刻后剩余的金属的第一层上进行第二沉积，从而形成金属的第二层。在一个实施例中，所述第二气体为还原性气体，适于去除所述回刻导致的残留物。清洗的工艺条件可以为：温度为280-330℃；氢气的流量为10000-16000sccm，例如12000sccm、15000sccm等。
一种情况下，第二沉积可以在第二工作站321和第三工作站331中的一个中进行。例如，第二沉积可以在第二工作站321以第一温度进行，或者第二沉积可以在第三工作站331以高于第一温度的第二温度进行。
另一种情况下，第二沉积可以在第二工作站321和第三工作站331进行。例如，在一个实施例中，所述第二层包括下层和上层；第一工作站311在清洗步骤之后，将清洗后的衬底转移到第二工作站321；第二工作站321在回刻后剩余的金属上以第一温度沉积所述金属，以形成所述下层，然后将衬底转移到所述第三工作站331；第三工作站331在所述金属的下层上以高于所述第一温度的第二温度沉积所述金属，以形成所述上层。
在一个实施例中，第一工作站311以第一反应气体来进行所述成核处理；第二工作站321以第二反应气体来进行所述第一沉积和第二沉积；其中，所述第一反应气体可以包括六氟化钨和硅烷，或者可以包括六氟化钨和乙硼烷；所述第二反应气体可以包括六氟化钨和氢气。
图4示出了根据本公开的方法沉积的金属的厚度与利用现有的方法沉积的金属的厚度的对比示意图。如图4所示，理想的金属的厚度为3000埃，利用现有的方法沉积的金属的厚度的曲线波动较大，与理想厚度差距较大；而根据本公开的方法沉积的金属的厚度的曲线的波动较小，基本在3000埃左右波动，金属的厚度更均匀，更接近理想厚度。
至此，已经详细描述了根据本公开实施例的半导体装置及其制造系统。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。

Claims (13)

1.一种半导体装置的制造方法，其特征在于，包括以下步骤：
提供具有凹陷的衬底；
在所述凹陷内进行成核处理，以形成金属的成核层，所述金属为钨；
在成核层上以第一温度进行第一沉积，以形成所述金属的第一层；
以第一气体作为刻蚀源气体回刻所述金属的第一层，所述第一气体为含氟的气体；
在回刻步骤之后，以第二气体作为清洗气体对回刻后的衬底进行清洗，所述第二气体为氢气，用于去除所述回刻后残余的氟离子；以及
在清洗步骤之后，在回刻后剩余的所述金属的第一层上进行第二沉积，以形成所述金属的第二层，其中，以第二反应气体来进行所述第二沉积，所述第二反应气体包括六氟化钨和氢气。
2.根据权利要求1所述的方法，其特征在于，所述第二层包括下层和上层；
所述在回刻后剩余的所述金属的第一层上进行第二沉积包括：
在回刻后剩余的金属上以第一温度沉积所述金属，以形成所述下层；以及
在所述金属的下层上以第二温度沉积所述金属，以形成所述上层；
其中，所述第二温度高于所述第一温度。
3.根据权利要求1所述的方法，其特征在于，
以第一反应气体来进行所述成核处理；
以所述第二反应气体来进行所述第一沉积；
其中，所述第一反应气体包括六氟化钨和硅烷，或者包括六氟化钨和乙硼烷。
4.根据权利要求1所述的方法，其特征在于，所述清洗的工艺条件为：
温度为280-330℃；
氢气的流量为10000-16000sccm。
5.根据权利要求1所述的方法，其特征在于，所述第一气体为三氟化氮气体，三氟化氮气体的流量为3-20sccm。
6.根据权利要求1所述的方法，其特征在于，还包括：
对所述金属的第二层进行平坦化处理。
7.根据权利要求1所述的方法，其特征在于，
所述成核处理在沉积腔室的第一工作站进行；
所述第一沉积在沉积腔室的第二工作站进行；
所述回刻在刻蚀腔室进行；
所述清洗在沉积腔室的第一工作站进行；
所述第二沉积在沉积腔室的第二工作站或者在沉积腔室的一个或多个第三工作站进行。
8.根据权利要求2所述的方法，其特征在于，
所述成核处理在沉积腔室的第一工作站进行；
所述第一沉积在沉积腔室的第二工作站进行；
所述回刻在刻蚀腔室进行；
所述清洗在沉积腔室的第一工作站进行；
所述在回刻后剩余的金属上以第一温度沉积所述金属的步骤在沉积腔室的第二工作站进行；
所述在所述金属的下层上以第二温度沉积所述金属的步骤在沉积腔室的一个或多个第三工作站进行。
9.一种半导体装置的制造系统，其特征在于，所述系统包括沉积腔室和刻蚀腔室；
所述沉积腔室包括第一工作站、第二工作站、以及一个或多个第三工作站；
其中，所述第一工作站接收具有凹陷的衬底，在所述凹陷内进行成核处理，以形成金属的成核层，在所述成核处理后，将衬底转移到所述第二工作站，所述金属为钨；
所述第二工作站接收成核处理后的衬底，在成核层上以第一温度进行第一沉积，以形成所述金属的第一层，然后将衬底转移到所述刻蚀腔室；
所述刻蚀腔室接收第一沉积处理后的衬底，以第一气体作为刻蚀源气体回刻所述金属的第一层，然后将回刻后的衬底转移到所述第一工作站，所述第一气体为含氟的气体；
所述第一工作站接收回刻后的衬底，以第二气体作为清洗气体对所述回刻后的衬底进行清洗，以及将清洗后的衬底转移到所述第二工作站或第三工作站，以在回刻后剩余的所述金属的第一层上进行第二沉积，以形成所述金属的第二层；
其中，所述第二气体为氢气，用于去除所述回刻后残余的氟离子；
以第二反应气体来进行所述第二沉积，所述第二反应气体包括六氟化钨和氢气。
10.根据权利要求9所述的系统，其特征在于，所述第二层包括下层和上层；
所述第一工作站将清洗后的衬底转移到所述第二工作站；
所述第二工作站在回刻后剩余的金属上以第一温度沉积所述金属，以形成所述下层，然后将衬底转移到所述第三工作站；
所述第三工作站在所述金属的下层上以第二温度沉积所述金属，以形成所述上层；
其中，所述第二温度高于所述第一温度。
11.根据权利要求9所述的系统，其特征在于，
所述第一工作站以第一反应气体来进行所述成核处理；
所述第二工作站以所述第二反应气体来进行所述第一沉积；
其中，所述第一反应气体包括六氟化钨和硅烷，或者包括六氟化钨和乙硼烷。
12.根据权利要求9所述的系统，其特征在于，所述清洗的工艺条件为：
温度为280-330℃；
氢气的流量为10000-16000sccm。
13.根据权利要求9所述的系统，其特征在于，所述第一气体为三氟化氮气体，三氟化氮气体的流量为3-20sccm。
CN201610073030.4A 2016-02-02 2016-02-02 半导体装置的制造方法和系统 Active CN107026113B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201610073030.4A CN107026113B (zh) 2016-02-02 2016-02-02 半导体装置的制造方法和系统
US15/348,729 US9966307B2 (en) 2016-02-02 2016-11-10 Method and system for uniform deposition of metal
EP17152662.7A EP3206222B1 (en) 2016-02-02 2017-01-23 Method and system for uniform deposition of metal
US15/938,899 US10217663B2 (en) 2016-02-02 2018-03-28 Apparatus for uniform metal deposition

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610073030.4A CN107026113B (zh) 2016-02-02 2016-02-02 半导体装置的制造方法和系统

Publications (2)

Publication Number Publication Date
CN107026113A CN107026113A (zh) 2017-08-08
CN107026113B true CN107026113B (zh) 2020-03-31

Family

ID=57906459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610073030.4A Active CN107026113B (zh) 2016-02-02 2016-02-02 半导体装置的制造方法和系统

Country Status (3)

Country Link
US (2) US9966307B2 (zh)
EP (1) EP3206222B1 (zh)
CN (1) CN107026113B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026113B (zh) 2016-02-02 2020-03-31 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法和系统
US20230008315A1 (en) * 2021-07-09 2023-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive Features of Semiconductor Devices and Methods of Forming the Same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174577A (zh) * 2001-10-26 2008-05-07 应用材料公司 作为用于铜金属化的阻挡层的原子层沉积氮化钽和α相钽
CN103187360A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 形成互连结构的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970001883B1 (ko) * 1992-12-30 1997-02-18 삼성전자 주식회사 반도체장치 및 그 제조방법
JP3176857B2 (ja) 1996-12-04 2001-06-18 芝浦メカトロニクス株式会社 半導体装置の製造方法
JP4554011B2 (ja) 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7955972B2 (en) * 2001-05-22 2011-06-07 Novellus Systems, Inc. Methods for growing low-resistivity tungsten for high aspect ratio and small features
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US7211508B2 (en) * 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
US7235482B2 (en) * 2003-09-08 2007-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a contact interconnection layer containing a metal and nitrogen by atomic layer deposition for deep sub-micron semiconductor technology
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US20060068098A1 (en) * 2004-09-27 2006-03-30 Tokyo Electron Limited Deposition of ruthenium metal layers in a thermal chemical vapor deposition process
US7605082B1 (en) * 2005-10-13 2009-10-20 Novellus Systems, Inc. Capping before barrier-removal IC fabrication method
US20100144140A1 (en) * 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
US8623733B2 (en) 2009-04-16 2014-01-07 Novellus Systems, Inc. Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US8617985B2 (en) * 2011-10-28 2013-12-31 Applied Materials, Inc. High temperature tungsten metallization process
US9245797B2 (en) * 2013-08-19 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Opening fill process and structure formed thereby
US20150111374A1 (en) * 2013-10-18 2015-04-23 International Business Machines Corporation Surface treatment in a dep-etch-dep process
US9449837B2 (en) * 2014-05-09 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. 3D chip-on-wafer-on-substrate structure with via last process
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
CN107026113B (zh) 2016-02-02 2020-03-31 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法和系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174577A (zh) * 2001-10-26 2008-05-07 应用材料公司 作为用于铜金属化的阻挡层的原子层沉积氮化钽和α相钽
CN103187360A (zh) * 2011-12-30 2013-07-03 中芯国际集成电路制造(上海)有限公司 形成互连结构的方法

Also Published As

Publication number Publication date
US20170221759A1 (en) 2017-08-03
US10217663B2 (en) 2019-02-26
CN107026113A (zh) 2017-08-08
US9966307B2 (en) 2018-05-08
US20180218944A1 (en) 2018-08-02
EP3206222B1 (en) 2018-09-05
EP3206222A1 (en) 2017-08-16

Similar Documents

Publication Publication Date Title
JP7252935B2 (ja) Ｓｉ間隙充填のための周期的な共形堆積／アニーリング／エッチング
US8835311B2 (en) High temperature tungsten metallization process
CN106133878B (zh) 用于线路中段(mol)应用的金属有机钨的形成方法
US20120199887A1 (en) Methods of controlling tungsten film properties
US10199230B2 (en) Methods for selective deposition of metal silicides via atomic layer deposition cycles
US20190096997A1 (en) Fully strained channel
WO2018049166A1 (en) In-situ pre-clean for selectivity improvement for selective deposition
CN111180359A (zh) 集成半导体处理
US7384486B2 (en) Chamber cleaning method
CN107026113B (zh) 半导体装置的制造方法和系统
US11848232B2 (en) Method for Si gap fill by PECVD
JP7407259B2 (ja) Ｄｒａｍ ｓｔｉアクティブカットパターニングへのマルチカラーアプローチ
KR100273716B1 (ko) 반도체 소자의 제조방법
TW202407133A (zh) 整合的清潔及選擇性鉬沉積製程
Cheong et al. Selective silicon growth on nitride for silicon-plugging process in LPCVD
WO2022055732A1 (en) Amorphous carbon for gap fill
KR20030078548A (ko) 반도체장치의 콘택플러그 형성 방법
KR100414564B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20050104824A (ko) 반도체 소자의 금속 실리사이드 콘택 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant