JP2006066642A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006066642A JP2006066642A JP2004247443A JP2004247443A JP2006066642A JP 2006066642 A JP2006066642 A JP 2006066642A JP 2004247443 A JP2004247443 A JP 2004247443A JP 2004247443 A JP2004247443 A JP 2004247443A JP 2006066642 A JP2006066642 A JP 2006066642A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- tungsten
- manufacturing
- semiconductor device
- tungsten layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 96
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 69
- 239000010937 tungsten Substances 0.000 claims abstract description 132
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 132
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 131
- 239000010410 layer Substances 0.000 claims abstract description 129
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000010926 purge Methods 0.000 claims abstract description 41
- 230000004888 barrier function Effects 0.000 claims abstract description 36
- 239000011737 fluorine Substances 0.000 claims abstract description 35
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 117
- 239000007789 gas Substances 0.000 claims description 116
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 30
- 239000010703 silicon Substances 0.000 claims description 30
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 28
- 239000001257 hydrogen Substances 0.000 claims description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- 239000011261 inert gas Substances 0.000 claims description 12
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 150000003376 silicon Chemical class 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 4
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052743 krypton Inorganic materials 0.000 claims description 3
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052754 neon Inorganic materials 0.000 claims description 3
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 claims description 3
- 229910052704 radon Inorganic materials 0.000 claims description 3
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052724 xenon Inorganic materials 0.000 claims description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 238000009826 distribution Methods 0.000 description 8
- 239000012159 carrier gas Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- ZHPNWZCWUUJAJC-UHFFFAOYSA-N fluorosilicon Chemical compound [Si]F ZHPNWZCWUUJAJC-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】タングステン層の抵抗値の上昇を抑えることができる半導体装置の製造方法を提供すること。
【解決手段】本発明の半導体装置の製造方法は、半導体基板（１）上に層間絶縁膜（２）を形成するステップと、前記層間絶縁膜（２）の内部に延びるコンタクトホールを形成するステップと、前記コンタクトホールの底面部及び側壁部にバリアメタル層（４）を形成するステップと、前記バリアメタル層（４）が形成された前記コンタクトホールに、フッ素を含む材料からタングステン層（５）を形成するステップと、ポストパージにより前記タングステン層（５）から前記フッ素を除去するステップとを具備している。
【選択図】図９
【解決手段】本発明の半導体装置の製造方法は、半導体基板（１）上に層間絶縁膜（２）を形成するステップと、前記層間絶縁膜（２）の内部に延びるコンタクトホールを形成するステップと、前記コンタクトホールの底面部及び側壁部にバリアメタル層（４）を形成するステップと、前記バリアメタル層（４）が形成された前記コンタクトホールに、フッ素を含む材料からタングステン層（５）を形成するステップと、ポストパージにより前記タングステン層（５）から前記フッ素を除去するステップとを具備している。
【選択図】図９
Description
本発明は、半導体装置の製造方法に関する。
半導体装置を製造する際、半導体基板（金属配線、Ｐ＋型シリコン基板、Ｎ＋型シリコン基板）上に層間絶縁膜を形成し、層間絶縁膜の内部に延びるコンタクトホールを形成し、コンタクトホールの底面部及び側壁部にバリアメタル層を形成する。このバリアメタル層が形成されたコンタクトホールに、配線プラグ（コンタクトプラグ）を形成する。近年、半導体装置の配線プラグの材料として、タングステン（Ｗ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、及び銅（Ｃｕ）で例示される金属が主に使われている。その中で、配線プラグの形成には、ＣＶＤ成膜法の場合、タングステンが主に利用され、スパッタ成膜法の場合、アルミニウム及び銅が主に利用されている。特に、タングステンは性能と利用の簡便性から多く使われている。
ＣＶＤ成膜法により配線プラグとしてタングステン層を形成する場合、ハロゲン化ガスとして六弗化タングステン（ＷＦ６）ガスを用い、還元ガスとして水素（Ｈ２）ガス及びシラン（ＳｉＨ４）ガスを用いる。この場合、ハロゲン化ガス（ＷＦ６ガス）を利用するため、タングステン層には高濃度（約１．２×１０２０ａｔｍ／ｃｍ３）のフッ素（含有フッ素）が含まれている。例えば半導体基板が金属配線（以下、金属配線層）であり、その金属配線層上にタングステンプラグが形成された場合、金属配線層とタングステンプラグのバリアメタル層との接着界面で含有フッ素が金属配線層と反応し、界面抵抗が上昇してしまう。
配線プラグの形成に関する従来技術を紹介する。
特開２０００−７７４１７号公報には、障壁金属層に残留したフッ素を除去することにより、信頼性及び量産性を向上し得る半導体素子の配線方法が開示されている。この半導体素子の配線方法は、半導体基板の上面に障壁金属層を形成する工程と、フッ素成分を包含するソースガスを用いて化学気相蒸着法を施し、前記障壁金属層の上面に金属層を形成する工程と、前記金属層をエッチングして金属層パターンを形成する工程と、水素プラズマ処理を施して、前記障壁金属層に残留したフッ素を除去する工程と、を順次行うことを特徴としている。
特開２０００−１３３７１５号公報には、従来の製造装置を改造せずにそのまま使用しても非抵抗が減少されたタングステン膜を形成する半導体素子のタングステン膜製造方法が開示されている。この半導体素子のタングステン膜製造方法は、半導体基板上に形成された境界金属膜表面を５．２ＫＰａ以上の圧力雰囲気でＳｉＨ４ガスを利用して処理する段階と、前記処理が行われた境界金属膜表面上に流量比率が［ＷＦ６］／［ＳｉＨ４］≦１であるＷＦ６＋ＳｉＨ４ガスを利用してタングステンシード層を形成する段階と、前記タングステンシード層が形成された境界金属膜上にＷＦ６ガスを利用してタングステン膜を形成する段階と、を含むことを特徴としている。
特開平８−３０６７８１号公報には、Ｗプラグを形成する為のＷ膜のＳＦ６を用いたエッチング後に、基板上に被着した弗素を完全に除去できるようにしてＴｉＦ３の発生を防止する半導体装置の製造方法が開示されている。この半導体装置の製造方法は、（１）半導体基板上に層間絶縁膜を形成する工程と、（２）前記層間絶縁膜の所定の位置に開口する工程と、（３）開口部を含む全面に窒化チタンを含むバリア層を形成する工程と、（４）化学気相成長法によりタングステン膜を成長させて開口内を埋め込む工程と、（５）第１のチャンバーにおいて、弗素を含むガスを反応ガスとするエッチングにより前記タングステン膜をエッチングして前記開口内のみにタングステン膜を残す工程と、（６）真空を破ることなくウェハを前記第１のチャンバーから第２のチャンバーに移送する工程と、（７）前記第２のチャンバーにおいて、基板表面に付着している弗素を除去する工程と、を含んでいる。
特開２００２−９３７４６号公報には、高いアスペクト比を有するコンタクトホールのステップカバリッジを向上させる導電性プラグの堆積方法が開示されている。この導電性プラグの堆積方法は、処理室内に反応ガスを導入してスルーホール又はコンタクトホール内に導電性プラグを堆積する方法において、処理室内に反応性ガスを導入して堆積を進行させるガス導入ステップと、前記処理室内のガスを排気するガス処理ステップとを交互に繰り返すことを特徴としている。
特開２００３−２２９８５号公報には、高いアスペクト比のコンタクトホールに、有機金属材料を用いたＣＶＤ法によりＴｉＮ膜を形成する際に、Ｗの埋め込み不良が発生しない半導体装置の製造方法が開示されている。この半導体装置の製造方法は、シリコン基板上の所定領域に二珪化コバルト層を形成する工程（ａ）と、前記シリコン基板上に絶縁膜を堆積する工程（ｂ）と、前記絶縁膜に前記二珪化コバルト層に達するコンタクトホールを形成する工程（ｃ）と、スパッタ法により前記コンタクトホール内を被覆するチタン膜を堆積する工程（ｄ）と、化学的気相成長法により有機チタン材料を用いて前記チタン膜上にＣ（炭素）を含んだ窒化チタン膜を堆積する工程（ｅ）と、前記窒化チタン膜の表面を水素および窒素のプラズマに暴露して、前記窒化チタン膜から少なくとも前記Ｃ（炭素）を除去する工程（ｆ）と、工程（ｆ）の後に、化学的気相成長法により六弗化タングステンとモノシランを用いて前記窒化チタン膜上にタングステン膜を堆積する工程（ｇ）とを備え、工程（ｅ）で１回に堆積する前記窒化チタン膜の膜厚を、その後大気に曝されることにより膜中に取り込まれる水分を抑制できる厚さ以下に設定し、工程（ｅ）から工程（ｆ）の工程サイクルを複数回行って、所望とする膜厚の前記窒化チタン膜を形成することを特徴としている。
特開２００１−２１０７１１号公報には、不良発生やコンタクト抵抗の増大を招くことなく、コンタクトプラグの接続不良を少なくすることが可能な半導体装置の製造方法が開示されている。この半導体装置の製造方法は、シリコン基板上に設けられた第１層間絶縁膜にコンタクト孔を開口し、前記コンタクト孔にＳｉを埋め込んでプラグとしたコンタクトプラグを含む半導体装置の製造方法であって、前記シリコン基板上の第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜に前記コンタクト孔にＳｉプラグを埋め込む工程と、前記シリコンプラグ上端に自己整合的に形成されかつその径が前記コンタクト孔の径より大きいシリサイドのパットを形成する工程とを有し、前記シリサイドのパッドの上面が前記第１層間絶縁膜の上面より上方にあるようにしたことを特徴としている。
本発明の課題は、タングステン層（タングステンプラグ）の抵抗値の上昇を抑えることができる半導体装置の製造方法を提供することにある。
以下に、［発明を実施するための最良の形態］で使用する番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の半導体装置の製造方法は、半導体基板（１）上に層間絶縁膜（２）を形成するステップと、前記層間絶縁膜（２）の内部に延びるコンタクトホール（３）を形成するステップと、前記コンタクトホール（３）の底面部及び側壁部にバリアメタル層（４）を形成するステップと、前記バリアメタル層（４）が形成された前記コンタクトホール（３）に、フッ素を含む材料からタングステン層（５）を形成するステップと、ポストパージにより前記タングステン層（５）から前記フッ素を除去するステップとを具備している。
前記フッ素を除去するステップは、ケイ化水素ガスを導入してポストパージを行い、前記タングステン層（５）から前記フッ素を除去するステップを含んでいる。
前記タングステン層（５）を形成するステップは、不活性ガスを導入してガスパージを行うステップ（Ｓ２）と、水素ガスと前記ケイ化水素ガスを導入してガスパージを行うステップ（Ｓ３）と、前記フッ素を含む材料として弗化タングステンガスを導入して、前記バリアメタル層（４）が形成された前記コンタクトホール（３）に、第１タングステン層（５’）を形成するステップ（Ｓ４）と、前記水素ガスと前記不活性ガスを導入してガスパージを行うステップ（Ｓ５）と、前記弗化タングステンガスを導入して、前記第１タングステン層（５’）上に第２タングステン層（図示しない）を堆積して前記タングステン層（５）を形成するステップ（Ｓ６）とを含んでいる。
前記フッ素を除去するステップは、前記水素ガスと前記不活性ガスを導入して、ガスパージを行うステップ（Ｓ７）と、前記水素ガスと前記ケイ化水素ガスを導入して、前記ポストパージを行うステップ（Ｓ８）と、前記タングステン層（５）上に堆積されたシリコン（６）と前記タングステン層（５）に含まれる前記フッ素とが反応してフッ素化シリコン膜（６’）が前記タングステン層（５）上に形成され、前記ポストパージを行った後に、前記水素ガスと前記不活性ガスを導入して、ガスパージを行うステップ（Ｓ９）と、前記タングステン層（５）上に形成された前記フッ素化シリコン膜（６’）を除去するステップとを含んでいる。
本発明の半導体装置の製造方法では、前記ポストパージにおいて、前記半導体基板（１）の温度は２５０℃から５００℃の範囲であり、例えば４５０℃であることが好ましい。
本発明の半導体装置の製造方法では、前記ポストパージにおいて、前記ケイ化水素ガスのガス圧は０．１ｔｏｒｒから３ｔｏｒｒの範囲であり、例えば０．７ｔｏｒｒであることが好ましい。
本発明の半導体装置の製造方法では、前記ポストパージにおいて、前記ポストパージの時間は３秒から２０秒の範囲であり、例えば７秒であることが好ましい。
本発明の半導体装置の製造方法において、前記ケイ化水素ガスは、モノシラン（ＳｉＨ４）ガス、又は、ジシラン（Ｓｉ２Ｈ６）ガスである。
本発明の半導体装置の製造方法において、前記弗化タングステンガスは、六弗化タングステン（ＷＦ６）ガスである。
本発明の半導体装置の製造方法において、前記不活性ガスは、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンのいずれかのガスである。
以上により、本発明の半導体装置の製造方法によれば、前記タングステン層（５）を形成した後に、ポストパージを施すことにより、タングステン層（５）からフッ素を除去することができる。特に、ケイ化水素ガスを導入してポストパージし、タングステン層（５）上にシリコン（６）を堆積することにより、タングステン層（５）からフッ素を除去することができる。これにより、本発明の半導体装置の製造方法によれば、タングステン層（５）の抵抗値の上昇を抑えることができる。
以下に添付図面を参照して、本発明の半導体装置の製造方法について詳細に説明する。
本発明の半導体装置の製造方法は、層間絶縁膜成膜処理と、開口処理と、バリアメタル成膜処理と、タングステン成膜処理と、配線処理とを具備している。
層間絶縁膜成膜処理では、半導体基板（シリコン基板またはメタル配線）上に層間絶縁膜を形成する。層間絶縁膜の形成については、既存の方法を用いるため、層間絶縁膜成膜処理の詳細は省略する。
開口処理では、ホトリソグラフィーとドライエッチングにより、層間絶縁膜の内部に延びるコンタクトホールを形成する。コンタクトホールの形成については、既存の方法を用いるため、開口処理の詳細は省略する。
バリアメタル成膜処理では、スパッタ成膜法により、コンタクトホールの底面部及び側壁部にバリアメタル層を形成する。バリアメタル層の形成については、既存の方法を用いるため、バリアメタル成膜処理の詳細は省略する。
タングステン成膜処理では、ＣＶＤ成膜法により、バリアメタル層が形成されたコンタクトホールに、フッ素を含む材料からタングステン層を形成する。フッ素を含む材料として弗化タングステンガス、特に、六弗化タングステン（ＷＦ６）ガスが例示される。このタングステン成膜処理では、ＷＦ６ガスを導入して、上記のタングステン層を形成し、その後に、ケイ化水素ガス｛例示；モノシラン（ＳｉＨ４）ガス｝を導入してタングステン層上にシリコンを形成する。ここで、タングステン層に含まれるフッ素と、タングステン層上に形成されたシリコンとが反応して、フッ素化シリコン膜がタングステン層上に形成される。タングステン成膜処理の詳細については後述する。
配線処理では、タングステン層上に形成されたフッ素化シリコン膜を除去して配線層を形成する。配線処理の詳細については後述する。
次に、製造装置を用いた半導体装置の製造工程（製造方法）について説明する。
図１に示される半導体基板１（ウェハ）は、層間絶縁膜成膜処理が施される。層間絶縁膜成膜処理において、既存の方法により、半導体基板１上に層間絶縁膜２を堆積する。
層間絶縁膜成膜処理が施された半導体基板１は、開口処理が施される。図２に示されるように、開口処理において、ホトリソグラフィーとドライエッチングにより、コンタクトホール３を形成する。コンタクトホール３は、層間絶縁膜２の表面から半導体基板１の表面まで層間絶縁膜２の内部に延びる孔である。
開口処理が施された半導体基板１は、バリアメタル成膜処理が施される。図３に示されるように、バリアメタル成膜処理において、スパッタ成膜法により、コンタクトホール３の底面部及び側壁部と、層間絶縁膜２の表面とにバリアメタル層４’を堆積する。バリアメタル層４’としては、窒化チタン（ＴｉＮ）膜が例示される。
図１０は、タングステン成膜処理を示すプロセスフローである。バリアメタル成膜処理が施された半導体基板１は、タングステン成膜処理用真空チャンバー（図示しない）に搬送され（図１０のステップＳ１）、タングステン成膜処理が施される。
タングステン成膜処理において、キャリアガスとして不活性ガスであるアルゴン（Ａｒ）ガスをタングステン成膜処理用真空チャンバーに導入してガスパージする（図１０のステップＳ２）。ステップＳ２にて、Ａｒガスのガス圧は１４ｔｏｒｒである。
次いで、タングステン成膜処理において、上述のタングステン層を形成する。タングステン層の形成としては、下地膜であるバリアメタル層４’（ＴｉＮ膜）上へのスムーズな成膜と密着性の確保を目的に核形成膜を数十ｎｍ形成し、続けてバルク膜を形成する多層膜形成が一般的である。また、タングステン層を形成するために還元ガスとしてＷＦ６ガスを使用するとき、ＷＦ６をＳｉＨ４で還元して核形成膜を成長させてから、ＷＦ６をＨ２で還元してバルク膜を成長させてタングステン層を形成することが好ましい。この理由としては、最初からＷＦ６をＨ２で還元してタングステン層を形成すると、ＴｉＮ膜によりＷＦ６と半導体基板１との反応を完全に防ぐことができず、接合が破壊されたり、接続抵抗が高く不安定になることがあるためである。
まず、タングステン成膜処理において、キャリアガスとして水素（Ｈ２）ガスと、還元ガスとしてモノシラン（ＳｉＨ４）ガスとをタングステン成膜処理用真空チャンバーに導入してガスパージする（図１０のステップＳ３）。ステップＳ３にて、Ｈ２ガスのガス圧は５ｔｏｒｒであり、ＳｉＨ４ガスのガス圧は０．７ｔｏｒｒであり、ステップＳ３における時間は４０秒である。
次に、タングステン成膜処理において、ＷＦ６ガスをタングステン成膜処理用真空チャンバーに導入する（図１０のステップＳ４）。ステップＳ４にて、ＷＦ６ガスのガス圧は０．３ｔｏｒｒであり、ステップＳ４における時間は１０秒である。このとき、図４に示されるように、バリアメタル層４’上には、タングステン（Ｗ）の核形成膜として第１タングステン層５’が堆積される。
次に、タングステン成膜処理において、キャリアガスとしてＡｒガスと、還元ガスとしてＨ２ガスとをタングステン成膜処理用真空チャンバーに導入してガスパージする（図１０のステップＳ５）。ステップＳ５にて、Ａｒガスのガス圧は５０ｔｏｒｒであり、Ｈ２ガスのガス圧は３０ｔｏｒｒであり、ステップＳ５における時間は２０秒である。
次いで、タングステン成膜処理において、ＷＦ６ガスをタングステン成膜処理用真空チャンバーに導入する（図１０のステップＳ６）。ステップＳ６にて、ＷＦ６ガスのガス圧は３ｔｏｒｒであり、ステップＳ６における時間は４０秒である。このとき、図５に示されるように、第１タングステン層５’上に、Ｗのバルク膜として第２タングステン層（図示しない）が堆積され、多層膜としてタングステン層５’’が形成される。タングステン層５’’は、バリアメタル層４’が形成されたコンタクトホール３を埋め込むタングステン層（配線プラグ部）と、配線プラグ部と層間絶縁膜２上のタングステン層とを含んでいる。
次に、タングステン成膜処理において、キャリアガスとしてＡｒガスとＨ２ガスをタングステン成膜処理用真空チャンバーに導入してガスパージする（図１０のステップＳ７）。ステップＳ７にて、Ａｒガスのガス圧は１３ｔｏｒｒであり、Ｈ２ガスのガス圧は７ｔｏｒｒであり、ステップＳ７における時間は７秒である。
次いで、タングステン成膜処理において、キャリアガスとしてＨ２ガスと、ポストパージ用ガスとしてＳｉＨ４ガスとをタングステン成膜処理用真空チャンバーに導入してガスパージ（ＳｉＨ４ポストパージ）を行う（図１０のステップＳ８）。ステップＳ８にて、ＳｉＨ４ガスのガス圧は０．１ｔｏｒｒから３ｔｏｒｒの範囲であり、半導体基板１の温度は２５０℃から５００℃の範囲であり、ＳｉＨ４ポストパージの時間は３秒から２０秒の範囲である。本実施例では、ＳｉＨ４ガスのガス圧は０．６ｔｏｒｒであり、半導体基板１の温度は４５０℃であり、ＳｉＨ４ポストパージの時間は７秒である。また、Ｈ２ガスのガス圧は４ｔｏｒｒである。このとき、図６に示されるように、タングステン層５’’の表面にはＳｉＨ４ガスが曝され、図７に示されるように、タングステン層５’’の表面とその粒界にシリコン（Ｓｉ）６が堆積する。即ち、タングステン層５’’上にシリコン６が堆積する。その結果、図８に示されるように、タングステン層５’’に含まれるフッ素（Ｆ）がシリコン（Ｓｉ）６と反応して、フッ素化シリコン膜６’がタングステン層５’’上に形成される。
次に、タングステン成膜処理において、キャリアガスとしてＡｒガスとＨ２ガスをタングステン成膜処理用真空チャンバーに導入してガスパージする（図１０のステップＳ９）。ステップＳ９にて、Ａｒガスのガス圧は１ｔｏｒｒであり、Ｈ２ガスのガス圧は０．３ｔｏｒｒであり、ステップＳ９における時間は７秒である。
タングステン成膜処理が施された半導体基板１は、タングステン成膜処理用真空チャンバーから搬出される（図１０のステップＳ１０）。
タングステン成膜処理が施された半導体基板１は、配線処理が施される。配線処理において、タングステン層５’’上に形成されたフッ素化シリコン膜６’をエッチングにより除去し、タングステン層５’’とバリアメタル層４’とをエッチングする。このとき、図９に示されるように、コンタクトホール３の底面部及び側壁部に形成されたバリアメタル層４と、バリアメタル層４が形成されたコンタクトホール３を埋め込むタングステン層５（タングステンプラグ部）とが残される。図９に示されるように、配線処理において、バリアメタル層４とタングステン層５と層間絶縁膜２上に配線層７を形成する。
図１１は、本発明の半導体装置の製造方法におけるＳｉ濃度分布（点線）と、従来の製造方法におけるＳｉ濃度分布（実線）とを示す。タングステン成膜処理のステップＳ８にてＳｉＨ４ポストパージを行った場合、タングステン層５’’の上面部のＳｉ濃度は、従来のそれよりも高くなる。これにより、タングステン層５’’に含まれるフッ素（Ｆ）がシリコン（Ｓｉ）６と反応したときに、フッ素化シリコン膜６’がタングステン層５’’上に形成されやすくなる。
図１２は、本発明の半導体装置の製造方法におけるＦ濃度分布（点線）と、従来の製造方法におけるＦ濃度分布（実線）とを示す。タングステン成膜処理のステップＳ８にてＳｉＨ４ポストパージを行った場合、タングステン層５’’に含まれるＦ濃度は、従来のそれよりも少なくなる。これにより、図１３に示されるように、半導体基板１がメタル配線であるときのメタル配線上のタングステン層５の抵抗値は、従来のそれよりも低くなる。また、図１４に示されるように、半導体基板１がＰ＋型シリコン基板であるときのＰ＋型シリコン基板上のタングステン層５の抵抗値は、従来のそれよりも低くなる。また、図１５に示されるように、半導体基板１がＮ＋型シリコン基板であるときのＮ＋型シリコン基板上のタングステン層５の抵抗値は、従来のそれよりも低くなる。
以上の説明により、本発明の半導体装置の製造方法によれば、ＣＶＤ成膜法により上記のタングステン層５’’を形成した後に、ＳｉＨ４ポストパージを施すことにより、タングステン層５’’からフッ素を除去することができる。特に、ケイ化水素ガスとしてＳｉＨ４ガスを導入してポストパージし、タングステン層５上にシリコン６を堆積することにより、タングステン層５’’からフッ素を除去することができる。これにより、本発明の半導体装置の製造方法によれば、タングステン層５の抵抗値の上昇を抑えることができる。
また、本発明の半導体装置の製造方法によれば、プラズマを用いないため、素子（半導体装置）を壊すことなく半導体装置を製造することができる。フッ素を除去する技術として、水素ガスで例示されるプラズマを用いる技術があるが、プラズマを用いた場合、配線層がアンテナの役割をして大電流を流し、素子を壊してしまう可能性がある。このように、本発明の半導体装置の製造方法は、プラズマを用いない点で優れている。
なお、本発明の半導体装置の製造方法では、ケイ化水素ガスとしてモノシラン（ＳｉＨ４）ガスを使用しているが、ジシラン（Ｓｉ２Ｈ６）ガスでもよい。また、本発明の半導体装置の製造方法では、不活性ガスとしてアルゴン（Ａｒ）ガスを使用しているが、ヘリウム、ネオン、クリプトン、キセノン、ラドンのいずれかのガスでもよい。
１ 半導体基板
２ 層間絶縁膜
３ コンタクトホール
４ バリアメタル層
４’ バリアメタル層
５ タングステン層
５’ 第１タングステン層
５’’ タングステン層
６ シリコン
６’ フッ素化シリコン膜
７ 配線層
２ 層間絶縁膜
３ コンタクトホール
４ バリアメタル層
４’ バリアメタル層
５ タングステン層
５’ 第１タングステン層
５’’ タングステン層
６ シリコン
６’ フッ素化シリコン膜
７ 配線層
Claims (10)
- 半導体基板上に層間絶縁膜を形成するステップと、
前記層間絶縁膜の内部に延びるコンタクトホールを形成するステップと、
前記コンタクトホールの底面部及び側壁部にバリアメタル層を形成するステップと、
前記バリアメタル層が形成された前記コンタクトホールに、フッ素を含む材料からタングステン層を形成するステップと、
ポストパージにより前記タングステン層から前記フッ素を除去するステップと
を具備する半導体装置の製造方法。 - 前記フッ素を除去するステップは、
ケイ化水素ガスを導入してポストパージを行い、前記タングステン層から前記フッ素を除去するステップ
を含む請求項１に記載の半導体装置の製造方法。 - 前記タングステン層を形成するステップは、
不活性ガスを導入してガスパージを行うステップと、
水素ガスと前記ケイ化水素ガスを導入してガスパージを行うステップと、
前記フッ素を含む材料として弗化タングステンガスを導入して、前記バリアメタル層が形成された前記コンタクトホールに、第１タングステン層を形成するステップと、
前記水素ガスと前記不活性ガスを導入してガスパージを行うステップと、
前記弗化タングステンガスを導入して、前記第１タングステン層上に第２タングステン層を堆積して前記タングステン層を形成するステップと
を含む請求項２に記載の半導体装置の製造方法。 - 前記フッ素を除去するステップは、
前記水素ガスと前記不活性ガスを導入して、ガスパージを行うステップと、
前記水素ガスと前記ケイ化水素ガスを導入して、前記ポストパージを行うステップと、前記タングステン層上に堆積されたシリコンと前記タングステン層に含まれる前記フッ素とが反応してフッ素化シリコン膜が前記タングステン層上に形成され、
前記ポストパージを行った後に、前記水素ガスと前記不活性ガスを導入して、ガスパージを行うステップと、
前記タングステン層上に形成された前記フッ素化シリコン膜を除去するステップと
を含む請求項３に記載の半導体装置の製造方法。 - 前記ポストパージにおいて、前記半導体基板の温度は２５０℃から５００℃の範囲である
請求項２〜４のいずれかに記載の半導体装置の製造方法。 - 前記ポストパージにおいて、前記ケイ化水素ガスのガス圧は０．１ｔｏｒｒから３ｔｏｒｒの範囲である
請求項２〜５のいずれかに記載の半導体装置の製造方法。 - 前記ポストパージの時間は３秒から２０秒の範囲である
請求項２〜６のいずれかに記載の半導体装置の製造方法。 - 前記ケイ化水素ガスは、モノシラン（ＳｉＨ４）ガス、又は、ジシラン（Ｓｉ２Ｈ６）ガスである
請求項２〜７のいずれかに記載の半導体装置の製造方法。 - 前記弗化タングステンガスは、六弗化タングステン（ＷＦ６）ガスである
請求項３〜８のいずれかに記載の半導体装置の製造方法。 - 前記不活性ガスは、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンのいずれかのガスである
請求項３〜９のいずれかに記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004247443A JP4798688B2 (ja) | 2004-08-26 | 2004-08-26 | 半導体装置の製造方法 |
| CNB2005100922965A CN100424851C (zh) | 2004-08-26 | 2005-08-26 | 制造半导体器件的方法 |
| US11/211,531 US7371680B2 (en) | 2004-08-26 | 2005-08-26 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004247443A JP4798688B2 (ja) | 2004-08-26 | 2004-08-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006066642A true JP2006066642A (ja) | 2006-03-09 |
| JP4798688B2 JP4798688B2 (ja) | 2011-10-19 |
Family
ID=35943885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004247443A Expired - Fee Related JP4798688B2 (ja) | 2004-08-26 | 2004-08-26 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7371680B2 (ja) |
| JP (1) | JP4798688B2 (ja) |
| CN (1) | CN100424851C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033900A (ja) * | 2010-07-02 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8304340B2 (en) | 2009-07-23 | 2012-11-06 | Elpida Memory, Inc. | Method for manufacturing stacked contact plugs |
| KR20180120853A (ko) * | 2017-04-27 | 2018-11-07 | 주식회사 레이크머티리얼즈 | 저 불소 함량을 갖는 텅스텐 박막의 제조 방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863180B2 (en) * | 2008-05-06 | 2011-01-04 | International Business Machines Corporation | Through substrate via including variable sidewall profile |
| US7741226B2 (en) * | 2008-05-06 | 2010-06-22 | International Business Machines Corporation | Optimal tungsten through wafer via and process of fabricating same |
| US20120003833A1 (en) * | 2010-07-01 | 2012-01-05 | Applied Materials, Inc. | Methods for forming tungsten-containing layers |
| CN104576607A (zh) * | 2013-10-29 | 2015-04-29 | 中芯国际集成电路制造(上海)有限公司 | 通孔填充结构以及通孔填充方法 |
| KR20170120443A (ko) * | 2016-04-21 | 2017-10-31 | 삼성전자주식회사 | 텅스텐 박막의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 |
| CN108091609A (zh) * | 2017-11-23 | 2018-05-29 | 上海华力微电子有限公司 | 钨填充凹槽结构的方法 |
| CN109065495B (zh) * | 2018-07-13 | 2020-10-09 | 上海华力微电子有限公司 | 钨填充凹槽结构中形成不含氟钨金属层的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204191A (ja) * | 1992-11-10 | 1994-07-22 | Sony Corp | 金属プラグ形成後の表面処理方法 |
| JPH08236464A (ja) * | 1994-09-27 | 1996-09-13 | Applied Materials Inc | 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用 |
| JPH10163127A (ja) * | 1996-12-04 | 1998-06-19 | Shibaura Eng Works Co Ltd | 半導体装置の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970009867B1 (ko) * | 1993-12-17 | 1997-06-18 | 현대전자산업 주식회사 | 반도체 소자의 텅스텐 실리사이드 형성방법 |
| JP2836529B2 (ja) | 1995-04-27 | 1998-12-14 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5795824A (en) * | 1997-08-28 | 1998-08-18 | Novellus Systems, Inc. | Method for nucleation of CVD tungsten films |
| KR100284283B1 (ko) | 1998-08-31 | 2001-04-02 | 김영환 | 반도체소자의배선형성방법 |
| KR100273767B1 (ko) | 1998-10-28 | 2001-01-15 | 윤종용 | 반도체소자의 텅스텐막 제조방법 및 그에 따라 제조되는 반도체소자 |
| KR100364257B1 (ko) * | 1999-12-06 | 2002-12-11 | 삼성전자 주식회사 | 텅스텐 화학 기상 퇴적방법 및 텅스텐 플러그 형성방법 |
| JP3628570B2 (ja) * | 1999-12-08 | 2005-03-16 | 旭化成マイクロシステム株式会社 | タングステン薄膜の形成方法、半導体装置の製造方法 |
| JP3626058B2 (ja) | 2000-01-25 | 2005-03-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6429126B1 (en) * | 2000-03-29 | 2002-08-06 | Applied Materials, Inc. | Reduced fluorine contamination for tungsten CVD |
| JP4303409B2 (ja) | 2000-09-20 | 2009-07-29 | Ｎｅｃエレクトロニクス株式会社 | 導電性プラグの堆積方法及び半導体装置の製造方法 |
| JP2003022985A (ja) | 2001-07-10 | 2003-01-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法およびその製造装置 |
| US6787466B2 (en) * | 2002-02-15 | 2004-09-07 | Applied Materials, Inc. | High throughout process for the formation of a refractory metal nucleation layer |
-
2004
- 2004-08-26 JP JP2004247443A patent/JP4798688B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-26 CN CNB2005100922965A patent/CN100424851C/zh not_active Expired - Fee Related
- 2005-08-26 US US11/211,531 patent/US7371680B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204191A (ja) * | 1992-11-10 | 1994-07-22 | Sony Corp | 金属プラグ形成後の表面処理方法 |
| JPH08236464A (ja) * | 1994-09-27 | 1996-09-13 | Applied Materials Inc | 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用 |
| JPH10163127A (ja) * | 1996-12-04 | 1998-06-19 | Shibaura Eng Works Co Ltd | 半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8304340B2 (en) | 2009-07-23 | 2012-11-06 | Elpida Memory, Inc. | Method for manufacturing stacked contact plugs |
| JP2012033900A (ja) * | 2010-07-02 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US9153537B2 (en) | 2010-07-02 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20180120853A (ko) * | 2017-04-27 | 2018-11-07 | 주식회사 레이크머티리얼즈 | 저 불소 함량을 갖는 텅스텐 박막의 제조 방법 |
| KR102367848B1 (ko) * | 2017-04-27 | 2022-02-25 | 주식회사 레이크머티리얼즈 | 저 불소 함량을 갖는 텅스텐 박막의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100424851C (zh) | 2008-10-08 |
| CN1741264A (zh) | 2006-03-01 |
| US20060046457A1 (en) | 2006-03-02 |
| JP4798688B2 (ja) | 2011-10-19 |
| US7371680B2 (en) | 2008-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100599434B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US7390743B2 (en) | Methods for forming a structured tungsten layer and forming a semiconductor device using the same | |
| CN100424851C (zh) | 制造半导体器件的方法 | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| US7709376B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| US5990007A (en) | Method of manufacturing a semiconductor device | |
| JP2836529B2 (ja) | 半導体装置の製造方法 | |
| US7233073B2 (en) | Semiconductor device and method for fabricating the same | |
| JP4103461B2 (ja) | 成膜方法 | |
| KR100477816B1 (ko) | 반도체 소자의 티타늄 실리사이드 콘택 형성 방법 | |
| JP2004363583A (ja) | 半導体装置の導電性構造体の形成方法 | |
| JP3628570B2 (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
| KR100753416B1 (ko) | 반도체 소자의 제조방법 | |
| JP4457884B2 (ja) | 半導体装置 | |
| US7442639B2 (en) | Method of forming plug of semiconductor device | |
| US6734098B2 (en) | Method for fabricating cobalt salicide contact | |
| KR100609049B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2006278920A (ja) | 半導体装置の製造方法 | |
| JPH0750277A (ja) | 半導体装置の製造方法 | |
| KR100732764B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JPH11204455A (ja) | 半導体装置の製造方法 | |
| JP2004335799A (ja) | 金属膜成膜方法および金属配線形成方法 | |
| KR20010108839A (ko) | 반도체 소자의 플러그 형성방법 | |
| JPH07111289A (ja) | 半導体装置およびその製造方法 | |
| JP2005260105A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070710 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |