JP2005260105A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005260105A
JP2005260105A JP2004071924A JP2004071924A JP2005260105A JP 2005260105 A JP2005260105 A JP 2005260105A JP 2004071924 A JP2004071924 A JP 2004071924A JP 2004071924 A JP2004071924 A JP 2004071924A JP 2005260105 A JP2005260105 A JP 2005260105A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
depositing
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004071924A
Other languages
English (en)
Inventor
Katsuhiko Tanaka
克彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2004071924A priority Critical patent/JP2005260105A/ja
Publication of JP2005260105A publication Critical patent/JP2005260105A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 タングステンプラグの形成又は形成後の熱処理に際して、ハロゲンイオンによる侵蝕が抑制された半導体装置及びその製造方法を提供する。
【解決手段】 半導体装置の製造方法は、ハロゲン元素を含む原料ガスを用いて高融点金属化合物の核形成膜を堆積するステップと、核形成膜の表面及び粒界にシリコン膜を堆積するステップと、ハロゲン元素を含む原料ガスを用い、核形成膜及びシリコン膜を埋め込んで高融点金属化合物のバルク層を堆積するステップとを有する。
【選択図】 なし

Description

本発明は、半導体装置及びその製造方法に関し、更に詳細には、タングステンプラグを備える半導体装置に、特に好適に適用される半導体装置、及び、その製造方法に関する。
近年、半導体装置の金属配線の材料として、タングステン(W)、チタン(Ti)、コバルト(Co)、アルミニウム(Al)、及び銅(Cu)などの材料が主に用いられている。また、配線層の間を接続するプラグとして、化学気相堆積(CVD)法により成膜されるタングステン、スパッタ法により成膜されるアルミニウム及び銅が主に用いられており、このうち、特にタングステンは良好な導電性を有し、且つ扱いが容易なので、多用されている。
CVD法を用いたタングステンの成膜に際しては、一般的に、原料ガスとしてハロゲン化ガスであるWF6ガスを、還元ガスとしてH2ガス又はSiH4ガスを用いる。また、成膜の初期に、膜厚が数十nm程度に相当する核形成膜を成膜することによって、窒化チタン(TiN)膜などの下地膜上へのスムーズな成膜を行うことで、下地膜との良好な密着性を確保した後、バルク層の形成を行っている。
ところで、CVD法を用いてタングステンを成膜する際に、ハロゲン化ガスを原料ガスとして用いるので、成膜の際にハロゲンイオンが発生し、下層へ拡散する。ここで、ハロゲンイオンは強い反応性を有するため、拡散先の金属配線、絶縁膜、又は、シリコン基板等と反応することによってこれらの層を侵蝕(attack)し、半導体装置の動作特性に悪影響を与えるという問題がある。
例えば、ハロゲンイオンとしてフッ素イオンが金属配線中に拡散すると、金属配線を構成するチタンやアルミニウムなどの金属と反応して、フッ化金属が生成される。また、フッ素イオンがシリコン基板に拡散すると、シリコン基板を構成するシリコンと反応して、Si26ガスが生成され、シリコン基板に空洞が生じてしまう。
また、CVD法を用いて成膜されたタングステン膜中には、ハロゲンイオンが残留することが知られている。残留したハロゲンイオンは、タングステンプラグ形成後の後工程の熱処理の際に拡散し、例えばコンタクトの界面近傍で下地膜と反応することによって、コンタクト抵抗が上昇し、半導体装置の動作特性を低下させるという問題もある。
上記問題を解決するため、特許文献1では、核形成膜としてタングステン膜に代えてケイ化タングステン(WSix)膜を成膜している。同特許文献によれば、ケイ化タングステンはハロゲンイオンと反応し易いので、ハロゲンイオンの拡散を抑制し、ハロゲンイオンによる侵蝕を抑制できるものとしている。
特開2002−170786号公報
本発明は、上記に鑑み、特許文献1に記載の発明とは別に、タングステンプラグの形成又は形成後の熱処理に際して、ハロゲンイオンによる侵蝕が抑制された半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置の製造方法は、ハロゲン元素を含む原料ガスを用いて高融点金属化合物の核形成膜を堆積するステップと、
前記核形成膜の表面及び粒界にシリコン膜を堆積するステップと、
ハロゲン元素を含む原料ガスを用い、前記核形成膜及びシリコン膜を埋め込んで前記高融点金属化合物のバルク層を堆積するステップとを有することを特徴としている。
また、本発明に係る半導体装置は、高融点金属化合物の核形成膜と、該核形成膜の周囲を囲むシリコン膜と、前記核形成膜及びシリコン膜を覆う前記高融点金属化合物のバルク層とを有する配線を備えることを特徴としている。
本発明に係る半導体装置の製造方法によれば、核形成膜の表面及び粒界に堆積されたシリコン膜を有する半導体装置を製造できる。この場合、ハロゲン元素を含む原料ガスを用いたバルク層の堆積、或いはバルク層の堆積後の熱処理に際して、核形成膜の表面及び粒界に堆積されたシリコン膜がハロゲンイオンと強く結合することによって、下層へのハロゲンイオンの拡散を抑制し、ハロゲンイオンによる侵蝕を抑えることが出来る。本発明をコンタクトプラグの製造に適用する場合には、これによって、従来問題となっていた後工程の熱処理の際の下地膜でのフッ素イオンの反応を抑え、コンタクト抵抗の上昇を抑制することが出来る。
本発明の好適な実施態様では、前記高融点金属化合物がタングステンである。この場合、前記シリコン膜を堆積するステップは、原料ガスがSiH4であり、基板温度が250℃〜500℃の範囲であることが望ましく、この際には、4torr〜40torr程度の低圧下で成膜するのが望ましい。或いは、前記シリコン膜を堆積するステップは、原料ガスがSi26であり、基板温度が200℃〜450℃の範囲であることが望ましく、この際には、4torr〜40torr程度の低圧下で成膜するのが望ましい。これらの基板温度及び圧力の範囲に設定することによって、核形成膜の界面や粒界に効率的にシリコン膜を堆積させることができる。
本発明の好適な実施態様では、前記高融点金属化合物が窒化タングステンである。この場合、前記シリコン膜を堆積するステップは、原料ガスがSiH4であり、基板温度が250℃〜500℃の範囲であることが望ましく、この際には、4torr〜40torr程度の低圧下で成膜するのが望ましい。或いは、前記シリコン膜を堆積するステップは、原料ガスがSi26であり、基板温度が200℃〜450℃の範囲であることが望ましく、この際には、4torr〜40torr程度の低圧下で成膜するのが望ましい。これらの基板温度及び圧力の範囲に設定することによって、核形成膜の界面や粒界に効率的にシリコン膜を堆積させることができる。なお、窒化タングステンから成る高融点金属化合物は一般的に、上記SiH4又はSi26と、WF6及びNH3とを用いて成膜される。NH3に代えてヒドラジン類を用いることも出来る。
本発明の好適な実施態様では、前記高融点金属化合物がケイ化タングステンである。この場合、前記シリコン膜を堆積するステップは、原料ガスがSiH4であり、基板温度が250℃〜500℃の範囲であることが望ましく、この際には、0.3torr〜40torr程度の低圧下で成膜するのが望ましい。或いは、前記シリコン膜を堆積するステップは、原料ガスがSi26であり、基板温度が200℃〜450℃の範囲であることが望ましく、この際には、0.3torr〜40torr程度の低圧下で成膜するのが望ましい。或いは、前記シリコン膜を堆積するステップは、原料ガスがSiH2Cl2であり、基板温度が450℃〜550℃の範囲であることが望ましく、この際には、0.3torr〜40torr程度の低圧下で成膜するのが望ましい。これらの基板温度及び圧力の範囲に設定することによって、核形成膜の界面や粒界に効率的にシリコン膜を堆積させることができる。なお、ケイ化タングステンから成る高融点金属化合物は一般的に、上記SiH4、Si26、又はSiH2Cl2と、WF6とを用いて成膜される。
本発明に係る半導体装置によれば、上記本発明に係る半導体装置の製造方法の場合と同様に、ハロゲン元素を含む原料ガスを用いたバルク層の堆積、或いはバルク層の堆積後の熱処理に際して、核形成膜の表面及び粒界に堆積されたシリコン膜がハロゲンイオンと強く結合することによって、下層へのハロゲンイオンの拡散を抑制し、ハロゲンイオンによる侵蝕を抑えることが出来る。
本発明の好適な実施態様では、前記高融点金属化合物がタングステン、ケイ化タングステン、窒化タングステンである。なお、窒化タングステンで核形成膜を、タングステンでバルク層をそれぞれ構成し、或いは、ケイ化タングステンで核形成膜を、タングステンでバルク層をそれぞれ構成することも好ましい態様であり、良好な本発明の効果を得ることが出来る。ケイ化タングステンで核形成膜を、タングステンでバルク層をそれぞれ構成する場合には、SiH4又はSi26を用いて成膜することが望ましい。
以下、図面を参照し、本発明の実施形態例に基づいて本発明を更に詳細に説明する。図1は、本発明の実施形態例に係る半導体装置の構成を示す断面図である。半導体装置10は、シリコン基板11と、シリコン基板11上に形成された層間絶縁膜12と、層間絶縁膜12上に形成された上部配線層18とを備える。シリコン基板11の表面領域には、図示しないソース・ドレイン拡散層が形成されている。上部配線層18には金属配線や別のプラグが形成されている。
層間絶縁膜12には、層間絶縁膜12を貫通するコンタクトホール13が設けられている。コンタクトホール13の底部及び内壁には、窒化チタンから成る下地膜(バリアメタル膜)14が形成されている。下地膜14上には、膜厚が10nm程度に相当する、タングステンから成る核形成膜15が形成されている。核形成膜15上には、コンタクトホール13の内側を埋め込んで、バルク層16が形成されている。下地膜14、核形成膜15、及びバルク層16はコンタクトプラグ17を構成する。核形成膜15の表面及び粒界には、微量のシリコンが堆積されている。
本実施形態例に係る半導体装置10によれば、バルク層16の成膜、或いはバルク層16の成膜後の熱処理に際して、核形成膜15の表面及び粒界に堆積されたシリコンがフッ素イオンと強く結合することによって、下層へのフッ素イオンの拡散を抑制し、フッ素イオンによる侵蝕を抑えることが出来る。これによって、従来問題となっていた後工程の熱処理の際の下地膜14でのフッ素イオンの反応を抑え、コンタクト抵抗の上昇を抑制することが出来る。なお、本実施形態例では、ソース・ドレイン拡散層が形成されたシリコン基板と上層配線層との間を接続するコンタクトプラグについて示したが、配線層同士の間を接続するビアプラグにも同様に適用することが出来る。
図2(a)〜(c)、及び図3(d)〜(f)はそれぞれ、上記半導体装置10を製造する、本実施形態例に係る半導体装置の製造方法の製造段階を示す断面図である。先ず、図2(a)に示すように、表面領域に図示しないソース・ドレイン拡散層が形成されたシリコン基板11上に層間絶縁膜12を成膜する。次いで、図2(b)に示すように、フォトリソグラフィ及びドライエッチングにより層間絶縁膜12をパターニングし、層間絶縁膜12を貫通するコンタクトホール13を形成する。引き続き、図2(c)に示すように、コンタクトホール13内及び層間絶縁膜12上に、窒化チタンから成る下地膜14を成膜する。
下地膜14の成膜に後続する、核形成膜15の形成からバルク層16の形成までの一連の工程は、図4に示すフローに従う。先ず、図2(c)に示した状態の基板(ウエハ)を、図示しないCVD装置の中に導入し、基板を450℃に加熱する(ステップS1)。次いで、不活性ガスであるアルゴン(Ar)ガスでチャンバ内をパージする(ステップS2)。引き続き、H2ガス、及びSiH4ガスをそれぞれ所定の流量で導入し、アルゴンガスをパージする(ステップS3)。引き続き、原料ガスであるWF6ガスを所定の流量で導入する(ステップS4)。これによって、図3(d)に示すように、下地膜14上に膜厚が数十nm程度に相当する核形成膜15の成膜を行う。
次に、アルゴンガスでチャンバ内をパージする(ステップS5)。次いで、基板温度を450℃に保ちつつ、分圧が0.7Torrに成るようにSiH4ガスを導入し、アルゴンガスをパージする(ステップS6)。これによって、図3(e)に示すように、核形成膜15の表面及び粒界に微量のシリコンを堆積させる。
次に、アルゴンガスでチャンバ内をパージする(ステップS7)。次いで、H2ガス及びWF6ガスを所定の流量で導入する(ステップS8)。これによって、図3(f)に示すように、タングステンから成るバルク層16をコンタクトホール13内及び層間絶縁膜12上に成膜して、コンタクトホール13内を完全に埋め込む。引き続き、アルゴンガスでチャンバ内をパージした後(ステップS9)、図3(f)に示した状態の基板をCVD装置から搬出する(ステップS10)。
次に、エッチバックを行うことによって、層間絶縁膜12上のバルク層16、核形成膜15、及び下地膜14を除去する。次いで、公知の方法により、層間絶縁膜12上に上部配線層18を形成することによって、図1に示した半導体装置10を完成することが出来る。
本実施形態例に係る半導体装置の製造方法は、上記実施形態例に係る半導体装置10の製造に好適に適用される。なお、核形成膜15の表面及び粒界にシリコンを堆積する際の基板温度を450℃としたが、250℃〜500℃の範囲であればよい。また、シリコン層16を形成する際のSiH4ガスの分圧を0.7Torrとしたが、0.1Torr〜3Torrの範囲であればよい。シリコン層16はSi26ガスを用いることによって堆積することもでき、この場合、シリコンを堆積する際の基板温度は200℃〜450℃の範囲であればよい。配線層同士の間を接続するビアプラグにも、上記製造方法を同様に適用することが出来る。
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係る半導体装置及びその製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置及びその製造方法も、本発明の範囲に含まれる。
実施形態例に係る半導体装置の構成を示す断面図である。 図2(a)〜(c)はそれぞれ、実施形態例に係る半導体装置の製造方法の製造段階を示す断面図である。 図3(d)〜(f)はそれぞれ、実施形態例に係る半導体装置の製造方法の、図2に後続する製造段階を示す断面図である。 実施形態例に係る半導体装置の製造方法の、核形成膜の形成からバルク層の形成までの一連のフローを示すフローチャートである。
符号の説明
10:半導体装置
11:シリコン基板
12:層間絶縁膜
13:コンタクトホール
14:下地膜
15:核形成膜
16:バルク層
17:コンタクトプラグ
18:上部配線層

Claims (13)

  1. ハロゲン元素を含む原料ガスを用いて高融点金属化合物の核形成膜を堆積するステップと、
    前記核形成膜の表面及び粒界にシリコン膜を堆積するステップと、
    ハロゲン元素を含む原料ガスを用い、前記核形成膜及びシリコン膜を埋め込んで前記高融点金属化合物のバルク層を堆積するステップとを有することを特徴とする半導体装置の製造方法。
  2. 前記高融点金属化合物がタングステンである、請求項1に記載の半導体装置の製造方法。
  3. 前記シリコン膜を堆積するステップは、原料ガスがSiH4であり、基板温度が250℃〜500℃の範囲である、請求項2に記載の半導体装置の製造方法。
  4. 前記シリコン膜を堆積するステップは、原料ガスがSi26であり、基板温度が200℃〜450℃の範囲である、請求項2に記載の半導体装置の製造方法。
  5. 前記高融点金属化合物が窒化タングステンである、請求項1に記載の半導体装置の製造方法。
  6. 前記シリコン膜を堆積するステップは、原料ガスがSiH4であり、基板温度が250℃〜500℃の範囲である、請求項5に記載の半導体装置の製造方法。
  7. 前記シリコン膜を堆積するステップは、原料ガスがSi26であり、基板温度が200℃〜450℃の範囲である、請求項5に記載の半導体装置の製造方法。
  8. 前記高融点金属化合物がケイ化タングステンである、請求項1に記載の半導体装置の製造方法。
  9. 前記シリコン膜を堆積するステップは、原料ガスがSiH4であり、基板温度が250℃〜500℃の範囲である、請求項8に記載の半導体装置の製造方法。
  10. 前記シリコン膜を堆積するステップは、原料ガスがSi26であり、基板温度が200℃〜450℃の範囲である、請求項8に記載の半導体装置の製造方法。
  11. 前記シリコン膜を堆積するステップは、原料ガスがSiH2Cl2であり、基板温度が450℃〜550℃の範囲である、請求項8に記載の半導体装置の製造方法。
  12. 高融点金属化合物の核形成膜と、該核形成膜の周囲を囲むシリコン膜と、前記核形成膜及びシリコン膜を覆う前記高融点金属化合物のバルク層とを有する配線を備えることを特徴とする半導体装置。
  13. 前記高融点金属化合物がタングステン、窒化タングステン、又は、ケイ化タングステンである、請求項12に記載の半導体装置。

JP2004071924A 2004-03-15 2004-03-15 半導体装置及びその製造方法 Pending JP2005260105A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004071924A JP2005260105A (ja) 2004-03-15 2004-03-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004071924A JP2005260105A (ja) 2004-03-15 2004-03-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005260105A true JP2005260105A (ja) 2005-09-22

Family

ID=35085518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004071924A Pending JP2005260105A (ja) 2004-03-15 2004-03-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005260105A (ja)

Similar Documents

Publication Publication Date Title
JP5211503B2 (ja) 半導体装置の製造方法
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
JP2011205155A (ja) 半導体デバイス障壁層
JP2010225697A (ja) 半導体装置の製造方法
US9899258B1 (en) Metal liner overhang reduction and manufacturing method thereof
JP2015177006A (ja) 半導体装置及びその製造方法
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
JP2009231497A (ja) 半導体装置及び半導体装置の製造方法
JP2000228372A (ja) 半導体装置の製造方法
JP3244058B2 (ja) 半導体装置の製造方法
JP2007165428A (ja) 半導体装置の製造方法
JP2005322882A (ja) 低温バリア金属層を用いた半導体素子の金属配線製造方法
JP2004363583A (ja) 半導体装置の導電性構造体の形成方法
JP2006066642A (ja) 半導体装置の製造方法
JPH10209278A (ja) 半導体装置およびその製造方法
JP2004179605A (ja) アルミニウム金属配線形成方法
JP4457884B2 (ja) 半導体装置
JP2011029554A (ja) 半導体装置の製造方法
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
JP2005260105A (ja) 半導体装置及びその製造方法
KR100543653B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2009094477A (ja) 半導体素子の金属配線形成方法
JP2002313913A (ja) コンタクトプラグ構造及びその製造方法
TWI229413B (en) Method for fabricating conductive plug and semiconductor device