JPH07111289A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07111289A JPH07111289A JP25560693A JP25560693A JPH07111289A JP H07111289 A JPH07111289 A JP H07111289A JP 25560693 A JP25560693 A JP 25560693A JP 25560693 A JP25560693 A JP 25560693A JP H07111289 A JPH07111289 A JP H07111289A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- metal
- film
- metal layer
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ヴィアホールに金属を埋め込む工程におい
て、密着層を用いずにタングステンを堆積する場合、ヴ
ィアホール低部において、低く安定した接続抵抗を得
る。 【構成】 絶縁膜２上にアルミニウム合金３ｃの上部に
Ｔｉ３ｄとＴｉＮ３ｅを有する金属配線を形成し、シリ
コン酸化膜４を全面に堆積する。次に金属配線上のシリ
コン酸化膜４に接続孔５を開口する工程において、Ｔｉ
Ｎの表面を露出させてエッチングを終了する。その後、
全面にＣＶＤ法によりタングステン６を堆積した後、シ
リコン酸化膜４上のタングステン６をエッチングで除去
することにより接続孔５内にタングステン６を埋め込
む。
て、密着層を用いずにタングステンを堆積する場合、ヴ
ィアホール低部において、低く安定した接続抵抗を得
る。 【構成】 絶縁膜２上にアルミニウム合金３ｃの上部に
Ｔｉ３ｄとＴｉＮ３ｅを有する金属配線を形成し、シリ
コン酸化膜４を全面に堆積する。次に金属配線上のシリ
コン酸化膜４に接続孔５を開口する工程において、Ｔｉ
Ｎの表面を露出させてエッチングを終了する。その後、
全面にＣＶＤ法によりタングステン６を堆積した後、シ
リコン酸化膜４上のタングステン６をエッチングで除去
することにより接続孔５内にタングステン６を埋め込
む。
Description
【０００１】
【産業上の利用分野】本発明は超ＬＳＩの製造における
金属配線層間の接続に関する。
金属配線層間の接続に関する。
【０００２】
【従来の技術】近年、超ＬＳＩの高集積化、高密度化に
ともない、金属配線層間を接続する接続孔（以下ヴィア
ホールと称する）も微細化され、接続孔の径に対する接
続孔の深さ（以下アスペクト比と称する）が増大してい
る。ヴィアホールのアスペクト比が１以上となるとアル
ミニウム合金をスパッタ法により堆積した場合、ヴィア
ホール部のアルミニウム合金が一番薄くなる部分の膜厚
は堆積膜厚の１０分の１以下となる。このように配線が
薄い部分が生じると、半導体素子を稼動させるための電
流を流した際に抵抗が増加して発熱による断線が生じ
る。
ともない、金属配線層間を接続する接続孔（以下ヴィア
ホールと称する）も微細化され、接続孔の径に対する接
続孔の深さ（以下アスペクト比と称する）が増大してい
る。ヴィアホールのアスペクト比が１以上となるとアル
ミニウム合金をスパッタ法により堆積した場合、ヴィア
ホール部のアルミニウム合金が一番薄くなる部分の膜厚
は堆積膜厚の１０分の１以下となる。このように配線が
薄い部分が生じると、半導体素子を稼動させるための電
流を流した際に抵抗が増加して発熱による断線が生じ
る。
【０００３】この問題を解決するために提案されたヴィ
アホール内に金属を埋め込む方法の一つに化学気相堆積
（以下ＣＶＤと記す）法により全面にタングステンを堆
積（ブランケットタングステンＣＶＤと記す）し、全面
をエッチングしてヴィアホール内以外の不要部のタング
ステンを除去する方法（エッチバック法と呼ぶ）が用い
られている。
アホール内に金属を埋め込む方法の一つに化学気相堆積
（以下ＣＶＤと記す）法により全面にタングステンを堆
積（ブランケットタングステンＣＶＤと記す）し、全面
をエッチングしてヴィアホール内以外の不要部のタング
ステンを除去する方法（エッチバック法と呼ぶ）が用い
られている。
【０００４】以下、図面を用いて従来の技術の一例とし
てブランケットタングステンＣＶＤ法とエッチバック法
を用いたヴィアホールへの金属埋め込み技術について説
明する。図４は従来の半導体装置の製造方法におけるヴ
ィアホール部への金属埋め込み工程の工程断面図であ
る。
てブランケットタングステンＣＶＤ法とエッチバック法
を用いたヴィアホールへの金属埋め込み技術について説
明する。図４は従来の半導体装置の製造方法におけるヴ
ィアホール部への金属埋め込み工程の工程断面図であ
る。
【０００５】図４（ａ）において、すでにトランジスタ
等が形成された基板１上にシリコン酸化膜２を形成した
後、Ｔｉ（チタン）３ａを約２０ｎｍ、ＴｉＮ（窒化チ
タン）３ｂを約１００ｎｍ、シリコンを数％含有したア
ルミニウム合金３ｃを約７００ｎｍ、ＴｉＮ３ｅを約４
０ｎｍをスパッタ法（通常ＴｉＮはリアクティブスパッ
タと呼ばれるＴｉと窒素の反応により形成される）によ
り順次堆積し、所望のパターンに加工することにより金
属配線を形成する。この金属配線中のアルミニウム合金
の下層のＴｉ３ａとＴｉＮ３ｂは半導体領域上の接続孔
（不図示）において、アルミニウムとシリコンの反応を
防止し、かつ良好な接触抵抗を得るために形成するもの
である。また、アルミニウム合金の上層のＴｉＮ３ｅ
は、フォトレジストを用いた配線のパターン形成工程に
おいて、露光時にフォトレジストがアルミニウム合金表
面の反射により、適正な寸法に加工されないことを防止
するために形成されるものであり、反射防止膜と呼ばれ
ている。
等が形成された基板１上にシリコン酸化膜２を形成した
後、Ｔｉ（チタン）３ａを約２０ｎｍ、ＴｉＮ（窒化チ
タン）３ｂを約１００ｎｍ、シリコンを数％含有したア
ルミニウム合金３ｃを約７００ｎｍ、ＴｉＮ３ｅを約４
０ｎｍをスパッタ法（通常ＴｉＮはリアクティブスパッ
タと呼ばれるＴｉと窒素の反応により形成される）によ
り順次堆積し、所望のパターンに加工することにより金
属配線を形成する。この金属配線中のアルミニウム合金
の下層のＴｉ３ａとＴｉＮ３ｂは半導体領域上の接続孔
（不図示）において、アルミニウムとシリコンの反応を
防止し、かつ良好な接触抵抗を得るために形成するもの
である。また、アルミニウム合金の上層のＴｉＮ３ｅ
は、フォトレジストを用いた配線のパターン形成工程に
おいて、露光時にフォトレジストがアルミニウム合金表
面の反射により、適正な寸法に加工されないことを防止
するために形成されるものであり、反射防止膜と呼ばれ
ている。
【０００６】次に図４（ｂ）に示すように、全面に例え
ばプラズマＣＶＤ法により絶縁膜としてシリコン酸化膜
４を約８００ｎｍ程度形成し、金属配線上の所望の位置
にフォトレジストのパターンを形成し、ドライエッチン
グによりエッチングしてアルミニウム合金３ｃの表面が
露出された開口部５を形成する。この際に開口部５の底
部にＴｉＮ３ｅが残っていると、上層金属との接続抵抗
が高くなるため、アルミニウム合金３ｅの表面が露出す
るまで行なう。
ばプラズマＣＶＤ法により絶縁膜としてシリコン酸化膜
４を約８００ｎｍ程度形成し、金属配線上の所望の位置
にフォトレジストのパターンを形成し、ドライエッチン
グによりエッチングしてアルミニウム合金３ｃの表面が
露出された開口部５を形成する。この際に開口部５の底
部にＴｉＮ３ｅが残っていると、上層金属との接続抵抗
が高くなるため、アルミニウム合金３ｅの表面が露出す
るまで行なう。
【０００７】次に図４（ｃ）に示すように、タングステ
ン６を下地基板上に密着性良く形成するために、全面に
Ｔｉ約２０ｎｍとＴｉＮ約１００ｎｍをスパッタ法を用
いて順次堆積し、ＴｉとＴｉＮの積層膜７を形成する。
この目的で形成される膜を密着層と呼ぶ。その後、ブラ
ンケットタングステンＣＶＤ法により全面にタングステ
ン６を約６００ｎｍ堆積し、開口部５内を埋める。堆積
膜厚はヴィアホールの径に依存し、この場合はヴィアホ
ール径が６００ｎｍ程度の場合である。
ン６を下地基板上に密着性良く形成するために、全面に
Ｔｉ約２０ｎｍとＴｉＮ約１００ｎｍをスパッタ法を用
いて順次堆積し、ＴｉとＴｉＮの積層膜７を形成する。
この目的で形成される膜を密着層と呼ぶ。その後、ブラ
ンケットタングステンＣＶＤ法により全面にタングステ
ン６を約６００ｎｍ堆積し、開口部５内を埋める。堆積
膜厚はヴィアホールの径に依存し、この場合はヴィアホ
ール径が６００ｎｍ程度の場合である。
【０００８】次に図４（ｄ）に示すように六ふっ化硫黄
（ＳＦ６）を用いて全面のタングステン６を均一にドラ
イエッチングして開口部５内にタングステン６を残す。
さらに開口部５以外のシリコン酸化膜４上に残っている
ＴｉとＴｉＮの積層膜７を塩素ガスを用いて除去して開
口部内への金属の埋め込みを終了する。
（ＳＦ６）を用いて全面のタングステン６を均一にドラ
イエッチングして開口部５内にタングステン６を残す。
さらに開口部５以外のシリコン酸化膜４上に残っている
ＴｉとＴｉＮの積層膜７を塩素ガスを用いて除去して開
口部内への金属の埋め込みを終了する。
【０００９】上記従来例において、タングステンの密着
層としてＴｉＮとＴｉを示したが、タングステンやＴｉ
Ｗ等の他の高融点金属も用いられている。
層としてＴｉＮとＴｉを示したが、タングステンやＴｉ
Ｗ等の他の高融点金属も用いられている。
【００１０】
【発明が解決しようとする課題】しかしながら上記のよ
うな方法では、従来のスパッタ法のみを用いて配線金属
間の接続を行っていた場合と比較して、タングステンを
堆積してエッチバックする工程以外に、タングステンの
密着層として形成するＴｉやＴｉＮを形成する工程と、
これをエッチバックする工程が加わる。
うな方法では、従来のスパッタ法のみを用いて配線金属
間の接続を行っていた場合と比較して、タングステンを
堆積してエッチバックする工程以外に、タングステンの
密着層として形成するＴｉやＴｉＮを形成する工程と、
これをエッチバックする工程が加わる。
【００１１】タングステンは密着層を形成せずに直接シ
リコン酸化膜上にも堆積することができるが、ヴィアホ
ール底部における下層金属との接続抵抗の増大という問
題が生じる。通常アルミニウム合金が露出したヴィアホ
ールに金属膜を形成する場合はアルゴンを用いた物理ス
パッタでアルミニウム合金表面のアルミ酸化物を除去し
た後、大気にさらすことなく金属膜を形成する。しかし
ながらこの方法を用いた後ＣＶＤ法によりタングステン
を堆積する場合でも、堆積に用いられるＷＦ6（六フッ
化タングステン）ガスがアルミニウムと反応してアルミ
のふっ化物を形成するため接続抵抗が増大する。
リコン酸化膜上にも堆積することができるが、ヴィアホ
ール底部における下層金属との接続抵抗の増大という問
題が生じる。通常アルミニウム合金が露出したヴィアホ
ールに金属膜を形成する場合はアルゴンを用いた物理ス
パッタでアルミニウム合金表面のアルミ酸化物を除去し
た後、大気にさらすことなく金属膜を形成する。しかし
ながらこの方法を用いた後ＣＶＤ法によりタングステン
を堆積する場合でも、堆積に用いられるＷＦ6（六フッ
化タングステン）ガスがアルミニウムと反応してアルミ
のふっ化物を形成するため接続抵抗が増大する。
【００１２】また、ヴィアホールを形成する際にＴｉＮ
を除去しない場合について、ＴｉＮを形成する方法がリ
アクティブスパッタ法である場合はＴｉＮとアルミニウ
ム合金の界面に窒化アルミニウムが存在するために、抵
抗を上昇させる。ＴｉＮターゲットを用いたスパッタ法
で形成する場合は、スパッタチャンバ内および基板上に
パーティクルが付着するために、配線の断線などの不良
が多く発生することになる。
を除去しない場合について、ＴｉＮを形成する方法がリ
アクティブスパッタ法である場合はＴｉＮとアルミニウ
ム合金の界面に窒化アルミニウムが存在するために、抵
抗を上昇させる。ＴｉＮターゲットを用いたスパッタ法
で形成する場合は、スパッタチャンバ内および基板上に
パーティクルが付着するために、配線の断線などの不良
が多く発生することになる。
【００１３】以上に述べた接続抵抗に関する問題はＣＶ
Ｄ法を用いて選択的にヴィアホール内にタングステンを
形成する選択タングステンＣＶＤ法においても同様であ
る。
Ｄ法を用いて選択的にヴィアホール内にタングステンを
形成する選択タングステンＣＶＤ法においても同様であ
る。
【００１４】本発明は上記問題点に鑑み、ヴィアホール
に金属を埋め込む方法において、安定した低い接続抵抗
を得る方法を提供し、また、密着層を用いずにブランケ
ットタングステンＣＶＤを用いてヴィアホールの埋め込
みを行なう場合でも同様の効果を得るための半導体装置
およびその製造方法を提供するものである。
に金属を埋め込む方法において、安定した低い接続抵抗
を得る方法を提供し、また、密着層を用いずにブランケ
ットタングステンＣＶＤを用いてヴィアホールの埋め込
みを行なう場合でも同様の効果を得るための半導体装置
およびその製造方法を提供するものである。
【００１５】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置およびその製造方法は、基板上
に少なくともアルミニウムを含む金属からなる第１の金
属層と前記第１の金属層上に第２の金属層を形成し、所
望のパターンに加工して金属配線を形成する第１の工程
と、前記金属配線が形成された前記基板上に絶縁膜を形
成する第２の工程と、前記絶縁膜の一部をエッチングし
て除去することにより前記第２の金属層が露出してなる
開口部を形成する第３の工程と、前記開口部にタングス
テンを形成する第４の工程を備えたものである。タング
ステンを開口部に形成する第４の工程が、全面にタング
ステンを形成し、前記絶縁膜上の前記タングステンをエ
ッチングすることにより前記開口部にのみタングステン
を残置することが望ましい。
めに本発明の半導体装置およびその製造方法は、基板上
に少なくともアルミニウムを含む金属からなる第１の金
属層と前記第１の金属層上に第２の金属層を形成し、所
望のパターンに加工して金属配線を形成する第１の工程
と、前記金属配線が形成された前記基板上に絶縁膜を形
成する第２の工程と、前記絶縁膜の一部をエッチングし
て除去することにより前記第２の金属層が露出してなる
開口部を形成する第３の工程と、前記開口部にタングス
テンを形成する第４の工程を備えたものである。タング
ステンを開口部に形成する第４の工程が、全面にタング
ステンを形成し、前記絶縁膜上の前記タングステンをエ
ッチングすることにより前記開口部にのみタングステン
を残置することが望ましい。
【００１６】また、上述した方法により基板上に形成さ
れた少なくともアルミニウムを含む金属からなる第１の
金属層と第２の金属層が順次形成されてなる金属配線
と、前記基板上および前記金属配線上に形成された絶縁
膜と、前記金属配線上の前記絶縁膜の所望の位置に開口
され前記第２の金属層が露出してなる開口部と、前記開
口部内にタングステンが形成された構成を備えたもので
ある。
れた少なくともアルミニウムを含む金属からなる第１の
金属層と第２の金属層が順次形成されてなる金属配線
と、前記基板上および前記金属配線上に形成された絶縁
膜と、前記金属配線上の前記絶縁膜の所望の位置に開口
され前記第２の金属層が露出してなる開口部と、前記開
口部内にタングステンが形成された構成を備えたもので
ある。
【００１７】
【作用】本発明は上記した構成によって、タングステン
の密着層として金属を堆積する工程を用いずにヴィアホ
ール内にタングステンを形成するので、工程削減を行い
かつ金属間の接続抵抗を上昇させることなく配線層間を
接続することとなる。
の密着層として金属を堆積する工程を用いずにヴィアホ
ール内にタングステンを形成するので、工程削減を行い
かつ金属間の接続抵抗を上昇させることなく配線層間を
接続することとなる。
【００１８】
【実施例】以下本発明の実施例として、絶縁膜としてシ
リコン酸化膜、第１の金属層としてＴｉとＴｉＮとアル
ミニウム合金からなる積層膜、第２の金属層としてＴｉ
とＴｉＮからなる積層膜を用いた場合の、半導体装置お
よびその製造方法について、図面を参照しながら説明す
る。
リコン酸化膜、第１の金属層としてＴｉとＴｉＮとアル
ミニウム合金からなる積層膜、第２の金属層としてＴｉ
とＴｉＮからなる積層膜を用いた場合の、半導体装置お
よびその製造方法について、図面を参照しながら説明す
る。
【００１９】図１は本発明の第１の実施例として、半導
体装置の製造方法を示す工程断面図である。
体装置の製造方法を示す工程断面図である。
【００２０】図１（ａ）において、すでにトランジスタ
等が形成されている基板１上に例えばＣＶＤ法によりシ
リコン酸化膜２を堆積する。次にスパッタ法によりＴｉ
３ａを１０ｎｍ、ＴｉＮ３ｂを１００ｎｍ、シリコンを
数％含むアルミニウム合金３ｃを７００ｎｍを第１の金
属層として順次形成し、Ｔｉ３ｄを１０ｎｍ、ＴｉＮ３
ｅを３０ｎｍを第２の金属層として順次形成する。これ
らの金属の堆積が終了するまでは同一装置内で真空搬送
され、大気にさらされることはない。この金属配線にお
けるアルミニウム合金上のＴｉとＴｉＮは前述したよう
に反射防止膜として形成されるものであり、ＴｉとＴｉ
Ｎは同一のスパッタチャンバ内で連続的に堆積されるた
め、製造コストの増加や生産性の低下にはほとんど影響
がない。次にこの積層された金属膜を、レジストをマス
クとして（不図示）ドライエッチングを用いて所望のパ
ターンに加工して、金属配線３を形成する。
等が形成されている基板１上に例えばＣＶＤ法によりシ
リコン酸化膜２を堆積する。次にスパッタ法によりＴｉ
３ａを１０ｎｍ、ＴｉＮ３ｂを１００ｎｍ、シリコンを
数％含むアルミニウム合金３ｃを７００ｎｍを第１の金
属層として順次形成し、Ｔｉ３ｄを１０ｎｍ、ＴｉＮ３
ｅを３０ｎｍを第２の金属層として順次形成する。これ
らの金属の堆積が終了するまでは同一装置内で真空搬送
され、大気にさらされることはない。この金属配線にお
けるアルミニウム合金上のＴｉとＴｉＮは前述したよう
に反射防止膜として形成されるものであり、ＴｉとＴｉ
Ｎは同一のスパッタチャンバ内で連続的に堆積されるた
め、製造コストの増加や生産性の低下にはほとんど影響
がない。次にこの積層された金属膜を、レジストをマス
クとして（不図示）ドライエッチングを用いて所望のパ
ターンに加工して、金属配線３を形成する。
【００２１】次に図１（ｂ）に示すように、全面に例え
ばプラズマＣＶＤ法により絶縁膜としてシリコン酸化膜
４を約８００ｎｍ程度形成し、金属配線３上の所望の位
置にフォトレジストのパターンを形成し（不図示）、ド
ライエッチングによりシリコン酸化膜４のエッチングを
行なう。この際、エッチングはＴｉＮ３ｅの表面が露出
している段階で終了させる。これはＴｉが露出している
部分ができた場合、タングステンの堆積に用いられるＷ
Ｆ6とＴｉが反応することによりＴｉのフッ化物が形成
され、接続抵抗を上昇させるためである。
ばプラズマＣＶＤ法により絶縁膜としてシリコン酸化膜
４を約８００ｎｍ程度形成し、金属配線３上の所望の位
置にフォトレジストのパターンを形成し（不図示）、ド
ライエッチングによりシリコン酸化膜４のエッチングを
行なう。この際、エッチングはＴｉＮ３ｅの表面が露出
している段階で終了させる。これはＴｉが露出している
部分ができた場合、タングステンの堆積に用いられるＷ
Ｆ6とＴｉが反応することによりＴｉのフッ化物が形成
され、接続抵抗を上昇させるためである。
【００２２】次に図１（ｃ）に示すように、ブランケッ
トタングステンＣＶＤ法により全面にタングステン６を
約６００ｎｍ堆積し、開口部５内を埋める。堆積膜厚は
ヴィアホールの径に依存し、この場合はヴィアホール径
が６００ｎｍ程度の場合である。このタングステンの堆
積は、まずＷＦ6ガスのＳｉＨ4（シラン）ガスによる還
元を行い全面にタングステンを均一に形成した後、引き
続いてＷＦ6ガスを水素で還元し、速い成長速度と段差
被覆性の優れた条件で堆積を行なう。
トタングステンＣＶＤ法により全面にタングステン６を
約６００ｎｍ堆積し、開口部５内を埋める。堆積膜厚は
ヴィアホールの径に依存し、この場合はヴィアホール径
が６００ｎｍ程度の場合である。このタングステンの堆
積は、まずＷＦ6ガスのＳｉＨ4（シラン）ガスによる還
元を行い全面にタングステンを均一に形成した後、引き
続いてＷＦ6ガスを水素で還元し、速い成長速度と段差
被覆性の優れた条件で堆積を行なう。
【００２３】次に図１（ｄ）に示すように例えば六ふっ
化硫黄（ＳＦ６）を用いて全面のタングステン６を均一
にドライエッチングして開口部５内にタングステン６を
残し、開口部内への金属の埋め込みを終了する。
化硫黄（ＳＦ６）を用いて全面のタングステン６を均一
にドライエッチングして開口部５内にタングステン６を
残し、開口部内への金属の埋め込みを終了する。
【００２４】なお、上記実施例において、第２の金属層
（反射防止膜）としてＴｉＮとＴｉの積層膜を用いた
が、タングステンもしくはチタンタングステンもしくは
チタンシリサイドもしくはタングステンシリサイドとし
てもよい。
（反射防止膜）としてＴｉＮとＴｉの積層膜を用いた
が、タングステンもしくはチタンタングステンもしくは
チタンシリサイドもしくはタングステンシリサイドとし
てもよい。
【００２５】以上のように本実施例によれば、密着層を
用いずにヴィアホールにタングステンを形成することが
でき、かつ図３に示すような従来の構造と比較して低い
接続抵抗を得ることができる。図３（ａ）はヴィアホー
ル底部がアルミニウム合金の場合であり、タングステン
とアルミニウム合金の界面にフッ化アルミニウムが存在
し、（ｂ）はヴィアホール底部のＴｉＮがアルミニウム
合金上に形成されている場合であり、アルミニウム合金
とＴｉＮの界面にＡｌＮが存在する。（ｃ）はヴィアホ
ール底部がＴｉである場合であり、Ｔｉとタングステン
の界面にフッ化チタンが存在する。
用いずにヴィアホールにタングステンを形成することが
でき、かつ図３に示すような従来の構造と比較して低い
接続抵抗を得ることができる。図３（ａ）はヴィアホー
ル底部がアルミニウム合金の場合であり、タングステン
とアルミニウム合金の界面にフッ化アルミニウムが存在
し、（ｂ）はヴィアホール底部のＴｉＮがアルミニウム
合金上に形成されている場合であり、アルミニウム合金
とＴｉＮの界面にＡｌＮが存在する。（ｃ）はヴィアホ
ール底部がＴｉである場合であり、Ｔｉとタングステン
の界面にフッ化チタンが存在する。
【００２６】（表１）には図３の各構造の0.8μｍ径の
ヴィアホールにブランケットタングステンＣＶＤ法とエ
ッチバック法を用いてタングステンを埋め込んだときの
ヴィアホール一個当りの抵抗値を示す。
ヴィアホールにブランケットタングステンＣＶＤ法とエ
ッチバック法を用いてタングステンを埋め込んだときの
ヴィアホール一個当りの抵抗値を示す。
【００２７】
【表１】
【００２８】以下本発明の第２の実施例について図面を
参照しながら説明する。図２は本発明の半導体装置に関
する実施例についての構造断面図を示したものである。
参照しながら説明する。図２は本発明の半導体装置に関
する実施例についての構造断面図を示したものである。
【００２９】図２に示す構造は、例えばシリコン酸化膜
上にＴｉ３ａ、ＴｉＮ３ｂ、アルミニウム合金３ｃ、Ｔ
ｉ３ｄ、ＴｉＮ３ｅを順次形成し、次にこの積層された
金属膜を、ドライエッチングを用いて所望のパターンに
加工して金属配線３を形成し、次に全面に絶縁膜として
シリコン酸化膜４を形成し、金属配線３上の所望の位置
に開口部５を形成してＴｉＮ３ｅの表面を露出させるこ
とにより形成したものである。
上にＴｉ３ａ、ＴｉＮ３ｂ、アルミニウム合金３ｃ、Ｔ
ｉ３ｄ、ＴｉＮ３ｅを順次形成し、次にこの積層された
金属膜を、ドライエッチングを用いて所望のパターンに
加工して金属配線３を形成し、次に全面に絶縁膜として
シリコン酸化膜４を形成し、金属配線３上の所望の位置
に開口部５を形成してＴｉＮ３ｅの表面を露出させるこ
とにより形成したものである。
【００３０】以上のように本実施例によれば、シリコン
酸化膜４に形成された開口部５の低部の金属がＴｉＮ３
ｅとなるため、開口部５内にＣＶＤ法によりタングステ
ンを堆積させる場合、接続抵抗を上昇させるＴｉフッ化
物やアルミフッ化物が形成されない。
酸化膜４に形成された開口部５の低部の金属がＴｉＮ３
ｅとなるため、開口部５内にＣＶＤ法によりタングステ
ンを堆積させる場合、接続抵抗を上昇させるＴｉフッ化
物やアルミフッ化物が形成されない。
【００３１】また、開口部にスパッタ法によりＴｉやア
ルミニウム合金等の金属を形成する場合も、アルミニウ
ム合金３ｃ表面に窒化アルミニウム等が存在しないため
に接続抵抗が高くなったり、不安定になることがない。
図３の構造（ｂ）の場合、ＴｉＮをリアクティブスパッ
タ法で形成すると、アルミニウム表面に窒化アルミニウ
ムが形成される場合がある。また、構造（ａ）の場合で
もＴｉＮのエッチングが不十分な場合はアルミニウム表
面に窒化アルミニウムが残ってしまう。
ルミニウム合金等の金属を形成する場合も、アルミニウ
ム合金３ｃ表面に窒化アルミニウム等が存在しないため
に接続抵抗が高くなったり、不安定になることがない。
図３の構造（ｂ）の場合、ＴｉＮをリアクティブスパッ
タ法で形成すると、アルミニウム表面に窒化アルミニウ
ムが形成される場合がある。また、構造（ａ）の場合で
もＴｉＮのエッチングが不十分な場合はアルミニウム表
面に窒化アルミニウムが残ってしまう。
【００３２】その効果について（表２）に接続抵抗値を
示した。（表２）は本実施例と図３の構造（ａ）の場合
について、０．８μｍ径のヴィアホール１００個を配線
でつないだ場合の端から端までの抵抗値を、ヴィアホー
ルを形成する際のドライエッチングのオーバーエッチン
グ時間（シリコン酸化膜のエッチング後、それに要した
時間に対する、引続き行なうエッチング時間の比）に対
して示している。
示した。（表２）は本実施例と図３の構造（ａ）の場合
について、０．８μｍ径のヴィアホール１００個を配線
でつないだ場合の端から端までの抵抗値を、ヴィアホー
ルを形成する際のドライエッチングのオーバーエッチン
グ時間（シリコン酸化膜のエッチング後、それに要した
時間に対する、引続き行なうエッチング時間の比）に対
して示している。
【００３３】
【表２】
【００３４】以上のように本発明によれば、ヴィアホー
ルの低部において、低く安定した接続抵抗を得ることが
できる。
ルの低部において、低く安定した接続抵抗を得ることが
できる。
【００３５】
【発明の効果】以上のように本発明は、密着層を用いず
にブランケットタングステンＣＶＤ法とエッチバック法
によりヴィアホールにタングステンを埋め込むことによ
り工程削減による製造コストを引き下げ、かつアルミニ
ウム合金配線上に形成された高融点金属からなる反射防
止膜をヴィアホール開口の際にエッチングせずに残すこ
とにより、ヴィアホール低部において低い接続抵抗を得
ることができる。
にブランケットタングステンＣＶＤ法とエッチバック法
によりヴィアホールにタングステンを埋め込むことによ
り工程削減による製造コストを引き下げ、かつアルミニ
ウム合金配線上に形成された高融点金属からなる反射防
止膜をヴィアホール開口の際にエッチングせずに残すこ
とにより、ヴィアホール低部において低い接続抵抗を得
ることができる。
【図１】本発明の第１の実施例における半導体装置の製
造方法を示す工程断面図
造方法を示す工程断面図
【図２】本発明の第２の実施例における半導体装置の構
造断面図
造断面図
【図３】本発明の効果を示すための従来の接続口の構造
を示す断面図
を示す断面図
【図４】従来例における半導体装置の製造方法を示す工
程断面図
程断面図
１ 基板 ２ シリコン酸化膜 ３ａ ＴｉＮ ３ｂ Ｔｉ ３ｃ アルミニウム合金 ３ｄ Ｔｉ ３ｅ ＴｉＮ ３ 金属配線 ４ シリコン酸化膜 ５ 開口部 ６ タングステン
Claims (4)
- 【請求項１】基板上に少なくともアルミニウムを含む金
属からなる第１の金属層と前記第１の金属層上に第２の
金属層を形成し、所望のパターンに加工して金属配線を
形成する第１の工程と、 前記金属配線が形成された前記基板上に絶縁膜を形成す
る第２の工程と、 前記絶縁膜の一部をエッチングして除去することにより
前記第２の金属層が露出してなる開口部を形成する第３
の工程と、 前記開口部にタングステンを形成する第４の工程とを備
え、 前記第２の金属層がチタンと窒化チタンの積層膜、もし
くはタングステン膜、もしくはチタンタングステン合金
膜、もしくはチタンシリサイド合金膜、もしくはタング
ステンシリサイド合金膜からなることを特徴とする半導
体装置の製造方法。 - 【請求項２】タングステンを開口部に形成する第４の工
程が、全面にタングステンを形成し、前記絶縁膜上の前
記タングステンをエッチングすることにより前記開口部
にのみタングステンを残置することを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項３】基板上に形成された、少なくともアルミニ
ウムを含む金属からなる第１の金属層と、前記第１の金
属層上に形成された第２の金属層からなる金属配線と、 前記基板上および前記金属配線上に形成された絶縁膜
と、 前記絶縁膜の所望の位置に開口され、前記第２の金属層
が露出してなる開口部とを備え、 前記第２の金属層がチタンと窒化チタンの積層膜、もし
くはタングステン膜、もしくはチタンタングステン合金
膜、もしくはチタンシリサイド合金膜、もしくはタング
ステンシリサイド合金膜からなることを特徴とする半導
体装置。 - 【請求項４】開口部内にタングステンが充填された構造
を有することを特徴とする請求項３記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25560693A JPH07111289A (ja) | 1993-10-13 | 1993-10-13 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25560693A JPH07111289A (ja) | 1993-10-13 | 1993-10-13 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07111289A true JPH07111289A (ja) | 1995-04-25 |
Family
ID=17281074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25560693A Pending JPH07111289A (ja) | 1993-10-13 | 1993-10-13 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07111289A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317632A (ja) * | 2004-04-27 | 2005-11-10 | Denso Corp | 半導体装置およびその製造方法 |
-
1993
- 1993-10-13 JP JP25560693A patent/JPH07111289A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317632A (ja) * | 2004-04-27 | 2005-11-10 | Denso Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5486492A (en) | Method of forming multilayered wiring structure in semiconductor device | |
| JPH06140372A (ja) | 半導体装置の製造方法 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| US7645698B2 (en) | Method for forming barrier layer | |
| KR100457843B1 (ko) | 반도체 장치에서 콘택 형성 방법 | |
| JP3133842B2 (ja) | 多層配線構造の製造方法 | |
| EP0262719B1 (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| JP3628570B2 (ja) | タングステン薄膜の形成方法、半導体装置の製造方法 | |
| US6291346B1 (en) | Titanium silicide layer formation method | |
| US20100072622A1 (en) | Method for forming Barrier Layer and the Related Damascene Structure | |
| JPH07111289A (ja) | 半導体装置およびその製造方法 | |
| JP4457884B2 (ja) | 半導体装置 | |
| US7442639B2 (en) | Method of forming plug of semiconductor device | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| US6117758A (en) | Etch removal of aluminum islands during manufacture of semiconductor device wiring layer | |
| JPH09237768A (ja) | 半導体装置及びその製造方法 | |
| JPH06196432A (ja) | 半導体装置における多層配線構造の形成方法及び当該形成方法により製造された多層配線構造を有する半導体装置 | |
| JPH06224150A (ja) | 多層配線構造の形成方法 | |
| JPH07169834A (ja) | 層間接続孔の埋め込み方法 | |
| JPH07297280A (ja) | 半導体装置の製造方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH0629237A (ja) | 半導体装置及びその製造方法 | |
| KR20030003331A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JPH06204346A (ja) | 半導体装置の製造方法 | |
| JP3641488B2 (ja) | 多層配線構造の形成方法 |