KR0172042B1 - 반도체 소자의 텅스텐 플러그 제조 방법 - Google Patents

반도체 소자의 텅스텐 플러그 제조 방법 Download PDF

Info

Publication number
KR0172042B1
KR0172042B1 KR1019950048747A KR19950048747A KR0172042B1 KR 0172042 B1 KR0172042 B1 KR 0172042B1 KR 1019950048747 A KR1019950048747 A KR 1019950048747A KR 19950048747 A KR19950048747 A KR 19950048747A KR 0172042 B1 KR0172042 B1 KR 0172042B1
Authority
KR
South Korea
Prior art keywords
tungsten
tungsten plug
semiconductor device
contact hole
film
Prior art date
Application number
KR1019950048747A
Other languages
English (en)
Other versions
KR970052219A (ko
Inventor
김상용
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950048747A priority Critical patent/KR0172042B1/ko
Publication of KR970052219A publication Critical patent/KR970052219A/ko
Application granted granted Critical
Publication of KR0172042B1 publication Critical patent/KR0172042B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 콘택홀에 형성된 텅스텐 플러그가 움푹 들어가는 손상을 방지할 수있는 건식 식각 공정과 CMP공정을 도입한 반도체 소자의 텅스텐 플러그 제조 방법이 개시된다.

Description

반도체 소자의 텅스텐 플러그 제조 방법
제1a내지 1c도는 종래의 반도체 소자의 텅스텐 플러그 제조 방법을 설명하기 위한 단면도.
제2a내지 2e도는 본 발명에 따른 반도체 소자의 텅스텐 플러그 제조 방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,11 : 실리콘 기판 2, 12 : 절연층
3,13 : 콘택 홀 4, 14 : 글루 층
5, 15 : 텅스텐막 6, 16 : 텅스텐 플러그
본 발명은 반도체 소자의 텅스텐 플러그 제조 방법에 관한 것으로 특히 콘택홀에서 양호한 스텝 커버리지를 갖는 텅스텐 플러그를 형성할 수 있도록 한 반도체 소자의 텅스텐 플러그 제조 방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화됨에 따라 내부 연결 물질로서 콘택 홀에서 양호한 스텝 커버리지를 갖는 텅스텐 플러그를 반도체 소자에 적용하기 위하여 연구를 거듭하고 있는 실정이다. 그러면, 제1a 내지 1c도를 통해 종래의 반도체 소자의 텅스텐 플러그 제조 방법을 설명하면 다음과 같다.
제1a도와 관련하여, 실리콘 기판(1)상에 절연층(2)이 형성되고, 마스크를 이용한 식각 공정으로 상기 절연층(2)의 일정두께가 식각되어 콘택 홀(3)이 형성된다. 상기 콘택 홀(3)이 형성된 전체 구조 상부에 글루층(4)으로 Ti 및 TiN이 300Å및 600Å정도의 두께로 형성된다. 상기 글루층(4)은 식각 베리어층으로 사용된다.
제1b도와 관련하여, 상기 글루층(4)상부에 텅스텐막(5)이 5000내지 8000Å의 두께로 상기 콘택홀(3)이 충분히 매립되도록 증착된다.
제1c도와 관련하여, 상기 텅스텐막(5)이 블랭킷 식각되어 상기 콘택홀(3)에 청스텐막(5)이 남은 텅스텐 플러그(6)가 형성되는 것이 종래의 텅스텐 플러그 제조 방법이다. 그러나, 이러한 Ti/ TiN으로 형성된 글루층은 텅스텐막보다 식각율이 낮기 때문에 글루층을 식각하는 동안 텅스텐막이 더 식각되어 텅스텐 플러그가 움푹 들어가는 문제가 발생된다. 이러한 관계로 후속 공정에서 금속층을 연결하고자 할 때 단락과 공정상의 여려움이 있는 단점이 있다.
따라서, 본 발명은 상기한 단점을 해결하기 위하여 콘택홀에 형성된 텅스텐 플러그가 움푹 들어가는 손상을 방지할 수 있도록 한 반도체 소자의 텅스텐 플러그 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 실리콘 기판상에 절연층이 형성되고, 상기 절연층의 일정두께가 식각되어 콘택 홀을 형성하는 단계와, 상기 콘택 홀이 형성된 상부에 글루층으로 Ti 막 및 TiN막을 형성하는 단계와, 상기 글루층 상부에 텅스텐막이 콘택홀이 충분이 매립되도록 증착하는 단계와, 상기 전체 구조 상부가 엣치 백 공정으로 건식 식각하는 단계와, 상기 전체 구조 상부에 CMP공정이 실시된후, 상기 콘택 홀에만 텅스텐 막과 글루층이 남아서 텅스텐 플러그를 형성하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제2a 내지 2e도는 본 발명에 따른 반도체 소자의 텅스텐 플러그 제조 방법을 설명하기 위한 단면도이다.
제2a도와 관련하여, 실리콘 기판(11)상에 절연층(12)이 형성되고, 마스크를 이용한 식각 공정으로 상기 절연층(12)의 일정두께가 식각되어 콘택홀(13)이 형성된다. 상기 콘택 홀(13)이 형성된 전체 구조 상부에 글루층(14)으로 Ti/TiN이 300Å내지 600Å정도의 두께로 형성된다. 상기 글루층(14)은 식각 베리어층으로 사용된다.
제2b도와 관련하여,상기 글루층(14)상부에 텅스텐막(15)이 5000내지 8000Å두께로 상기 콘택 홀(13)이 충분히 매립되도록 증착된다.
제2c도와 관련하여, 상기 전체 구조 상부가 1차고 엣치 백(Etch Back)공정으로 건식 식각된다. 상기 건식 식각은 텅스텐의 움푹 들어가는 곳이 글루층(14)을 지나지 않도록 최대한 한다. 이는 후속의 CMP공정이 공정시간이 길뿐만 아니라 CMP공정도 두꺼운 텅스텐막(15)을 연마하면 움푹 들어가는 현상이 두드러지기 때문에 얇은 막을 연마하여야 한다. 이 때, 건식 식각시 CF4가스는 50∼100SCCM, CF3가스는 30∼70SCCM, Ar은 50∼200SCCM으로 공급하고 온도는 -20내지 -40℃의 조건으로 적당히 흘려준다.
제2d도와 관련하여, 전체 구조 상부에 CMP 공정이 실시되어 상기 콘택 홀에만 텅스텐막과 글루층이 남아서 텅스텐 플러그가 형성된다. 이때, CMP 공정은 강산 슬러리를 이용한 케미칼, 메카니칼 폴리싱 공정으로 상기 텅스텐막(15)과 글루층(14)을 제거하되 하부의 절연층(12)이 노출되기까지 제거된다. 상기 CMP 공정은 텅스텐막(15)제거율이 2410±170Å/min이며 상기 텅스텐용 슬러리의 조건은 중력이 1.17, 점도가 30cps, PH : 3.0(강산), 상기 텅스텐을 식각하는 에천트의 함량이 7%이다.
상술한 바와 같이 본 발명에 의하면 건식 식각 공정과 CMP 공정을 도입한 텅스텐 플러그 제조하여 콘택홀에 형성된 텅스텐 플러그가 움푹 들어가는 손상을 방지할 수 있는 탁월한 효과가 있다.

Claims (5)

  1. 반도체 소자의 텅스텐 플러그 제조 방법에 있어서, 절연층이 형성된 실리콘 기판상에 콘택 홀을 형성하는 단계와, 상기 콘택홀이 형성된 상부에 글루층으로 Ti막 및 TiN막을 형성하는 단계와, 상기 글루층 상부에 텅스텐막을 콘택 홀이 충분히 매립되도록 증착하는 단계와, 상기 전체 구조 상부를 엣치 백 공정으로 건식 식각하는 단계와, 상기 전체 구조 상부에 CMP 공정이 실시된 후, 상기 콘택 홀에만 텅스텐막과 글루층이 남아서 텅스텐 플러그를 형성하는 반도체 소자의 텅스텐 플러그 제조방법.
  2. 제1항에 있어서, 상기 Ti막 및 TiN막을 300Å내지 600Å정도의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 제조 방법.
  3. 제1항에 있어서, 상기 텅스텐막이 5000Å내지 8000Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 제조 방법.
  4. 제1항에 있어서, 상기 건식 식각 공정시에는 CF4가스는 50∼100SCCM, CF3가스는 30∼70SCCM, Ar가스는 50∼200SCCM으로 공급하고 온도는 -20내지 -40℃로 하는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 제조 방법.
  5. 제1항에 있어서, 상기 CMP 공정은 텅스텐막 제거율이 2410±170Å/min이며 상기 텅스텐용 슬러리의 조건은 중력이 1.17, 점도가 30cps, PH : 3.0(강산), 상기 텅스텐을 식각하는 에천트의 함량이 7%로 하는 것을 특징으로 하는 반도체 소자의 텅스텐 플러그 제조 방법.
KR1019950048747A 1995-12-12 1995-12-12 반도체 소자의 텅스텐 플러그 제조 방법 KR0172042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950048747A KR0172042B1 (ko) 1995-12-12 1995-12-12 반도체 소자의 텅스텐 플러그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950048747A KR0172042B1 (ko) 1995-12-12 1995-12-12 반도체 소자의 텅스텐 플러그 제조 방법

Publications (2)

Publication Number Publication Date
KR970052219A KR970052219A (ko) 1997-07-29
KR0172042B1 true KR0172042B1 (ko) 1999-03-30

Family

ID=19439282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950048747A KR0172042B1 (ko) 1995-12-12 1995-12-12 반도체 소자의 텅스텐 플러그 제조 방법

Country Status (1)

Country Link
KR (1) KR0172042B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058035A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체소자의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507868B1 (ko) * 1998-06-29 2005-11-22 주식회사 하이닉스반도체 반도체장치의 배선 형성방법
KR20030059407A (ko) * 2001-12-29 2003-07-10 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058035A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR970052219A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US5284799A (en) Method of making a metal plug
US5374591A (en) Method of making a metal plug
US6384481B1 (en) Single step electroplating process for interconnect via fill and metal line patterning
JPH0642482B2 (ja) 半導体装置の製造方法
US6355566B1 (en) Method of removing surface defects or other recesses during the formation of a semiconductor device
KR0172042B1 (ko) 반도체 소자의 텅스텐 플러그 제조 방법
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
KR0140725B1 (ko) 텅스텐 플러그 제조방법
JPH08181146A (ja) 半導体装置の製造方法
KR940011732B1 (ko) 반도체장치의 제조방법
JPH09162288A (ja) 配線構造およびその形成方法
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
KR100480570B1 (ko) 반도체장치의텅스텐플러그형성방법
KR100284139B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
JPS6113375B2 (ko)
KR100444302B1 (ko) 반도체 소자 제조방법
KR100421278B1 (ko) 반도체소자의 제조방법
KR100291190B1 (ko) 반도체 기억소자 제조방법
KR20050032435A (ko) 반도체소자의 플러그 제조 방법
KR100192173B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법
KR100284602B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100218246B1 (ko) 접촉개구부의 제조방법
KR100278882B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100420178B1 (ko) 반도체 금속 박막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee