KR0140725B1 - 텅스텐 플러그 제조방법 - Google Patents
텅스텐 플러그 제조방법Info
- Publication number
- KR0140725B1 KR0140725B1 KR1019940039015A KR19940039015A KR0140725B1 KR 0140725 B1 KR0140725 B1 KR 0140725B1 KR 1019940039015 A KR1019940039015 A KR 1019940039015A KR 19940039015 A KR19940039015 A KR 19940039015A KR 0140725 B1 KR0140725 B1 KR 0140725B1
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- tungsten plug
- predetermined thickness
- insulating layer
- manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
본 발명은 고집적 반도체소자의 텅스텐 플러그 제조방법에 관한 것으로, 콘택홀에 형성되는 텅스텐 플러그가 움푹 들어가는 것을 방지하기 위하여 하부 절연막을 과잉 증착하고, 텅스텐막을 콘택홀에 증착한 다음, 강산 슬러리를 사용한 케미컬 메카니칼 폴리싱(CMP:chemical mecanical polishing)으로 텅스텐을 제거하고, 알카리성 슬러리를 사용한 케미칼 메카니컬 폴리싱으로 하부 절연막의 일정 두께를 식각하여 텅스텐 플러그를 제조하는 기술이다.
Description
제1도 내지 제4도는 종래기술에 의해 텅스텐 플러그를 제조하는 단계를 도시한 단면도.
제5도 및 제9도는 본 발명에 의해 텅스텐 플러그를 제조하는 단계를 도시한 단면도.
*도면의 주요부분에 대한 부호의 설명
1:반도체기판 2:절연막
3:콘택홀 4:글루층
6:텅스텐막 6',6:텅스텐 플러그
본 발명은 고집적 반도체소자의 텅스텐 플러그 제조방법에 관한 것으로, 특히,콘택홀에 형성되는 텅스텐 플러그가 움푹 들어가는 것을 방지하기 위하여 하부 절연막의 두께를 과잉 증착하고, 텅스텐막을 콘택홀에 증착한 다음, 강산 슬러리를 사용한 케미컬 메카니칼 폴리싱(CMP:chemical mecanical polishing)으로 텅스텐을 제거하고 알카리성 슬러리를 사용한 케미칼 메카니컬 폴리싱으로 하부 절연막의 일정 두께를 식각하여 텅스텐 플러그를 제조하는 방법에 관한 것이다.
반도체소자가 고집적화됨에 따라 내부 연결 물질로서 콘택홀에서 양호한 스텝커버리지(step coverage)를 갖는 텅스텐 플러그를 반도체 소자에 적용하기 위하여 연구를 거듭하고 있는 실정이다.
그러나, 종래의 에치백 공정에서는 텅스텐막의 하부에 글루층으로 Ti/TiN막을 증착하는데 이러한 Ti/TiN막은 텅스텐막보다 식각율이 더 낮기 때문에 Ti/TiN막을 식각하는 동안 텅스텐막이 더 식각되어 텅스텐 플러그가 움푹 들어가는 문제가 발생하여 후속 공정에서 금속층을 연결하고자 할 때 단락과 공정상의 어려움이 직면하여 소자 제조공정에 적용하기에 문제가 되고 있다.
종래의 기술로 텅스텐 플러그를 제조하는 방법을 제1도 내지 제4도를 참조하여 설명하기로 한다.
제1도는 반도체기판(1)에 절연층(2)을 일정두께 형성하고, 콘택마스크를 이용한 식각공정으로 상기 절연층의 일정두께를 식각하여 콘택홀(3)을 형성한 단면도이다.
제2도는 전체적으로 글루층(4) 예를들어 Ti/TiN을 얇은 두께로 형성한 단면도이다. 상기 글루층(4)은 상기 텅스텐막을 식각할 때 식각 베리어층으로 사용된다.
제3도는 상기 글루층(4)상부에 텅스텐막(6)을 두껍게 증착하여 상기 콘택홀(3)이 충분하게 매립되도록 한 단면도이다.
제4도는 상기 텅스텐막(6)을 블란켓 에치(branket etch)하여 상기 콘택홀(3)에 텅스텐막이 남은 텅스텐 플러그(6')를 형성하고, 노출된 글루층(4)을 식각한 단면도이다.
그러나, 상기와 같이 텅스텐막을 블란켓 식각으로 식각하면 텅스텐이 콘택홀에서 과도식각되어 콘택홀에서 움푹들어간 텅스텐 플러그가 형성되어 후속공정에서 금속층을 상기 콘택플러그에 콘택할 때 공정상의 어려움이 발생되어 콘택 플러그의 장점을 상실하는 문제가 발생된다.
따라서 본 발명은 상기와 같이 텅스텐 플러그가 움푹 들어가는 것을 방지하기 위하여 하부 절연층의 두께를 예정된 두께보다 더 두껍게 증착하고, 콘택홀을 형성한후 텅스텐막을 증착하고, 강산 슬러리를 이용한 케미컬 메카니칼 폴리싱으로 텅스텐막과 글루층을 제거하고, 알카리성 슬러리를 이용한 케미컬 메카니칼 폴리싱으로 과잉증착된 절연층의 일정두께를 식각하여 절연층과 평탄화되는 텅스텐 플러그를 형성하는 텅스텐 플러그 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 반도체소자의 텅스텐 플러그 제조방법에 있어서, 반도체소자의 텅스텐 플러그 제조방법에 있어서, 반도체기판에 절연층 예정된 두께보다 일정두께(d)만큼 더 두껍게 형성하고, 콘택마스크를 이용한 식각공정으로 상기 절연층의 일정두께를 식각하여 콘택홀을 형성하는 단계와, 전체적으로 글루층을 얇은 두께로 증착하고, 그 상부에 텅스텐막을 두껍게 증착하는 단계와, 강산 슬러리를 적용한 케미컬 메칸티칼 폴리싱 공정으로 상기 텅스텐막과 글루층을 제거하여 절연층을 노출시키는 단계와, 알카리성 슬러리를 이용한 케미컬 메카니칼 폴리싱 공정으로 절연층의 일정두께(d)를 제거하는 동시에 텅스텐 플러그의 일정두께도 함께 제거하여 절연층의 표면에서 평탄하게 텅스텐 플러그를 형성하는 단계를 포함하는 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제5도 내지 제9도는 본 발명에 의해 텅스텐 플러그를 제조하는 단계를 도시한 단면도이다.
제5도는 반도체기판(1)에 절연층(2) 예를들어 TEOS막(tetra ethyl ortho silicate layer)을 LPCVD방법으로 예정된 두께보다 일정두께(d)만큼 더 두껍게 형성하고, 콘텍마스크를 이용한 식각공정으로 상기 절연층(2)의 일정부분을 식각하여 콘택홀(3)을 형성한 단면도이다.
제6도는 전체적으로 글루층(4) 예를들어 Ti/TiN을 얇은 두께로 형성한 단면도이다.
제7도는 상기 글루층(4)상부에 텅스텐막(6)을 두껍게 증착하여 상기 콘택홀(3)이 충분하게 매립되도록 한 단면도이다.
제8도는 강산 슬러리를 이용한 케미컬 메카니칼 폴리싱 공정으로 상기 텅스텐막(6)과 글루층(4)을 제거하되 하부의 절연층(2)이 노출되기 까지 제거한 단면도로서, 상기 케미컬 메카니칼 폴리싱공정은 텅스텐막 제거율이 2410±170(Å/min)이며, 상기 텅스텐용 슬러리의 조건은 중력이 1.17, 점도가 30cps, PH:3.0(강산), 상기 텅스텐을 식각하는 에찬트의 함양이 7%이다.
그래서, 상기 콘택홀(3)에만 텅스텐막과 글루층이 남아서 텅스텐플러그(6)가 형성된다.
제9도는 알카리성 슬러리를 이용한 케미컬 메카니칼 폴리싱공정으로 상기 절연층(2)의 일정두께(d)를 제거하는 동시에 텅스텐 플러그(6)의 일정두께도 함께 제거하여 절연층(2)의 표면에서 평탄하게 텅스텐 플러그(6)를 형성한 단면도이다. 상기 절연층 제거율이 120±10(Å/min)이며, 절연층 슬러리의 조건은 중력이 1.19, 점도가 150cps, PH:10-11(알카리성), 절연층을 식각하는 에찬트의 함양이 30%이다.
상기와 같이 절연층의 두께를 종래보다 일정두께 더 두껍게 도포하고, 콘택홀에 두껍게 증착된 텅스텐막을 1차로 케미칼 메카니컬 폴리싱 공정으로 제거한 다음, 2차로 케미칼 메카니컬 폴리싱 공정으로 절연막의 일정두께를 제거함으로 콘택홀 상부에 평탄한 텅스텐 플러그를 얻을수가 있다.
Claims (5)
- 반도체소자의 텅스텐 플러그 제조방법에 있어서, 반도체기판에 절연층 예정된 두께보다 일정두께(d)만큼 더 두껍게 형성하고, 콘택마스크를 이용한 식각공정으로 상기 절연층의 일정두께를 식각하여 콘택홀을 형성하는 단계와, 전체적으로 글루층을 얇은 두께로 증착하고, 그 상부에 텅스텐막을 두껍게 증착하는 단계와, 강산 슬러리를 적용한 케미컬 메카니칼 폴리싱 공정으로 상기 텅스텐막과 글루층을 제거하여 절연층을 노출시키는 단계와, 알카리성 슬러리를 이용한 케미컬 메카니칼 폴리싱 공정으로 절연층의 일정두께(d)를 제거하는 동시에 텅스텐 플러그의 일정두께도 함께 제거하여 절연층의 표면에서 평탄하게 텅스텐 플러그를 형성하는 단계를 포함하는 텅스텐 플러그 제조방법.
- 제1항에 있어서, 상기 케미칼 폴리싱 공정으로 텅스텐막을 제거할 때 텅스텐막의 제거율이 2410±170(Å/min)인 것을 특징으로 하는 텅스텐 플러그 제조방법.
- 제1항에 있어서, 상기 텅스텐용 슬러리의 조건은 중력이 1.17, 점도가 30cps, PH:3.0(강산)인 것을 특징으로 하는 텅스텐 플러그 제조방법.
- 제1항에 있어서, 상기 절연층 제거율이 120±10(Å/min)인 것을 특징으로 하는 텅스텐 플러그 제조방법.
- 제1항에 있어서, 상기 절연층용 슬러리의 조건은 중력이 1.19, 점도가 150cps, PH:10-11(알카리성)인 것을 특징으로 하는 텅스텐 플러그 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039015A KR0140725B1 (ko) | 1994-12-29 | 1994-12-29 | 텅스텐 플러그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039015A KR0140725B1 (ko) | 1994-12-29 | 1994-12-29 | 텅스텐 플러그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026204A KR960026204A (ko) | 1996-07-22 |
| KR0140725B1 true KR0140725B1 (ko) | 1998-07-15 |
Family
ID=19405218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039015A KR0140725B1 (ko) | 1994-12-29 | 1994-12-29 | 텅스텐 플러그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0140725B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100344823B1 (ko) * | 1999-11-12 | 2002-07-20 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
-
1994
- 1994-12-29 KR KR1019940039015A patent/KR0140725B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026204A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6165889A (en) | Process for forming trenches and contacts during the formation of a semiconductor memory device | |
| US5686354A (en) | Dual damascene with a protective mask for via etching | |
| US5397742A (en) | Method for forming tungsten plug for metal wiring | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| JPH0642482B2 (ja) | 半導体装置の製造方法 | |
| JPH0682759B2 (ja) | 導電性スタツドの形成方法 | |
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| US5354713A (en) | Contact manufacturing method of a multi-layered metal line structure | |
| KR100187666B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR0140725B1 (ko) | 텅스텐 플러그 제조방법 | |
| KR0172042B1 (ko) | 반도체 소자의 텅스텐 플러그 제조 방법 | |
| KR100242434B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100230733B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR100284602B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
| KR100450241B1 (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 | |
| KR100278882B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
| KR100192173B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| KR100552835B1 (ko) | 반도체소자의 금속 플러그 형성방법 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| KR970003718B1 (ko) | 금속배선 형성방법 | |
| KR0137980B1 (ko) | 텅스텐 플러그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |