DE60029599T2 - Vefahren zur herstellung einer verbindung aus kupfer - Google Patents
Vefahren zur herstellung einer verbindung aus kupfer Download PDFInfo
- Publication number
- DE60029599T2 DE60029599T2 DE60029599T DE60029599T DE60029599T2 DE 60029599 T2 DE60029599 T2 DE 60029599T2 DE 60029599 T DE60029599 T DE 60029599T DE 60029599 T DE60029599 T DE 60029599T DE 60029599 T2 DE60029599 T2 DE 60029599T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- copper
- dielectric material
- connecting element
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76844—Bottomless liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
- Technisches Gebiet
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer durch eine Schicht aus dielektrischem Material hindurch hergestellten Verbindung aus Kupfer in einer integrierten Schaltung.
- Stand der Technik
- Die Verbesserung der Leistungen der integrierten Schaltungen (Geschwindigkeit, niedriger Verbrauch) hat in Bezug auf die bisher verwendeten Materialien zu gewissen Änderungen geführt. Um die existierende Kapazität zwischen den in einer Schicht oder mehreren Schichten aus dielektrischem Material (Strukturen des damaszenischen Typs) realisierten leitfähigen Bahnen bzw. Leitungen zu reduzieren, ist es vorteilhaft, als dielektrisches Material Materialien mit einer sehr niedrigen Dielektrizitätskonstante zu verwenden. Diese Materialien, Low-k-Materialien genannt, umfassen organische Materialien und poröse Materialien.
- Die Verbesserung dieser Leistungen basiert auch auf der Verwendung eines leitfähigeren Materials als Aluminium, das üblicherweise verwendet wird, um diese Zwischenverbindungsleitungen zu realisieren. Das Kupfer, das eine ungefähr halb so große Resistivität wie das kupferdotierte Aluminium aufweist, erschien als der beste Kandidat.
- Die
1 und2 zeigen Schritte zur Vorbereitung einer Durchquerung (oder Via) aus Kupfer im Falle einer einfachen damaszenischen Struktur nach dem Stand der Technik. - Die
1 zeigt eine Schicht aus dielektrischem Material1 , die ein nicht dargestelltes Halbleitersubstrat bedeckt, wobei diese Schicht ein Verbindungselement2 aus Kupfer umfasst, das mit der Oberfläche der dielektrischen Materialschicht1 bündig ist. Auf der Oberfläche der Schicht1 ist eine Verkapselungsschicht3 abgeschieden. Auf der Verkapselungsschicht3 ist eine Schicht4 aus dielektrischem Material abgeschieden. Auf der Schicht4 ist eine Maskenschicht5 abgeschieden, zur Definition der Stelle des durch Ätzen realisierten Durchquerungslochs6 . Die Verkapselungsschicht3 kann aus SiN sein. Sie dient als Schutzschicht für die Schicht4 aus dielektrischem Material, indem sie die Kontamination dieses dielektrischen Materials durch das Kupfer des Verbindungselements2 verhindert. Sie dient auch als Stoppschicht für die Ätzung der Schicht4 . - Wie die
2 zeigt, wird anschließend am Boden des Lochs6 die Verkapselungsschicht3 geätzt, zum Beispiel durch ein Photolithographieverfahren, um das zu kontaktierende Kupferverbindungselement2 freizulegen. - Die nachfolgenden Schritte bestehen darin, eine Kupferschicht auf die Hartmaskenschicht
5 und in das Loch9 zu sputtern, um den Kontakt mit dem Verbindungselement2 herzustellen. Eine mechanisch-chemische Politur des Kupfers bis zum Erreichen des Niveaus der Hartmaske ermöglicht, das überschüssige Kupfer zu beseitigen und die Kupferdurchquerung zu erhalten. - Am Ende des Ätzens der Verkapselungsschicht
3 können zwei unerwünschte Effekte auftreten. Der erste unerwünschte Effekt diese Ätzung ist die Zerstäubung von Kupfer auf die Wand des Lochs6 , ausgehend von der freigelegten Oberfläche des Verbindungselements2 . Der zweite unerwünschte Effekt ist eine Verunreinigung der Oberfläche des Verbindungselements2 in Abhängigkeit von den verwendeten Ätzchemikalien. - Um gleichzeitig das Kupfer auf der Wand der Durchquerungslöcher zu eliminieren und den Oberflächenzustand des Kupfers auf dem Boden des Lochs zu restaurieren, kann man bekannte trocken- und nasschemische Reinigungsverfahren anwenden. Wenn zum Beispiel die Schichten aus dielektrischem Material aus SiO2 oder aus SiN sind, ist eine Reinigungssequenz wirkungsvoll, die verdünnten Fluorwasserstoff umfasst und ein Wasserstoff enthaltendes reaktives Plasma anwendet.
- Wenn das dielektrische Material der damaszenischen Struktur ein Low-k-Material ist, treten mehrere Probleme auf. Die Kupferzerstäubung, die sich am Ende des Ätzens der Verkapselungsschicht ereignet, kann die Schicht aus Low-k-Material tief kontaminieren (Fall eines Polymers oder eines porösen Materials). Daraus resultiert eine Verschlechterung der lokalen dielektrischen Eigenschaften (zum Beispiel Dielektrizitätskonstante, Durchbruchsfeld, Ableitstrom) dieses Materials. Die Reinigungsverfahren sind eventuell unbenutzbar wegen der Gefahr eines Angriffs oder sogar einer Beschädigung bzw. Verschlechterung des dielektrischen Materials, die sie verursachen könnten. Außerdem ermöglichen diese Reinigungsverfahren keine Dekontamination in dem Volumen des dielektrischen Materials. Im Falle eine Low-k-Materials wie dem SiLK ist die Verwendung von Fluorwasserstoff zu verbieten, da er in dieses Material diffundiert und die Hartmaske löst. Bis heute gibt es keine Reinigungslösung für SiLK. Der Fachmann versucht daher, es nicht zu kontaminieren.
- Außerdem verursacht die Verwendung von Low-k-Material generell mechanische Festigkeitsprobleme der Strukturen. Bei einem Dielektrikum aus Polymer oder einem porösen Dielektrikum können sich Achsversetzungen bzw. -verschiebungen der Durchquerungen ereignen. Im Falle von Polymer, da dies ein relativ weiches Material ist, oder, im Falle eines porösen Dielektrikums, beim mechanisch-chemischen Polieren des Kupfers.
- EP-A-0798778 beschreibt ein Verfahren zur Realisierung einer Verbindungsstruktur zwischen Leitern aus Kupfer einer Halbleitervorrichtung, die sich auf unterschiedlichen Niveaus befinden. EP-A-0913863 beschreibt ein Verfahren zur Realisierung eines Verbindungsfilms aus Kupfer für eine Halbleitervorrichtung.
- Darstellung der Erfindung
- Die Erfindung liefert eine Lösung für die oben genannten Probleme.
- Sie hat ein Verfahren zur Herstellung einer aus Kupfer realisierten Verbindung mit einem Kupferverbindungselement einer integrierten Schaltung mit einer damaszenischen Struktur zum Gegenstand, wobei das Verbindungselement sukzessive überzogen wird mit einer Verkapselungsschicht und wenigstens einer Schicht aus dielektrischem Material mit sehr niedriger Dielektrizitäitskonstante (sogenanntem Low-k-Material) und das Verfahren dabei die folgenden Schritte in folgender Reihenfolge umfasst:
- – Ätzen der genannten Schicht aus dielektrischem Material, bis die Verkapselungsschicht erreicht ist, um gegenüber dem Verbindungselement ein Verbindungsloch herzustellen,
- – Erzeugen einer Schutzschicht auf der Wand der Verbindungslochs, wobei die Schutzschicht ermöglicht, die Kontamination der Schicht aus dielektrischem Material durch Diffusion des Kupfers zu vermeiden,
- – Ätzen der Verkapselungsschicht auf dem Boden des Verbindungslochs bis zum Verbindungselement,
- – Füllen des Verbindungslochs mit Kupfer.
- Die auf der Wand des Lochs vorhandene Schutzschicht verhindert eine Kontamination des dielektrischen Materials. Sie ermöglicht eine gefahrlose Reinigung des Verbindungslochs. Sie verstärkt die mechanische Steifigkeit der Struktur. Sie ist auch vorteilhaft, wenn Spacer bzw. Abstandselemente vorgesehen sind, die aber keine Barriere für die Diffusion des Kupfers bilden.
- Nach dem Schritt zum anisotropen Ätzen der Verkapselungsschicht und vor dem Schritt zum Füllen des Verbindungslochs kann das Verfahren einen Reinigungsschritt der Wand und des Bodens des Verbindungslochs umfassen. Wenn die Schutzschicht aus einem Material ist, das eine Barriere für die Diffusion des Kupfers bildet, kann dieser Schritt zur Reinigung der Wand und des Bodens weggelassen werden.
- Die Verkapselungsschicht kann eine SiN-Schicht sein.
- Die Schicht aus dielektrischem Material mit sehr niedriger Dielektrizitätskonstante kann aus einem unter den Polymeren und den porösen Materialien ausgesuchten Material sein.
- Wenn die Schicht aus dielektrischem Material mit einer Hartmaskenschicht überzogen ist, kann das Verfahren einen Vorausschritt zur Bildung einer dem Verbindungselement gegenüberliegenden Öffnung in der Hartmaske umfassen, wobei das Ätzen der dielektrischen Materialschicht durch die Hartmaskenöffnung hindurch erfolgt. Die Hartmaskenschicht kann eine Schicht aus einem unter Siliciumoxid, Siliciumkarbid und Siliciumnitrid ausgewählten Material sein.
- Der Schritt zur Abscheidung einer Schutzschicht kann in der Abscheidung einer metallischen Materialschicht aus SiO2, SiCH, TiN oder SiN bestehen.
- Kurzbeschreibung der Zeichnungen
- Die Erfindung und weitere Vorteile und Besonderheiten gehen aus der nachfolgenden beispielhaften und nicht einschränkenden Beschreibung hervor, bezogen auf folgende beigefügte Figuren:
- die schon beschriebenen
1 und2 , die Vorbereitungsschritte zur Realisierung einer Durchquerung aus Kupfer im Falle einer einfachen damaszenischen Struktur nach dem Stand der Technik darstellen; - die
3 und4 , die Vorbereitungsschritte zur Realisierung einer Durchquerung aus Kupfer im Falle einer einfach-damaszenischen Struktur nach der Erfindung darstellen; - die
5 bis7 , die Vorbereitungsschritte zur Realisierung einer Durchquerung aus Kupfer im Falle einer doppelt-damaszenischen Struktur nach der Erfindung darstellen. - Detaillierte Beschreibung von Realisierungsarten der Erfindung
- Die
3 und4 zeigen Vorbereitungsschritte zur Realisierung einer Durchquerung aus Kupfer im Falle einer einfach-damaszenischen Struktur nach der Erfindung. Diese Struktur entspricht derjenigen der1 , wobei für die gleichen Elemente dieselben Bezugszeichen verwendet wurden. Jedoch ist hier die Schicht aus dielektrischem Material4 aus einem Low-k-Material, zum Beispiel einem Polymer mit einer sehr niedrigen Dielektrizitätskonstante, das heißt einer relativen Permittivität unter 4,2, oder einem porösen Material. - Wie die
3 zeigt, scheidet man, nachdem man vorher ein Loch6 realisiert hatte, das bis auf die Verkapselungsschicht3 reicht, eine dünne Schutzschicht7 ab, die sich an die freie Oberfläche der damaszenischen Struktur anschmiegt. Diese Schutzschicht7 überzieht also auch die Wand und den Boden des Lochs6 . Sie ist zum Beispiel aus SiN. - Der nächste Schritt besteht darin, eine anisotrope Ätzung der Schutzschicht
7 durchzuführen. Die Ätzung ist vorgesehen, um die in der3 horizontal dargestellten Teile zu ätzen und um die vertikal dargestellten Teile intakt zu lassen. Wie die4 zeigt, bleibt von der Schutzschicht7 nur der Teil dieser Schicht stehen, der die Wand des Lochs6 bedeckt. Die4 zeigt auch, dass der Teil der Verkapselungsschicht3 , der sich auf dem Boden des Lochs6 befindet, bei der Ätzung eliminiert worden ist, so dass das Verbindungselement2 aus Kupfer (partiell) freigelegt wurde. Wenn die Hartmaskenschicht und die Verkapselungsschicht aus unterschiedlichen Materialien sind, kann es notwendig sein, zwei verschiedene Ätzungen zu benutzen. - Der Teil der Schutzschicht
7 , der die Wand der Lochs6 bedeckt, schützt das dielektrische Material der Schicht4 , wenn die Ätzung das Verbindungselement2 (partiell) freilegt und während der Reinigung des Lochs6 . - Die
5 bis7 zeigen Vorbereitungsschritte der Realisierung einer Durchquerung aus Kupfer im Falle einer doppelt-damaszenischen Struktur nach der Erfindung. - Die
5 zeigt eine Schicht aus dielektrischem Material11 mit einem Verbindungselement12 aus Kupfer, das mit der Oberfläche der Schicht11 bündig ist. Eine Verkapselungsschicht13 wird auf der Oberfläche der Schicht11 abgeschieden. Eine erste dielektrische Materialsschicht14 wird auf der Verkapselungsschicht13 abgeschieden. Eine Schicht15 , die als Hartmaske für die erste dielektrische Materialschicht14 dient, wird anschließend abgeschieden. Auf der Hartmaskenschicht15 scheidet man eine zweite Schicht aus dielektrischem Material24 ab und dann eine Schicht25 , die als Hartmaske für die zweite dielektrische Materialschicht24 dient. - Die Verkapselungsschicht
13 kann aus SiN sein, die Schichten14 und24 können aus SiLK sein und die Hartmaskenschichten15 und25 aus SiO2 oder aus Siliciumnitrid. - Auf bekannte Weise werden die dielektrischen Materialschichten
14 und24 durch Öffnungen hindurch geätzt, die in ihren Hartmasken15 und25 vorgesehen sind, um übereinanderliegende Löcher16 und26 zu erhalten. - Wie dargestellt in der
6 scheidet man, wenn man durch die Löcher16 und26 die Verkapselungsschicht13 (partiell) freigelegt hat, eine dünne Schutzschicht17 ab, die sich an die freie Oberfläche der doppelt-damaszenischen Struktur anschmiegt. Diese Schutzschicht17 kann aus SiN oder aus TiN sein. - Der nächste Schritt besteht dann, eine anisotrope Ätzung der Schutzschicht
17 durchzuführen. Die Ätzung ist vorgesehen, um die in der6 horizontal dargestellten Teile zu ätzen und um die vertikal dargestellten Teile intakt zu lassen. Wie die7 zeigt, bleibt von der Schutzschicht17 nur die Teile dieser Schicht stehen, die die Wände der Löcher16 und26 bedecken. Die7 zeigt auch, dass der Teil der Verkapselungsschicht13 , der sich auf dem Boden des Lochs16 befindet, bei der Ätzung eliminiert worden ist, so dass das Verbindungselement12 aus Kupfer (partiell) freigelegt wurde. - Die Teile der Schutzschicht
17 , die die Wände der Löcher16 und26 bedecken, schützen das dielektrische Material der Schichten14 und24 , wenn die Ätzung das Verbindungselement12 (partiell) freilegt und während der Reinigung der Löcher16 und26 . - Die Schicht
15 ist nicht obligatorisch, jedoch ermöglich sie, die Tiefe der Leitung und die Dimensionen des Lochs besser zu beherrschen. Wenn die Schicht15 Barriereeigenschaften gegenüber Kupfer hat, benötigt der Boden des (kreisförmigen) Lochs26 keinen anderen Schutz.
Claims (8)
- Verfahren zum Herstellen einer Verbindung aus Kupfer mit einem Kupfer-Verbindungselement (
2 ;12 ) einer integrierten Schaltung mit einer damaszenen Struktur, wobei das Verbindungselement sukzessive überzogen wird mit einer Verkapselungsschicht (3 ;13 ) und wenigstens einer Schicht (4 ;14 ,24 ) aus dielektrischem Material mit sehr niedriger dielektrischer Konstante (sogenanntem "low-k"-Material), und das Verfahren dabei die folgenden Schritte in folgender Reihenfolge umfasst: – Ätzen der genannten Schicht aus dielektrischem Material (4 ;14 ,24 ), bis die Verkapselungsschicht (3 ;13 ) erreicht ist, um gegenüber dem Verbindungselement ein Verbindungsloch (6 ;16 ,26 ) herzustellen, – Erzeugen einer Schutzschicht auf der Wand der Verbindungslochs, wobei die Schutzschicht ermöglicht, die Kontamination der Schicht aus dielektrischem Material durch Diffusion des Kupfers zu vermeiden, – Ätzen der Verkapselungsschicht (3 ;13 ) auf dem Boden des Verbindungslochs bis zum Verbindungselement (2 ;12 ), – Füllen des Verbindungslochs (6 ;16 ,26 ) mit Kupfer. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Verfahren – nach dem Ätzschritt der Verkapselungsschicht (
3 ;13 ) und vor dem Füllschritt des Verbindungslochs (6 ;16 ,26 ) – einen Schritt zur Reinigung des Verbindungslochs umfasst. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verkapselungsschicht (
3 ;13 ) eine SiN-Schicht ist. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Schicht (
4 ;14 ,24 ) aus dielektrischem Material mit sehr niedriger dielektrischer Konstante aus einem Material ist, das unter den polymeren und den porösen Materialien ausgewählt wird. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Schicht (
4 ;14 ,24 ) aus dielektrischem Material mit einer harten Maskenschicht (5 ;15 ,25 ) überzogen wird und das Verfahren einen Vorbereitungsschritt umfasst, um in der harten Maske eine Öffnung gegenüber dem Verbindungselement (2 ;12 ) herzustellen, durch die hindurch die Schicht aus dielektrischem Material geätzt wird. - Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die harte Maskenschicht (
5 ;15 ,25 ) eine Schicht aus einem Material ist, das ausgewählt wird unter Silicium, Siliciumkarbid und Siliciumnitrid. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt zur Abscheidung einer Schutzmaske (
7 ;17 ) aus dem Abscheiden einer Schicht aus einem metallischen Material besteht. - Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt zur Abscheidung einer Schutzmaske (
7 ;17 ) aus dem Abscheiden einer Schicht aus einem unter SiO2, SiCH, TiN und SiN ausgewählten Material besteht.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9911468 | 1999-09-14 | ||
FR9911468A FR2798512B1 (fr) | 1999-09-14 | 1999-09-14 | Procede de realisation d'une connexion en cuivre au travers d'une couche de materiau dielectrique d'un circuit integre |
PCT/FR2000/002515 WO2001020665A1 (fr) | 1999-09-14 | 2000-09-12 | Procede de realisation d'une connexion en cuivre |
Publications (2)
Publication Number | Publication Date |
---|---|
DE60029599D1 DE60029599D1 (de) | 2006-09-07 |
DE60029599T2 true DE60029599T2 (de) | 2007-07-19 |
Family
ID=9549812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60029599T Expired - Lifetime DE60029599T2 (de) | 1999-09-14 | 2000-09-12 | Vefahren zur herstellung einer verbindung aus kupfer |
Country Status (6)
Country | Link |
---|---|
US (1) | US6521533B1 (de) |
EP (1) | EP1212793B1 (de) |
JP (1) | JP2003509862A (de) |
DE (1) | DE60029599T2 (de) |
FR (1) | FR2798512B1 (de) |
WO (1) | WO2001020665A1 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3365554B2 (ja) * | 2000-02-07 | 2003-01-14 | キヤノン販売株式会社 | 半導体装置の製造方法 |
US7132363B2 (en) | 2001-03-27 | 2006-11-07 | Advanced Micro Devices, Inc. | Stabilizing fluorine etching of low-k materials |
US6979903B1 (en) * | 2001-06-04 | 2005-12-27 | Advanced Micro Devices, Inc. | Integrated circuit with dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers |
US6469385B1 (en) * | 2001-06-04 | 2002-10-22 | Advanced Micro Devices, Inc. | Integrated circuit with dielectric diffusion barrier layer formed between interconnects and interlayer dielectric layers |
GB0117250D0 (en) * | 2001-07-14 | 2001-09-05 | Trikon Holdings Ltd | Method of forming a conductive interconnect |
EP1442153A4 (de) * | 2001-10-11 | 2007-05-02 | Epion Corp | Gcib-verarbeitung zur verbesserung von verbindungskontakten und verbesserter verbindungskontakt |
TW558823B (en) * | 2002-04-10 | 2003-10-21 | Via Tech Inc | Through-hole process of integrated circuit substrate |
US7005375B2 (en) * | 2002-09-30 | 2006-02-28 | Agere Systems Inc. | Method to avoid copper contamination of a via or dual damascene structure |
JP2006019480A (ja) * | 2004-07-01 | 2006-01-19 | Nec Electronics Corp | 半導体装置の製造方法 |
DE102007010883A1 (de) * | 2007-03-06 | 2008-09-18 | Infineon Technologies Ag | Leistungshalbleiteranordnung und Verfahren zu dessen Herstellung |
JP5512931B2 (ja) * | 2007-03-26 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP5512930B2 (ja) | 2007-03-26 | 2014-06-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8030733B1 (en) | 2007-05-22 | 2011-10-04 | National Semiconductor Corporation | Copper-compatible fuse target |
US7964934B1 (en) | 2007-05-22 | 2011-06-21 | National Semiconductor Corporation | Fuse target and method of forming the fuse target in a copper process flow |
US20090026486A1 (en) * | 2007-07-26 | 2009-01-29 | Sharp Kabushiki Kaisha | Nitride based compound semiconductor light emitting device and method of manufacturing the same |
US7981308B2 (en) * | 2007-12-31 | 2011-07-19 | Robert Bosch Gmbh | Method of etching a device using a hard mask and etch stop layer |
US8236684B2 (en) * | 2008-06-27 | 2012-08-07 | Applied Materials, Inc. | Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer |
US7709956B2 (en) * | 2008-09-15 | 2010-05-04 | National Semiconductor Corporation | Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure |
JP5466889B2 (ja) * | 2009-06-18 | 2014-04-09 | 東京エレクトロン株式会社 | 多層配線の形成方法 |
US9859156B2 (en) * | 2015-12-30 | 2018-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection structure with sidewall dielectric protection layer |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260492A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 半導体装置の製造方法 |
JP3150095B2 (ja) * | 1996-12-12 | 2001-03-26 | 日本電気株式会社 | 多層配線構造の製造方法 |
US5985762A (en) * | 1997-05-19 | 1999-11-16 | International Business Machines Corporation | Method of forming a self-aligned copper diffusion barrier in vias |
US5920790A (en) * | 1997-08-29 | 1999-07-06 | Motorola, Inc. | Method of forming a semiconductor device having dual inlaid structure |
JPH11135506A (ja) * | 1997-10-31 | 1999-05-21 | Nec Corp | 半導体装置の製造方法 |
US6291334B1 (en) * | 1997-12-19 | 2001-09-18 | Applied Materials, Inc. | Etch stop layer for dual damascene process |
US6287977B1 (en) | 1998-07-31 | 2001-09-11 | Applied Materials, Inc. | Method and apparatus for forming improved metal interconnects |
US6127089A (en) * | 1998-08-28 | 2000-10-03 | Advanced Micro Devices, Inc. | Interconnect structure with low k dielectric materials and method of making the same with single and dual damascene techniques |
DE19843624C1 (de) * | 1998-09-23 | 2000-06-15 | Siemens Ag | Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung |
US6252303B1 (en) * | 1998-12-02 | 2001-06-26 | Advanced Micro Devices, Inc. | Intergration of low-K SiOF as inter-layer dielectric |
JP2000195951A (ja) * | 1998-12-28 | 2000-07-14 | United Microelectron Corp | 多重レベル相互接続構造を持つ集積回路における二重ダマスク構造製造方法 |
US6291887B1 (en) * | 1999-01-04 | 2001-09-18 | Advanced Micro Devices, Inc. | Dual damascene arrangements for metal interconnection with low k dielectric constant materials and nitride middle etch stop layer |
US6218317B1 (en) * | 1999-04-19 | 2001-04-17 | National Semiconductor Corp. | Methylated oxide-type dielectric as a replacement for SiO2 hardmasks used in polymeric low K, dual damascene interconnect integration |
JP2000306995A (ja) * | 1999-04-20 | 2000-11-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001035917A (ja) * | 1999-07-19 | 2001-02-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1999
- 1999-09-14 FR FR9911468A patent/FR2798512B1/fr not_active Expired - Fee Related
-
2000
- 2000-09-12 DE DE60029599T patent/DE60029599T2/de not_active Expired - Lifetime
- 2000-09-12 US US10/070,898 patent/US6521533B1/en not_active Expired - Lifetime
- 2000-09-12 WO PCT/FR2000/002515 patent/WO2001020665A1/fr active IP Right Grant
- 2000-09-12 EP EP00962614A patent/EP1212793B1/de not_active Expired - Lifetime
- 2000-09-12 JP JP2001524145A patent/JP2003509862A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP1212793B1 (de) | 2006-07-26 |
US6521533B1 (en) | 2003-02-18 |
DE60029599D1 (de) | 2006-09-07 |
JP2003509862A (ja) | 2003-03-11 |
FR2798512A1 (fr) | 2001-03-16 |
WO2001020665A1 (fr) | 2001-03-22 |
EP1212793A1 (de) | 2002-06-12 |
FR2798512B1 (fr) | 2001-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60029599T2 (de) | Vefahren zur herstellung einer verbindung aus kupfer | |
DE4301451C2 (de) | Verfahren zur Bildung eines leitfähigen Stopfens in einer Isolierschicht | |
DE102008016425B4 (de) | Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials | |
DE69323628T2 (de) | Chip-verbindung mit gasdurchlässiger ätzsperrschicht | |
DE69025300T2 (de) | Integrierte Schaltung mit einer planarisierten dielektrischen Schicht | |
DE69211093T2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen | |
DE102008059650B4 (de) | Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen | |
DE69830141T2 (de) | Grabenätzen mittels Borosilikatglas-Maske | |
DE10054109C2 (de) | Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist | |
DE19928570B4 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
DE112007000215T5 (de) | Poröses Silizium-Dielektrikum | |
DE10362148B4 (de) | Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung | |
DE102004042169B4 (de) | Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben | |
EP1182699B1 (de) | Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat | |
DE19704149B4 (de) | Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung | |
DE19844451A1 (de) | Sperrschicht und Herstellungsverfahren dafür | |
DE19826031C2 (de) | Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils | |
DE102006035645A1 (de) | Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis | |
DE10244570B4 (de) | Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten | |
DE19925657B4 (de) | Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement | |
DE10104204A1 (de) | Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben | |
DE69217838T2 (de) | Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren | |
DE19907062A1 (de) | Verfahren zur Herstellung eines DRAM-Zellenkondensators | |
DE102020124728B4 (de) | Halbleitervorrichtung und Verfahren zu ihrer Bildung | |
DE68914099T2 (de) | Flankenabschrägen von Löchern durch dielektrische Schichten zur Erzeugung von Kontakten in integrierten Schaltkreisen. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |