DE69830141T2 - Grabenätzen mittels Borosilikatglas-Maske - Google Patents

Grabenätzen mittels Borosilikatglas-Maske Download PDF

Info

Publication number
DE69830141T2
DE69830141T2 DE69830141T DE69830141T DE69830141T2 DE 69830141 T2 DE69830141 T2 DE 69830141T2 DE 69830141 T DE69830141 T DE 69830141T DE 69830141 T DE69830141 T DE 69830141T DE 69830141 T2 DE69830141 T2 DE 69830141T2
Authority
DE
Germany
Prior art keywords
layer
bsg
substrate
etching
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69830141T
Other languages
English (en)
Other versions
DE69830141D1 (de
Inventor
Matthias Richmond Ilg
Richard L. Wappingers Falls Kleinhenz
Soichi Yokohama Nadahara
Ronald W. Hopewell Junction Nunez
Klaus Penner
Klaus Roithner
Radhika Mahwah Srinivasan
Shigeki Isogo-ku Sugimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Toshiba Corp
International Business Machines Corp
Original Assignee
Infineon Technologies AG
Toshiba Corp
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Toshiba Corp, International Business Machines Corp filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE69830141D1 publication Critical patent/DE69830141D1/de
Publication of DE69830141T2 publication Critical patent/DE69830141T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Description

  • Die vorliegende Erfindung bezieht sich auf die Herstellung von Grabenstrukturen in Halbleitersubstraten zur Verwendung als Kondensatoren und andere Bauelemente.
  • Der Grabenkondensator ist ein allgemein bekannter Kondensatorentwurf zur Verwendung in integrierten Schaltkreisen (IC), insbesondere in IC-Speicherbauelementen. Wenngleich in speziellen Entwürfen Variationen existieren, sind Grabenkondensatoren allgemein durch die Bildung eines tiefen Grabens in dem Halbleitersubstrat (Wafer) charakterisiert, typischerweise senkrecht zu der Hauptebene des Substrats. Tiefere und engere Gräben sind allgemein dahingehend wünschenswerter, dass sie die Fläche in der Hauptebene reduzieren, die von dem Kondensator belegt wird. Die Reduktion der planaren Fläche, die von dem Kondensator belegt wird, ermöglicht, dass Kondensatoren und andere Bauelemente, die den integrierten Schaltkreis bilden, dichter beieinander auf dem Chip platziert werden können. Ein dichteres Packen des integrierten Schaltkreisentwurfs kann verbesserte Schaltkreisentwürfe und eine verbesserte Leistungsfähigkeit des Schaltkreises ermöglichen.
  • Die Bildung von Grabenkondensatoren und anderen auf einem Graben basierenden Bauelementen beinhaltet typischerweise ein selektives Ätzen des Substrats, wodurch ein Graben in dem Substrat gebildet wird. Die Zusammensetzung des Substrats in der Umgebung des Grabens und die Komponenten der Zusammensetzung, die in dem Graben angeordnet sind, werden so behandelt, dass der gewünschte Kondensator oder ein anderes Grabenbauelement gebildet werden. So kann zum Beispiel die Substratfläche, die unmittelbar unter dem Graben liegt, mit einer Ladungsträgerspezies dotiert werden, Teile des Grabens können mit einem dielektrischen Material ausgekleidet werden, der Graben kann mit einem Ladungsspeichermaterial rückgefüllt werden etc.
  • In vielen Fällen ist es wünschenswert, Schichten auf der Substratoberfläche zu bilden, bevor die gewünschten Gräben in der Oberfläche gebildet werden. Zum Beispiel können eine oder mehrere dielektrische "Auflage"-Schichten (Oxid und/oder Nitrid) vor der Bildung des Grabens an der Substratoberfläche angebracht werden. Diese dielektrischen Schichten werden typischerweise außerhalb des Grabens als Teil der letztendlichen Schaltkreisstruktur oder als Teil des Gesamtherstellungsprozesses für den Schaltkreis benötigt.
  • Allgemeine Verfahren zur Bildung von Gräben sind allgemein bekannt. Typischerweise wird eine TEOS(Tetraethylorthosilicat)-Hartmaske durch chemische Gasphasenabscheidung über den dielektrischen Schichten aufgebracht. Eine Photoresistschicht wird über der TEOS-Schicht angebracht und wird entsprechend den gewünschten Grabenpositionen auf dem Substrat strukturiert. Das Substrat mit dem strukturierten Photoresist wird dann geätzt, so dass Gräben in dem Substrat gebildet werden. Dann wird das Substrat einer weiteren Verarbeitung unterworfen, die in Abhängigkeit von dem Entwurf des integrierten Schaltkreises, dem gewünschten Leistungsfähigkeitsniveau für den Schaltkreis etc. variieren kann. Typischerweise werden die Gräben zur Bildung von Grabenkondensatoren verwendet.
  • Das Verfahren zur Grabenbildung unter Verwendung einer TEOS-Hartmaske wird verbreitet verwendet, siehe zum Beispiel die US-Patente 5 656 535, 5 348 905, 5 362 663, 5 618 751 und 5 627 092. Leider ist der momentane Prozess problematisch, da es schwierig ist, die TEOS-Schicht nach der Grabenbildung zu entfernen (z.B. vor der Bildung der vergrabenen Elektrode), ohne existierende Oxidstrukturen, wie Auflageoxide, nachteilig zu beeinflussen. Somit muss die Entfernung der TEOS-Schicht auf ein späteres Stadium in dem Fertigungsprozess verschoben werden. Im Verlauf der Verschiebung können die darunterliegenden Schichten, wie die Auflagenitridschicht, nachteilig beeinflusst werden (z.B. können sie die Gleichmäßigkeit verlieren etc.). US 4 472 240 A offenbart ein Verfahren zum Ätzen eines Grabens. Für die Maske kann BSG verwendet werden.
  • Demgemäß stellt die Erfindung ein Verfahren gemäß Anspruch 1 bereit.
  • In einer bevorzugten Ausführungsform wird das Ätzen durch reaktives Ionenätzen durchgeführt, und die BSG-Schicht wird durch chemische Gasphasenabscheidung gebildet. Die BSG-Schicht, die in Schritt (b) angebracht wird, weist vorzugsweise eine Dicke von etwa 500 nm bis 1.000 nm auf (600 nm bis 700 nm ist besonders geeignet) und weist einen Borgehalt von wenigstens etwa 5 Gewichtsprozent auf. Das Halbleitermaterial wird vorzugsweise aus der Gruppe ausgewählt, die aus Silicium und dotiertem Silicium besteht, und der Graben weist eine Tiefe von wenigstens etwa 3 Mikrometer auf (spezieller 4 Mikrometer bis 10 Mikrometer).
  • Im Allgemeinen beinhaltet Schritt (d) das Ätzen der BSG-Schicht, wodurch die Struktur der Photoresistschicht auf die BSG-Schicht übertragen wird, das Ablösen jeglichen verbliebenen Photoresistes auf dem Substrat und das Ätzen des Grabens in das Halbleitersubstrat, und dann wird die BSG-Schicht nach Schritt (d) von dem Substrat entfernt, indem zum Beispiel die BSG-Schicht mit einem HF-haltigen Dampf in Kontakt gebracht wird.
  • In der Ausführungsform gibt es zwei konforme dielektrische Schichten (wobei eine ein Nitrid enthält), die auf dem Substrat vor Schritt (b) gebildet werden, und die BSG-Schicht wird in Schritt (b) über den dielektrischen Schichten angebracht. Eine besonders vorteilhafte Anordnung für die zwei dielektrischen Schichten, die auf dem Substrat vor Schritt (b) gebildet werden, besteht darin, dass die zwei dielektrischen Schichten aus der Siliciumoxidschicht (typischerweise mit einer Dicke von etwa 0,5 nm bis 1,5 nm), die dem Substrat am nächsten liegt, und der Nitridschicht (typischerweise mit einer Dicke von etwa 150 nm bis 300 nm) bestehen, die über der Siliciumoxidschicht angebracht wird.
  • Die bevorzugte Ausführungsform weist außerdem eine chemische Barrierenschicht auf (wie gesputtertes Silicium), die vor Schritt (c) über der BSG-Schicht angebracht wird, so dass die chemische Barrierenschicht zwischen der BSG-Schicht und der Photoresistschicht liegt und eine Migration von Bor aus dem BSG in die Photoresistschicht verhindert.
  • Die bevorzugte Ausführungsform weist des Weiteren eine konforme organische Antireflexüberzugschicht auf (die zum Beispiel ein Poly(arylether)-Polymer beinhaltet), die über der BSG-Schicht (und der chemischen Barrierenschicht, wenn vorhanden) vor Schritt (c) angebracht wird, wodurch die Antireflexüberzugschicht zwischen der BSG-Schicht und der in Schritt (c) gebildeten strukturierten Photoresistschicht liegt.
  • Derartige Grabenbildungsverfahren für Halbleitersubstrate vermeiden die mit den herkömmlichen TEOS-Hartmaskentechniken verknüpften Probleme und sind zur Bildung tiefer Gräben in Siliciumsubstraten mit dielektrischen Auflageschichten besonders nützlich.
  • Somit kann mittels eines Verfahrens gemäß Anspruch 1 ein Graben in einem Halbleitersubstrat gebildet werden. So umfasst der Ätzschritt das Ätzen durch die BSG-Schicht und jegliche andere zwischenliegende Schichten hindurch, die möglicherweise vorhanden sind (z.B. Antireflexüberzugschicht, chemische Barrierenschicht oder dielektrische Schicht(en)).
  • In der Ausführungsform sind vor der Anbringung der BSG-Schicht zwei dielektrische Schichten auf der Substratoberfläche vorhanden. Über der BSG-Schicht können eine oder mehrere chemische Barrierenschichten und/oder organische Antireflexüberzugschichten zwischen der BSG-Schicht und der Photoresistschicht angebracht werden. Schritt (d) kann diskrete Schritte des Ätzens der Struktur in die BSG-Maske (Maskenöffnungsätzvorgang) gefolgt von einem Ätzen in das Substrat (Grabenätzvorgang) umfassen. Die BSG-Schicht wird nach der Grabenbildung entfernt.
  • Nunmehr wird eine Ausführungsform der Erfindung lediglich beispielhaft unter Bezugnahme auf die folgenden Zeichnungen detailliert beschrieben:
  • 1 ist ein schematischer Querschnitt eines Siliciumsubstrats mit einer BSG-Hartmaske,
  • 2 ist ein schematischer Querschnitt des Siliciumsubstrats mit einer BSG-Hartmaske von 1 mit angebrachten chemischen Barrieren- und Photoresistschichten,
  • 3 ist ein schematischer Querschnitt des Substrats mit den angebrachten Schichten von 2 nach einem Maskenöffnungsätzvorgang,
  • 4 ist ein schematischer Querschnitt des Substrats mit den angebrachten Schichten von 3 bei Beendigung des Grabenätzvorgangs, und
  • 5 ist ein schematischer Querschnitt des Substrats mit den angebrachten Schichten von 4 nach der Entfernung der verbliebenen BSG-Schicht.
  • Ein Beispiel für eine Ausführungsform der Erfindung ist in den 1 bis 5 schematisch dargestellt (die in den Figuren gezeigten relativen Abmessungen sind nicht maßstabsgetreu). Es versteht sich außerdem, dass zwecks Einfachheit die Figuren die Bildung eines einzelnen Grabens darstellen, wenngleich das hierin beschriebene Verfahren am typischsten zur Bildung einer Mehrzahl von Gräben in einem gegebenen Substrat verwendet wird.
  • In 1 ist ein anfängliches Substrat 1 mit einem dielektrischen Auflageoxid 10 und einem dielektrischen Auflagenitrid 20 darauf gezeigt. Über den dielektrischen Auflageschichten befindet sich die angebrachte BSG-Schicht 40. In 2 stellt eine Schicht 50 eine angebrachte chemische Barrieren- oder Antireflexüberzugschicht dar, und eine Schicht 60 stellt eine strukturierte Photoresistschicht dar, die bei 30 eine freigelegte, darunterliegende Schicht zeigt. 3 zeigt einen Zwischenschritt in dem Grabenätzvorgang, bei dem das Ätzen der BSG-Hartmaske ("Maskenöffnungsätzvorgang") beendet war. Typischerweise sollte wenigstens ein Teil (wenn nicht alles) der Photoresistschicht 60 zu diesem Zeitpunkt entfernt worden sein. Wo das Photoresist nicht vollständig entfernt wurde, wird es vorzugsweise vor dem Ätzen des Grabens ("Grabenätzvorgang") abgelöst. Das verbliebene Photoresist (und organische Nebenprodukte/organische Antireflexbeschichtung, wenn vorhanden) kann unter Verwendung von auf dem Fachgebiet bekannten Techniken durch Nass- oder Trockenätzen abgelöst werden. Das Photoresist ist typischerweise inkompatibel mit der Chemie des Grabenätzvorgangs. 4 zeigt den Abschluss des Grabenätzschritts. Das Ätzen bis zu diesem Punkt resultiert typischerweise in einer gewissen Erosion der BSG-Schicht 40. Schließlich zeigt 5 die Struktur, die nach der Entfernung der BSG-Schicht verbleibt. Vorteilhafterweise ist die Planarität der dielektrischen Schicht 20 im Allgemeinen gut erhalten.
  • Das Halbleitersubstrat kann jedes beliebige herkömmliche Halbleitersubstrat sein, vorzugsweise in Waferform. Das Halbleitersubstrat ist vorzugsweise einkristallin. Silicium ist das bevorzugte Halbleitermaterial. In Abhängigkeit von dem Gesamtentwurf des integrierten Schaltkreises und der beabsichtigten Verwendung besteht die Möglichkeit, ein dotiertes Halbleitersubstrat als Ausgangssubstrat zu verwenden.
  • Die Bildung von dielektrischen Auflageschichten ist Teil der Erfindung, typischerweise werden derartige Auflageschichten häufig bei Fertigungsprozessen verwendet, bei denen Gräben in dem Substrat gebildet werden. Die dielektrischen Auflageschichten werden durch irgendeine herkömmliche Technik gebildet. Vorzugsweise werden die dielektrischen Auflageschichten durch chemische Gasphasenabscheidung gebildet. Das Substrat wird mit wenigstens zwei dielektrischen Auflageschichten versehen, wobei die dielektrische Schicht, die dem Substrat am nächsten liegt, vorzugsweise ein Oxid ist (z.B. Siliciumoxid). Wenigstens eine der dielektrischen Schichten ist ein Nitrid, wie Siliciumnitrid, Siliciumoxynitrid etc. Die dielektrischen Auflageschichten sind vorzugsweise konform und im Wesentlichen planar, wenn sie an dem Substrat angebracht sind. Die verwendete dielektrische Oxidschicht weist vorzugsweise eine Dicke von etwa 5 nm bis 15 nm auf, bevorzugter etwa 10 nm. Die verwendete dielektrische Nitridschicht weist vorzugsweise eine Dicke von etwa 150 nm bis 300 nm auf, bevorzugter etwa 200 nm bis 250 nm.
  • Die BSG-Schicht kann durch irgendeine herkömmliche Technik gebildet werden. Vorzugsweise wird die BSG-Schicht durch chemische Gasphasenabscheidung (z.B. atmosphärische CVD oder LPCVD) unter Verwendung von Techniken gebildet, die auf dem Fachgebiet bekannt sind, wie jenen in den US-Patenten 3 751 314, 5 584 941 und 5 677 225 beschriebenen. Die angebrachte BSG-Schicht weist eine Dicke von etwa 500 nm bis 1.000 nm auf, bevorzugter etwa 600 nm bis 700 nm. Die BSG-Schicht weist einen Borgehalt von wenigstens etwa 5 Gewichtsprozent auf, gemessen als B2O3, bevorzugter etwa 5,5 Gewichtsprozent bis 5,6 Gewichtsprozent. Im Allgemeinen werden übermäßige Boranteile vorzugsweise vermieden. Das heißt, der Borgehalt ist vorzugsweise nicht höher, als was notwendig ist, um eine selektive Entfernung (relativ zu Oxid, Nitrid und Silicium) der BSG-Schicht nach der Bildung des Grabens bereitzustellen.
  • Die Verwendung von chemischen Barrieren- oder Antireflexüberzugschichten ist nicht erforderlich, wenngleich es in vielen Fällen tatsächlich bevorzugt ist, eine oder mehrere chemische Barrieren- und/oder Antireflexüberzugschichten zu verwenden.
  • Die Funktion der chemischen Barrierenschicht besteht darin, eine unerwünschte Interaktion zwischen Bor in der BSG-Schicht und der nachfolgend aufgebrachten Photoresistschicht zu verhindern. Die Notwendigkeit für eine chemische Barrierenschicht kann von der verwendeten Photoresistzusammensetzung, dem Borgehalt der BSG etc. abhängig sein. Bei Verwendung besteht eine bevorzugte chemische Barrierenschicht aus amorphem α-Silicium. Derartiges amorphes Silicium kann durch Sputtern oder chemische Gasphasenabscheidung unter Verwendung von Techniken gebildet werden, die auf dem Fachgebiet allgemein bekannt sind. Vorzugsweise wird Sputtern verwendet. Das amorphe Silicium wird vorzugsweise mit einer Dicke von etwa 5 nm bis 20 nm angebracht, bevorzugter etwa 10 nm.
  • Organische Antireflexüberzugschichten können alleine oder in Kombination mit einer separaten chemischen Barrierenschicht verwendet werden. In einigen Fällen kann die Antireflexbeschichtung einen ausreichenden chemischen Barriereneffekt bereitstellen, so dass die Notwendigkeit für eine separate chemische Barriere (z.B. amorphes α-Silicium) vermieden wird. Bei Verwendung wird die Antireflexbeschichtung vorzugsweise unmittelbar unter der Photoresistschicht angebracht. Wenn sowohl eine chemische Barrierenschicht als auch eine Antireflexüberzugschicht verwendet werden, befindet sich die Antireflexüberzugschicht vorzugsweise zwischen der chemischen Barrierenschicht und der Photoresistschicht. Bevorzugte Antireflexbeschichtungsmaterialien beinhalten Poly(arylether)-Polymer. Die Antireflexbeschichtung wird vorzugsweise unter Verwendung herkömmlicher Aufschleuderbeschichtungstechniken angebracht.
  • Die Bildung der strukturierten Photoresistschicht kann durch irgendeine herkömmliche Technik durchgeführt werden. Typischerweise wird eine Photoresistschicht an der obersten Schicht auf dem Substrat angebracht. Dann wird die Photoresistschicht strukturartig einer Strahlung geeigneter Wellenlänge ausgesetzt, um eine Änderung von einer oder mehreren Eigenschaften (typischerweise die relative Löslichkeit) für die belichteten Bereiche der Resistschicht zu bewirken. Das strukturartig belichtete Photoresist wird dann entwickelt (z.B. durch Behandlung mit einem Lösungsmittel), um in der unter dem Photoresist liegenden Schicht die gewünschte Struktur von freigelegten Stellen (z.B. 30 in 2) zu erzeugen, die den gewünschten Grabenpositionen entsprechen.
  • Das Substrat mit der strukturierten Photoresistschicht wird dann anisotrop geätzt, um die Teile der Schichten direkt unter den freigelegten Stellen in der Photoresiststruktur einschließlich eines Teils des Halbleitersubstrats selektiv zu entfernen, wodurch die gewünschten Gräben gebildet werden. Das Ätzen kann durch irgendeine herkömmliche anisotrope Ätztechnik durchgeführt werden, wie reaktives Ionenätzen oder irgendeine andere trockene Ätztechnik. Das Ätzen beinhaltet vorzugsweise die Verwendung von einer oder mehreren Halogenverbindungen. Der Ätzschritt kann die Verwendung von verschiedenen Kombinationen von Ätzbedingungen und -techniken umfassen, wenn das Ätzen durch die verschiedenen Schichten fortschreitet. Das Ätzen beinhaltet vorzugsweise (1) einen Maskenöffnungsätzvorgang, bei dem die Struktur von der Photoresistschicht auf die BSG-Maske übertragen wird (wie in 3 gezeigt), (2) ein Ablösen von jeglichem verbliebenem Photoresist auf dem Substrat und (3) einen Grabenätzvorgang in dem Halbleitersubstrat. Typischerweise kann ein Teil der BSG-Schicht selbst im Verlauf des Grabenätzschritts entfernt werden. Dies wird vorzugsweise durchgeführt, bis der gebildete Graben eine Tiefe in dem Halbleitersubstrat von wenigstens etwa 3 Mikrometer aufweist, bevorzugter etwa 4 Mikrometer bis 10 Mikrometer. In einigen Fällen können Reinigungsschritte nach dem Ätzen eingesetzt werden, um in dem Graben vorhandene Rückstände zu entfernen.
  • Nach Beendigung des Ätzens wird die verbliebene BSG-Schicht entfernt. Die BSG-Schicht wird vorzugsweise vor einer weiteren Bearbeitung des Substrats entfernt. Die BSG-Schicht wird vorzugsweise selektiv entfernt, indem die BSG-Schicht mit einem HF-haltigen Dampf in Kontakt gebracht wird. Alternativ können Flüssigätztechniken verwendet werden, die eine Kombination von HF und Schwefelsäure verwenden. Beispiele für geeignete HF-Behandlungen sind im US-Patent 5 658 417 offenbart. Vorteilhafterweise kann die BSG-Schicht in einer hochselektiven Weise relativ zu dem Siliciumsubstrat und den dielektrischen Auflageschichten entfernt werden. Typischerweise lässt der BSG-Entfernungsschritt eine im Wesentlichen planare dielektrische (Nitrid-)Oberfläche zurück.
  • Das Substrat mit den gebildeten Gräben wird dann bekannten Fertigungstechniken unterworfen, um die auf Gräben basierenden Komponenten und andere Bauelemente zu erzeugen, die den gewünschten integrierten Schaltkreisentwurf bilden.
  • Somit wurde ein verbessertes Verfahren zur Bildung von Gräben in Halbleitersubstraten beschrieben, das die Nachteile von TEOS-Hartmaskenprozessen vermeidet und das besonders nützlich ist, da das Substrat dielektrische Auflageschichten aufweist, die vor der Grabenbildung angebracht werden, wie es typischerweise bei der Bildung von Grabenkondensatoren durchgeführt wird.

Claims (18)

  1. Verfahren zur Bildung eines Grabens in einem Halbleitersubstrat, wobei das Verfahren beinhaltet: a) Bereitstellen eines Substrats (1) aus einem Halbleitermaterial mit zwei auf dem Substrat vor Schritt b) ausgebildeten dielektrischen Auflageschichten, wobei die zwei dielektrischen Schichten aus einer dem Substrat nächstgelegenen Siliciumoxidschicht (10) und einer Nitridschicht (20) bestehen, die über der Siliciumoxidschicht aufgebracht ist, b) Anbringen einer konformen Schicht (40) aus Borosilicatglas (BSG) direkt auf der Nitridschicht, c) Bilden einer strukturierten Photoresistschicht (60) über der BSG-Schicht, wodurch ein Teil einer unter der Photoresistschicht liegenden Schicht freigelegt wird, d) anisotropes Ätzen durch den freigelegten Teil der darunterliegenden Schicht, durch jegliche andere Schichten, die unter der Photoresistschicht liegen, und in das Halbleitermaterial hinein, wodurch ein Graben in dem Substrat aus Halbleitermaterial gebildet wird, und e) Entfernen der BSG-Schicht selektiv relativ zu dem Substrat und den dielektrischen Auflageschichten, während der Graben ungefüllt bleibt.
  2. Verfahren nach Anspruch 1, wobei eine konforme organische Antireflex-Überzugschicht (50) über der BSG-Schicht vor Schritt c) angebracht wird, wodurch die Antireflex-Überzugschicht zwischen der BSG-Schicht und der in Schritt c) gebildeten, strukturierten Photoresistschicht liegt.
  3. Verfahren nach Anspruch 2, wobei der Ätzschritt ein Ätzen durch die Antireflex-Überzugschicht, die BSG-Schicht und die dielektrischen Schichten hindurch beinhaltet.
  4. Verfahren nach Anspruch 2, wobei die Antireflexbeschichtung ein Poly(arylether)polymer beinhaltet.
  5. Verfahren nach Anspruch 1, wobei das Ätzen mittels reaktivem Ionenätzen durchgeführt wird.
  6. Verfahren nach Anspruch 1, wobei die BSG-Schicht durch chemische Gasphasenabscheidung gebildet wird.
  7. Verfahren nach Anspruch 1, wobei die BSG-Schicht, die in Schritt b) angebracht wird, eine Dicke von etwa 500 nm bis 1.000 nm aufweist.
  8. Verfahren nach Anspruch 7, wobei die BSG-Schicht, die in Schritt b) angebracht wird, eine Dicke von etwa 600 nm bis 700 nm aufweist.
  9. Verfahren nach Anspruch 1, wobei die dielektrische Siliciumoxidschicht eine Dicke von etwa 0,5 nm bis 1,5 nm aufweist.
  10. Verfahren nach Anspruch 1, wobei die Nitridschicht eine Dicke von etwa 150 nm bis 300 nm aufweist.
  11. Verfahren nach Anspruch 1, wobei das Halbleitermaterial aus der Gruppe ausgewählt wird, die aus Silicium und dotiertem Silicium besteht.
  12. Verfahren nach Anspruch 1, wobei der Entfernungsvorgang beinhaltet, die BSG-Schicht mit einem HF-haltigen Dampf in Kontakt zu bringen.
  13. Verfahren nach Anspruch 1, wobei eine chemische Barriereschicht über der BSG-Schicht vor Schritt c) derart angebracht wird, dass die chemische Barriereschicht zwischen der BSG-Schicht und der Photoresistschicht liegt und eine Migration von Bor aus der BSG- in die Photoresistschicht verhindert.
  14. Verfahren nach Anspruch 13, wobei die chemische Barriereschicht aus gesputtertem Silicium besteht.
  15. Verfahren nach Anspruch 1, wobei der in Schritt d) gebildete Graben eine Tiefe in das Substrat von wenigstens etwa 3 Mikrometer aufweist.
  16. Verfahren nach Anspruch 15, wobei die Tiefe etwa 4 Mikrometer bis 10 Mikrometer beträgt.
  17. Verfahren nach Anspruch 1, wobei die BSG-Schicht einen Borgehalt von wenigstens etwa 5 Gewichtsprozent aufweist.
  18. Verfahren nach Anspruch 1, wobei Schritt d) ein Ätzen der BSG-Schicht, wodurch die Struktur von der Photoresistschicht auf die BSG-Schicht transferiert wird, ein Ablösen jeglichen verbliebenen Photoresists auf dem Substrat und ein Ätzen des Grabens in das Halbleitersubstrat beinhaltet.
DE69830141T 1998-01-27 1998-12-03 Grabenätzen mittels Borosilikatglas-Maske Expired - Lifetime DE69830141T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/014,433 US6190955B1 (en) 1998-01-27 1998-01-27 Fabrication of trench capacitors using disposable hard mask
US14433 1998-01-27

Publications (2)

Publication Number Publication Date
DE69830141D1 DE69830141D1 (de) 2005-06-16
DE69830141T2 true DE69830141T2 (de) 2006-01-19

Family

ID=21765467

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69830141T Expired - Lifetime DE69830141T2 (de) 1998-01-27 1998-12-03 Grabenätzen mittels Borosilikatglas-Maske

Country Status (7)

Country Link
US (1) US6190955B1 (de)
EP (1) EP0932187B1 (de)
JP (1) JPH11265982A (de)
KR (1) KR100345750B1 (de)
CN (1) CN1127124C (de)
DE (1) DE69830141T2 (de)
TW (1) TW484199B (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344422B1 (en) * 1999-05-20 2002-02-05 International Business Machines Corporation Method of depositing a BSG layer
EP1190277B1 (de) * 1999-06-10 2009-10-07 AlliedSignal Inc. Spin-on-glass antireflektionsbeschichtungen aufweisender halbleiter für photolithographie
US6824879B2 (en) 1999-06-10 2004-11-30 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography
WO2001024244A1 (en) * 1999-09-24 2001-04-05 Infineon Technologies North America Corp. High etch selectivity etchant for doped silicate glass
US6342428B1 (en) * 1999-10-04 2002-01-29 Philips Electronics North America Corp. Method for a consistent shallow trench etch profile
DE19958904C2 (de) * 1999-12-07 2002-01-24 Infineon Technologies Ag Verfahren zur Herstellung einer Hartmaske auf einem Substrat
DE10004394A1 (de) * 2000-02-02 2001-08-16 Infineon Technologies Ag Verfahren zur Grabenätzung in Halbleitermaterial
US6607984B1 (en) 2000-06-20 2003-08-19 International Business Machines Corporation Removable inorganic anti-reflection coating process
US6383941B1 (en) 2000-07-06 2002-05-07 Applied Materials, Inc. Method of etching organic ARCs in patterns having variable spacings
TW488017B (en) * 2001-04-20 2002-05-21 Nanya Technology Corp Semiconductor manufacture method of black silicon removal
JP4381143B2 (ja) * 2001-11-15 2009-12-09 ハネウェル・インターナショナル・インコーポレーテッド フォトリソグラフィー用スピンオン反射防止膜
DE10156865A1 (de) * 2001-11-20 2003-05-28 Infineon Technologies Ag Verfahren zum Ausbilden einer Struktur in einem Halbleitersubstrat
DE10163346A1 (de) 2001-12-21 2003-07-10 Infineon Technologies Ag Resistloses Lithographieverfahren zur Herstellung feiner Strukturen
DE10312202B4 (de) * 2003-03-19 2005-06-02 Infineon Technologies Ag Verfahren zum Herstellen einer Ätzmaske auf einer Mikrostruktur, insbesondere einer Halbleiterstruktur mit Grabenkondensatoren, und entsprechende Verwendung der Ätzmaske
CN1567529B (zh) * 2003-06-13 2013-04-03 南亚科技股份有限公司 多层式抗反射层及采用多层式抗反射层的半导体制造方法
CN1319153C (zh) * 2003-07-10 2007-05-30 南亚科技股份有限公司 一种沟槽的制造方法
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
CN100338742C (zh) * 2004-07-29 2007-09-19 上海华虹Nec电子有限公司 提高半导体沟渠蚀刻均匀性的方法
JP2006086500A (ja) * 2004-08-18 2006-03-30 Toshiba Corp 半導体装置の製造方法
US7101806B2 (en) * 2004-10-15 2006-09-05 International Business Machines Corporation Deep trench formation in semiconductor device fabrication
US20060255315A1 (en) * 2004-11-19 2006-11-16 Yellowaga Deborah L Selective removal chemistries for semiconductor applications, methods of production and uses thereof
KR100652062B1 (ko) 2005-06-30 2006-12-01 엘지.필립스 엘시디 주식회사 인쇄판의 제조방법
US20070235783A9 (en) * 2005-07-19 2007-10-11 Micron Technology, Inc. Semiconductor constructions, memory arrays, electronic systems, and methods of forming semiconductor constructions
US8206605B2 (en) * 2006-11-01 2012-06-26 Tokyo Electron Limited Substrate processing method and substrate processing system
US8642246B2 (en) * 2007-02-26 2014-02-04 Honeywell International Inc. Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
EP3194502A4 (de) 2015-04-13 2018-05-16 Honeywell International Inc. Polysiloxanformulierungen und beschichtungen für optoelektronische anwendungen
BE1025681B1 (fr) * 2018-03-23 2019-05-28 Universite Catholique De Louvain Procédé de traitement d'un substrat et dispositif de circuit intégré
US10985239B2 (en) * 2019-08-16 2021-04-20 Micron Technology, Inc. Oxidative trim
CN117558624A (zh) * 2023-11-13 2024-02-13 粤芯半导体技术股份有限公司 接触沟槽形成方法和半导体器件

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
US4794434A (en) 1987-07-06 1988-12-27 Motorola, Inc. Trench cell for a dram
US5264716A (en) 1992-01-09 1993-11-23 International Business Machines Corporation Diffused buried plate trench dram cell array
US5250829A (en) 1992-01-09 1993-10-05 International Business Machines Corporation Double well substrate plate trench DRAM cell array
US5376233A (en) * 1992-02-10 1994-12-27 Texas Instruments Incorporated Method for selectively etching oxides
JP2694097B2 (ja) * 1992-03-03 1997-12-24 インターナショナル・ビジネス・マシーンズ・コーポレイション 反射防止コーティング組成物
US5399516A (en) 1992-03-12 1995-03-21 International Business Machines Corporation Method of making shadow RAM cell having a shallow trench EEPROM
US5256588A (en) * 1992-03-23 1993-10-26 Motorola, Inc. Method for forming a transistor and a capacitor for use in a vertically stacked dynamic random access memory cell
US5313089A (en) 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
US5340754A (en) 1992-09-02 1994-08-23 Motorla, Inc. Method for forming a transistor having a dynamic connection between a substrate and a channel region
US5283453A (en) 1992-10-02 1994-02-01 International Business Machines Corporation Trench sidewall structure
JP2833946B2 (ja) 1992-12-08 1998-12-09 日本電気株式会社 エッチング方法および装置
US5409563A (en) 1993-02-26 1995-04-25 Micron Technology, Inc. Method for etching high aspect ratio features
JP2872522B2 (ja) * 1993-03-26 1999-03-17 シャープ株式会社 半導体装置のドライエッチング方法
US5434109A (en) 1993-04-27 1995-07-18 International Business Machines Corporation Oxidation of silicon nitride in semiconductor devices
US5425845A (en) * 1993-06-09 1995-06-20 Texas Instruments Incorporated Method for selective removal of hard trench masks
DE59402986D1 (de) 1993-07-27 1997-07-10 Siemens Ag Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM
JPH0817173B2 (ja) * 1993-11-10 1996-02-21 キヤノン販売株式会社 成膜方法
JPH07201873A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 半導体装置の製造方法
US5395786A (en) 1994-06-30 1995-03-07 International Business Machines Corporation Method of making a DRAM cell with trench capacitor
US5627092A (en) 1994-09-26 1997-05-06 Siemens Aktiengesellschaft Deep trench dram process on SOI for low leakage DRAM cell
US5677219A (en) 1994-12-29 1997-10-14 Siemens Aktiengesellschaft Process for fabricating a DRAM trench capacitor
US5606188A (en) 1995-04-26 1997-02-25 International Business Machines Corporation Fabrication process and structure for a contacted-body silicon-on-insulator dynamic random access memory
US5545588A (en) 1995-05-05 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of using disposable hard mask for gate critical dimension control
US5656535A (en) 1996-03-04 1997-08-12 Siemens Aktiengesellschaft Storage node process for deep trench-based DRAM
JPH09306985A (ja) * 1996-05-20 1997-11-28 Sony Corp 半導体装置の製造方法
US5618751A (en) 1996-05-23 1997-04-08 International Business Machines Corporation Method of making single-step trenches using resist fill and recess
JP2900881B2 (ja) * 1996-05-30 1999-06-02 日本電気株式会社 半導体装置の製造方法
US5760483A (en) * 1996-12-23 1998-06-02 International, Business Machines Corporation Method for improving visibility of alignment targets in semiconductor processing
US5776808A (en) * 1996-12-26 1998-07-07 Siemens Aktiengesellschaft Pad stack with a poly SI etch stop for TEOS mask removal with RIE
US6013937A (en) * 1997-09-26 2000-01-11 Siemens Aktiengesellshaft Buffer layer for improving control of layer thickness
US5907771A (en) * 1997-09-30 1999-05-25 Siemens Aktiengesellschaft Reduction of pad erosion
CN1214542A (zh) * 1997-09-30 1999-04-21 西门子公司 集成电路制造方法及结构
US6033997A (en) * 1997-12-29 2000-03-07 Siemens Aktiengesellschaft Reduction of black silicon in semiconductor fabrication

Also Published As

Publication number Publication date
TW484199B (en) 2002-04-21
EP0932187A3 (de) 2003-02-26
KR100345750B1 (ko) 2002-07-27
EP0932187B1 (de) 2005-05-11
JPH11265982A (ja) 1999-09-28
EP0932187A2 (de) 1999-07-28
CN1230018A (zh) 1999-09-29
US6190955B1 (en) 2001-02-20
CN1127124C (zh) 2003-11-05
KR19990068164A (ko) 1999-08-25
DE69830141D1 (de) 2005-06-16

Similar Documents

Publication Publication Date Title
DE69830141T2 (de) Grabenätzen mittels Borosilikatglas-Maske
DE60038423T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102007026372B4 (de) Verfahren zur Ausbildung einer Mikrostruktur in einer Halbleitervorrichtung
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
DE10362148B4 (de) Verfahren zur Herstellung der Bodenelektrode eines Kondensators einer Halbleitervorrichtung
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE102008016425A1 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE10392412T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE19860505A1 (de) ESD-Schutzschaltung und Verfahren zu deren Herstellung
EP1182699B1 (de) Verfahren zur Bildung eines dicken dielektrischen Gebietes in einem Halbleitersubstrat
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE102005028630A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69834686T2 (de) Metallisierung in Halbleitervorrichtungen
DE102005030449B4 (de) Verfahren zur Bildung einer Floating-Gate-Elektrode in einem Flash-Speicherbauelement
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE102004062835B4 (de) Verfahren zum Bilden einer Dual-Damascene-Struktur
DE19852763B4 (de) Verfahren zur Herstellung eines Graben-Kondensators
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE102004060689A1 (de) Verfahren zur Herstellung eines Flashspeicherbauelements
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
DE19710491C2 (de) Herstellungsverfahren für Halbleiterspeichervorrichtung
DE102004060448B4 (de) Verfahren zum Bilden einer Isolationsschicht in einem Halbleiterbauelement
DE10108283A1 (de) Herstellungsverfahren einer Halbleitervorrichtung organisches polymeres Einbettungsmaterial und Halbleitervorrichtung
DE60119350T2 (de) Methode zur Herstellung von Leiterbahnstrukturen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US

Owner name: KABUSHIKI KAISHA TOSHIBA, TOKIO/TOKYO, JP

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8320 Willingness to grant licences declared (paragraph 23)