TW484199B - Fabrication of trench capacitors using disposable hard mask - Google Patents

Description

A7 B7 五、發明説明（ 查背景 容器係用於積體電路(IC)，尤其係IC記憶裝· :電二：：'設：。雖然存在特殊的設計變化，但溝菜 渠，^型ΓΓΓί在於在半導體基材（晶片）中形成深壤 上係垂直於基材之主平面。一 及較有的溝渠，由於 I更希名有 積。降低被電容哭所^ 王平面被電容輯佔據之面 體電路之其他裝置更緊：：平面面積可使電容器及形成積 設計的更網密套裝可起安置於晶片上。積體電路 开^路料錢良電路性能。 地㈣基材，由此在基材中型上包括選擇性 的組合物及配置於溝渠中之組渠附近之基材 望的電容器或其他溝渠式壯w Ki制’以形成期 溝渠下方+ >材F L。因此，舉例來説，緊鄰於 襯二換雜帶電載子種類，溝渠部分可内 U“材枓，溝渠可回填電荷儲存材料等等。 ^ 經濟部智慧財產局員工消費合作社印製 在許多情況中，希望在表面形成期望的w 材表面上生成層°舉例來説，可在形成溝渠將基 多個「塾整（_)」介電質（氧化 ^m 基材表面上。典型上在、、蓋沮冰主…或虱化物）層外加於 熟知形成溝渠之一般方法。典型上邓分。 而將T E〇s (原矽酸四乙酯）硬質光 主由化-广给氣沈積 光阻劑層外加於τ E〇S層上，並使其在/、万、私層上。將 的溝渠位置成型。然後蝕刻具有成基材上對應於期望 '"光阻劑之基材，由此 本纸張尺度適用中國國家標準下CNS ) A4規格（210X297^J^-_ 484199 A7 B7 五、發明説明（ 在基材中形成溝渠。然後使基材進行進—乎 可視積體電路之設計，電路的期望性能値二二此：工 上將使用溝渠於形成溝渠式電容器。 八/、型 =用丁咖硬質光罩之溝渠形成方法被廣泛地採用。表見 ，例如，美國專利 5,6 5 6,5 3 5、5,3 4 8,9 〇5、5 3 62 j :5,618,751及5,65 7，。92,將其揭示内容以提及的方式: ::本又中。不幸地，現行的方法極有㈣，由於在溝渠 二成後（例如在形成暗板（bUned plate)之前）很難將 〇s層移除，而不會不利地影響到存在的氧化物結 如塾整氧化物。因此，必須將TE〇s層之移除延遲至製^ 其他點°在延遲的過程中，下層諸如墊整氮化物層Γ 可能會受到不利的影響（例如，其可能會失去均勻度等等）。 、本發明提供可避免與習知之TE0S硬質光罩技術相關問題 <用於半導體裝置的改良式溝渠形成方法。 本發明涵蓋一種在半導體基材中形成溝渠之方法，此方 法包括： 經濟部智慧財產局員工消f合作社印製

(a)提供一半導體基材·· (b )將矽酸硼玻璃（B S G)之仿形層外加於基材上； (c )在B S G層上方形成成型光阻劑層，由此使在光阻劑層 下方之層的部分暴露； (d)各向異性蝕刻通過下層之暴露部分，通過在光阻劑層 與半導體基材之間的任何其他層，而進入半導體基材， 因而在半導體基材中形成溝渠。 本、’’氏張尺度適用中國國家標準 (CNS)M規格（ 210x297公釐） 484199 A7 B7 五、發明説明（3 ) 在外加BSG層之前，在基材表面上存在一或多個介電層 較佳。可將一或多個化學障壁及/或有機抗反射塗層外加於 BSG層上方在BSG層與光阻劑層之間。步驟（d)可包括在 B S G光罩中蝕刻圖案（光罩開放蝕刻），接著再蝕刻至基材 内（溝渠蚀刻）之不連續步驟。 本發明尤其可有效用於在具有墊整介電層之矽基材中形 成深溝渠。本發明之此等及其他態樣更詳細説明於下。 選·立之簡單説明 圖1係根據本發明之一具體實例之具有BSG硬質光罩之矽 基材的概略橫剖面3 圖-係具有圖1之β s G硬質光罩與外加化學障壁及光阻劑 層足矽基材之概略橫剖面。 圖^ |系具有圖2ι外加層之基材於光罩開放蝕刻後之 橫剖面。 / 4係具有圖3之外加層之基材於溝渠蚀刻完成時之概略 ^剖面 圖ίτ、具有圖4足外加層之基材於移除殘留β s G層時之 略橫剖面。 經濟部智慧財產局員工消費合作社印製 以元明 材 可避兄TE〇S硬質光罩方法缺點之在半導體基 其，J成溝渠之改良方法。本發明之方法在溝渠形成前，

^、有外加去整介電層之情況.，諸如在形成溝渠式電容 ㈣型情況中尤其有效。 U 本π明 < 方法以包括下列步驟較佳： 本纸張尺度適用中國國家標準 484199 A7

(a) 提供一半導體基材； (b) 將矽酸硼玻璃（BSG)之仿形層外加於基材上： (C)在BSG層上方形成成型光阻劑層，由此使在光阻劑層 下方之層的部分暴露； (d)各向異性蝕刻通過下層之暴露部分，通過在光阻劑層 與半導體基材之間的任何其他層，而進入半導體基材， 因而在半導體基材中形成溝渠。 除了此等基本步驟之外，本發明之方法尚可包括其他的 特色，諸如在基材表面上提供介電層，在BSG及光阻劑層 之間使用化學障壁層及/或抗反射塗層，及於溝渠形成後移 除BSG層。 本發明足一具體實例之例子概略說明於圖1 _ 5。圖中所示 之相對尺寸並非依比例繪製。爲簡單起見，圖中説明單一 4渠的形成。本發明之方法最爲典型的情況將可應用於在 一定基材中形成多數溝渠。 經濟部智慧財產局員工消費合作社印製 在圖1，起始基材1上具有墊整介電氧化物1 〇及墊整介電 氮化物20。在墊整介電層上方爲外加BSG層。在圖2，層 5 〇代表外加化學障壁或抗反射塗層，及層6 〇代表成型光阻 劑層，其在30處顯示一經暴露下層。圖3顯示在溝渠蝕刻 步驟（d )中之一中間步驟，其中b S G硬質光罩之蝕刻（「光 罩開放蝕刻」）已完成。典型上，在此時至少一部分（若非 全部的話）的光阻劑層6 0將已被移除。在光阻劑尚未被完全 移除的情況下，其在蝕刻溝渠（Γ溝渠蝕刻」）之前剝除較 佳°殘留的光阻劑（及若有之有機副產物/有機抗反射塗層） 本紙張尺度適用中國國家標準（CNs ) A4規格（210 X 297公釐） 484199 A7 B7 五、發明説明（5 ) 可使用技術中已知之技術，經由濕式或乾式蝕刻而剥除。 光阻劑典型上與溝渠蝕刻之化學性不相容。圖4顯示溝渠蝕 刻步驟（d)完成。蝕刻至此典型上將造成85〇}層4〇之一些 侵蝕。最後，圖5顯示於移除BSG層後殘留之結構。介電 層2 0之平面性一般可有利地保持良好。 使用於本發明足半導體基材可爲任何習知的半導體基材 ’其以晶片形態較佳。半導體基材爲單晶較佳。矽爲較佳 的半導體材料。可視整體的積體電路設計及計劃用途，而 將摻雜半導體基材使用作爲起始基材。 雖然本發明不需形成介電墊整層，但典型上在基材中形 成溝渠之製程中通常會使用爿此種塾整I 3如帛要墊整介 電層，則其可利用任何習知技術形成。利用化學 形成塾整介電層爲較佳。基材具有至少兩介電塾整層=佳 ，最靠近基材的介電層爲氧化物（例如氧化矽）較佳。至少 其中-個介電層馬氮化物諸如氮化碎、氧氮化發等等較佳 。當將整整介電層外加至基材時，其爲仿形及實質上爲平 面較佳。如使用氧化物介電層，則其具有約夂。毫微米之 厚度較佳，約1〇毫微米更佳。如使用氮化物介電：，則： 具有約15 0 - 3 0 0毫微米之厚度較佳，約2〇〇_25〇毫微米更 佳0 BSG層可利用任何習知技術形<。使用技術中已夕'之戈 術，諸如説明於美國專利3,75丨，314、5,5 84,94卜： 5: 6 7 7,2 2 5中之技術，經由化學蒸氣沈積(例如大氣CVD 或L PC VD)形成BSG層較佳’將此等專利之揭示内容以提 (請先閲讀背面之注意事項再填寫本頁) r裝- 經濟部智慧財產局員工消費合作社印製 484199 A7 B7 五、發明説明（6 及的方式併入本文中。在牛驶“、山τ 在步1(b)中外加之BSG層具有約 500-1000亳微米之厚户 子度，以約600-700毫微米更佳。 BSG層具有以b9〇：^i | ^ ^ , ^ 、a 馬芏少約5重量百分比之硼含量， 約5 . ) - ’ . 6 .旁層"百分t卜兩土 ^ 、 刀比更佳。一般而言，避免過高的硼量俊 爲車又彳換α(’爛含量以不多於在形成溝渠後用於提供 BSG層之選擇性移除(相對於氧化物、氮化物及石夕)所需之 含量較佳。 本發月之方法並不嚴格地需要使用化學障壁或抗反射塗 層’然而，在許多情況中，使用—或多個化學障壁及/或抗 反射塗層較佳。 化+ Ρ早壁層I功用係、要防止在B s G層巾之硼與後續沈積 之光阻劑層之間的不必要交互作用。對於化學障壁層的需 士可視所使用的光阻劑組合物、β s G之硼含量等等而定。 若有使用日寺，較佳的化學障壁層爲非晶“ _矽。此種非晶 系矽可使用技術中熟知之技術，經由濺鍍或化學蒸氣沈積 形成。採用濺鍍爲較佳。將非晶系矽外加約％2〇毫微米之 厚度較佳，約1 0毫微米更佳。 經濟部智慈財產局員工消費合作社印製 可將有機抗反射塗層單獨使用或與個別的化學障壁層咭 合使用。在某些情況中，抗反射塗層可提供足夠的化學障 壁作用，以致可無需使用個別的化學障壁（例如，非晶系α -石夕）。若有使用時，將抗反射塗層外加在緊鄭於光阻劑層 下方較佳。如同時使用化學障壁層及抗反射塗層兩者，則 使抗反射塗層位在化學障壁層與光阻劑層之間較佳。較佳 的抗反射么層材料包括聚（芳基醚）聚合物3抗反射塗層以 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部智慧財產局員工消費合作社印製 ~~ ----~-_____ 五、發明説明（7 ) 使用習知的旋轉塗佈技術外加較佳。 成型光阻劑層之形成可利用任何習知的技術完成。典型 上’光阻劑層將外加於基材之最上層。然後使光阻劑層逐 圖案地暴露至適當的輻射波長，以使防蚀劑層之暴露區域 引心或夕種特性（典型上爲相對溶解度）的變化。然後使 逐圖案暴露的光阻劑顯影（例如，利用溶劑處理），以在光 阻刎下万 < 層中顯示對應於期望溝渠位置之暴露位置（例如 圖2中之30)的期望圖案。 然後將具有成型光阻劑層之基材進行各向異性蝕刻，以 k擇性地移除在光阻劑圖案中之暴露位置正下方之部分的 層，包括一部分的半導體基材，因而形成期望的溝渠。蝕 ^可利用任何習知的各向異性蝕刻技術，諸如反應性離子 蝕〕·！或，、他乾式姓刻技術進行。蝕刻包括使用一或多種鹵 。、化口 4 ^佳。當蚀刻進行通過各個層時，蝕刻步骤可包 括使用不同蝕刻條件及技術的組合。蚀刻包括（1)光罩開放 釦釗，其中符光阻劑層之圖案轉移至β S G光罩（如圖3所示） ，（2 )利除基材上之任何殘留光阻劑，及（3 )在半導體基材 中溝坛蝕刻較佳。典型上，一部分的β s G本身可在溝渠蝕 幻步’孤〜過程中移除。蝕刻步驟（d)以進行至所形成之溝渠 在半導體基材中具有至少約3微米之深度較佳，約4_10微 米更佳。在某些情況中，可使用後蝕刻清潔步驟於移除存 在於溝渠中之殘留物。 一旦蝕刻完成，則可將殘留的β s 〇層移除。β s ◦層以在 基材〜進一步加工之前移除較佳。β S 〇層以經由使β s g層 本纸張尺i適用中CNS) Μ規格（2!〇χ297公慶 广请先閲t-t背面之注意事項再¾¾本頁j 裝 、-口 A7 B7 五、 發明説明（ 與含H F蒸氣接觸，而選擇性地移除輕4 ，、仅佳。或者，可採用使 H F及硫I心組合的液體姓刻技術。 避吾的H F處理之例 發表於美國專利5,658,417，將其揭示内容以提及的方 式併入本文中。BSG層可方便地以相對於矽基材及墊整介 電層具高度選擇性的方式移除。血刑μ 口刀一 〆 Α ^ ^ 一』上，BSG移除步驟將 邊下實質上爲平面的介電質（氮化物）表面。 ^ 後可使a有形成溝渠之基材進行已知的製造技術，以 製造組成期望積體電路設計之溝渠基組件及其他裝置。 (請先閲讀背面之注意事項再頁) :裝_ 、11 經濟部智慧財產局員工消費合作社印製

JX (210X297公釐）

Claims (1)

1. 484199 A8 B8 C8 ____ D8 _ 六、申請專利範圍 1 . 一種在半導體基材中形成溝渠之方法，該方法包括： U)提供一半導體材料基材； (b) 將碎酸玻璃（BSG)之仿形層塗布於該基材上； (c) 在該b S G層上方形成成型光阻劑層，由此使在該 光阻劑層下方之層的部分暴露； (d) 各向異性钱刻通過該下層之暴露部分，通過在該光 阻劑層之間的任何其他層，而進入該半導體基材，因 而在該半導體材料基材中形成溝渠。 2 .如申請專利範圍第i項之方法，其中在步驟（b )之前在該 基材上形成一或多個仿形介電層，及在步驟（b )中將該 B S G層塗布於該介電層之上。 3 .如申請專利範圍第1項之方法，其中至少一個該介電層 包含氮化物。 4 .如申請專利範圍第2項之方法，其中在步驟（c )之前將仿 形有機抗反射塗層塗布於該B S G層i上，由此使該抗反 射塗層位在該B S G層與在步骤（c )中形成之成型光阻劑 層之間。 5 .如申請寻利範圍第4項之方法，其中該蚀刻步.驟包括钱 刻通過該抗反射塗層、該B S G層及該介電層。 6 ·如申請寻利範園第1項之方法，其中該蚀刻係藉由反庭 性離子触刻進行。 7 .如申請專利範圍第1項之方法，其中該B S G層係藉由化 學备氣沈積形成° 8 ·如申請專利範圍第1項之方法，其中於步驟（b )中塗布士 ________ -12-______ 本紙張尺度適用中國國家標隼（CNS ) Aei格（210X297/JJ1 ^ - ----------„~ — -- (請先閎讀背面之注意事項再填寫本頁) 、1T 經濟部智慧財產局員工消費合作社印製 484199 A8 B8 C8 _ D8 六、申請專利範圍 BSG層具有約500-1000毫微米之厚度。 9 .如申請專利範圍第8項之方法，其中於步驟（b )中塗布之 BSG層具有約600-700堂微米之厚度。 1 0.如申請專利範圍第2項之方法，其中在步驟（b)之前在該 基材上形成兩介電-層，該兩介電層係由最靠近該基材之 氧化矽層及塗布於該氧化矽層上方之氮化物層所組成。 1 1 ·如申$青十利範圍第1 〇項之方法，其中該氧化石夕介電層具 有約0.5 - 1 . 5毫微米之厚度。 1 2 .如申请專利範圍第1 〇項之方法，其中該氮化物層具有約 150-300毫微米之厚度。 13·如申請專利範圍第丨項之方法，其中該半導體材料係選 自由石夕及捧雜石夕所組成之群。 14·如申請專利範圍第1項之方法，其中該BSG層係於步驟 (d )之後自該基材移除。 15.如申請專利範圍第14項之方法，其中該移除包括使該 BSG層與含HF蒸氣接觸。 1 6 ·如申請專利範圍第丨項之方法，其中在步驟（c )之前將一 化學障壁層塗布於該BSG層之上，使得該化學障壁層位 在该B S G層與茲光阻劑層之間，並防止硼自該b g移動 至該光阻劑層3 1 7 .如申請專利範圍第丨6項之方法，其中該化學障壁層爲濺 鍍矽。 q 18.如申請專利範圍第1項之方法，其中在步驟㈧）中形成之 孩溝渠在該基材中具有至少約3微米之深度。 本紙張尺度適用中酬家;^ ( CNS ) 格（210X297^^ ) (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 ------ 484199 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 1 9 .加申请專利範圍第1 8爷^ -、〈万法，其中該深度係約4 - 1 0 微米。 2 0 .如申請專利範圍第4項+ _ 、\万法’其中該抗反射塗層包括 水（方基趟）聚合物。 2 1 .如申請專利範圍第1項 币万法，其中該BSG層具有至少 約5重量百分比之硼含量。 2 2 .如申請專利範圍第1項夕 乐Κ万法，其中步驟（d)包括蝕刻該 BSG層、，由此將光阻劑層之圖案轉移UBSG層，剝除 基材上 < 任何殘留光阻劑，及在半導體基材中蝕刻該溝 渠0 -14 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)