CN1214542A - 集成电路制造方法及结构 - Google Patents
集成电路制造方法及结构 Download PDFInfo
- Publication number
- CN1214542A CN1214542A CN98118720A CN98118720A CN1214542A CN 1214542 A CN1214542 A CN 1214542A CN 98118720 A CN98118720 A CN 98118720A CN 98118720 A CN98118720 A CN 98118720A CN 1214542 A CN1214542 A CN 1214542A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- temperature
- pit
- pressure
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000004065 semiconductor Substances 0.000 claims abstract description 66
- 239000003990 capacitor Substances 0.000 claims abstract description 45
- 239000013078 crystal Substances 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 65
- 238000000137 annealing Methods 0.000 claims description 43
- 239000000377 silicon dioxide Substances 0.000 claims description 31
- 235000012239 silicon dioxide Nutrition 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 2
- 230000004888 barrier function Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 30
- 229910052710 silicon Inorganic materials 0.000 description 30
- 239000010703 silicon Substances 0.000 description 29
- 230000007797 corrosion Effects 0.000 description 21
- 238000005260 corrosion Methods 0.000 description 21
- 239000004020 conductor Substances 0.000 description 12
- 230000008569 process Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000002950 deficient Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种形成电容器介质的方法,包括设置半导体;在半导体表面上形成非均匀层;使半导体和其上的非均匀层受热和加压,在半导体表面上产生凹坑;在整个半导体的凹坑表面上形成第二介质,提供为电容器的介质。使半导体受热和加压,在半导体表面产生凹坑的步骤包括对其上带有介质层的半导体施加第一退火的步骤,使半导体表面上产生的凹坑变成圆形的步骤包括对半导体施加第二退火的步骤。DRAM单元设有单晶硅本体。
Description
本发明一般涉及集成电路，特别涉及在集成电路中使用的电容器的形成方法。
众所周知，在现有技术中使用电容器的一种集成电路是动态随机存取存储器(DRAM)单元。这种单元包括电容器和对电容器寻址的晶体管，电容器存储电荷或不存储电荷，从而不是表示逻辑1就是表示逻辑0的条件。在现有技术中也已公知，随着集成度的增加，用于单元中的晶体管和电容器两者的有效空间都持续地减小。但是，为了确保数据保存时间，在电容器中存储的电荷量应该尽量大些。通过降低用于电容器的一对电极(即极板)之间的介质的厚度，增加介质的介电常数，和/或增加电极的表面面积，都可以增加电容。因漏泄电流的相应增加，即导致保存时间下降的电子直接隧穿透过介质，限定了介质厚度的降低量。增加介电常数需要改变介质材料，但是这样可能不易于与DRAM处理中所需要的其它处理兼容。
已提出过几种有关增加电容器电极面积的技术；但是需要一些明显的附加处理步骤，并且其中的一些步骤也与其它需要的处理步骤不一致。一种建议的技术披露在题为“用于制造半球形结晶(HSG)硅存储电极的先进技术”的论文中，由Watanabe等人发表在“IEEETransactionsonElectronDevices”,Vol.42,No.2,1995年2月第295-300页上。该论文说明形成带有均匀表面非晶硅的DRAM电容器极板，然后改变它形成带有非均匀表面半球形结晶硅(Si)的极板。该方法通过低压化学气相沉积，再通过除去天然氧化物和高真空退火，构成平滑的非结晶硅极板(即电极)。退火处理形成覆盖所有类型存储电极整个表面的HSG-Si，包括预先进行干式腐蚀的侧壁表面。在美国专利No.5324769中披露了另一种技术。该专利说明通过在半导体衬底上形成多晶硅图形来形成作为非均匀结构的导体。在多晶硅图形的表面上形成带有引线孔的绝缘膜。然后，通过引线孔腐蚀多晶硅图形。接着，除去绝缘膜。Matsuo等人在JapaneseJournalofAppliedPhysics(Vol.35(1996)pp.L-1215-1218,Part2,No.9B,1996年9月)上发表的题为“多晶硅结晶的生长”论文中披露了又一种技术。该论文说明了穹形结晶的形成。在Si衬底上形成的氧化层上通过垂直LPCVD淀积非结晶硅膜(a-Si)。在a-Si膜的淀积之后，按原样在与淀积温度相同的温度下进行退火。
按照本发明，提供形成电容器介质的方法。该方法包括设置半导体；在半导体表面上形成非均匀层；使半导体和其上的非均匀层受热，并对半导体的表面上产生的凹坑加压；在半导体凹坑的表面上形成第二介质，将其提供为电容器介质。
利用这种方法，相应于增加的表面面积，该介质增加了用于形成电容器电极的表面面积，从而增加了电容器的容量。因此，通常形成凹坑的有害作用被用于增加电容器电极的表面面积。
按照本发明的另一性能，设置掺杂的带有凹坑表面的单晶硅半导体的电容器。掺杂的半导体设置电容器的第一电极。在半导体的凹坑表面上淀积介质。把电容器的第二电极淀积在介质上。
按照本发明的另一性能，DRAM单元设有单晶本体。该本体有形成在其上与电容器耦合的晶体管和电容器。电容器包括在本体上形成的掺杂的单晶半导体部分，该部分带有凹坑表面。掺杂的半导体部分设有电容器的第一电极。把介质淀积在半导体的凹坑表面上。把电容器的第二电极淀积在介质上，并与晶体管电连接。
按照本发明的另一性能，提供处理半导体的方法。该方法包括设置半导体的步骤；使半导体受热和对半导体表面上产生的凹坑加压的步骤；和使在半导体表面上产生的凹坑成圆形的步骤。
按照本发明的另一性能，在公用装置中完成使半导体受热的步骤，对半导体表面上产生的凹坑加压的步骤，和使在半导体表面上产生的凹坑成圆形的步骤。
按照本发明的另一性能，在使半导体受热和对半导体表面上产生的凹坑加压的步骤前，在半导体表面上淀积介质层。
按照本发明的另一性能，使半导体受热和对半导体表面上产生的凹坑加压的步骤包括使其上带有介质层的半导体进行第一退火的步骤，其中，使在半导体表面上产生的凹坑成圆形的步骤包括使半导体进行第二次退火的步骤。
按照本发明的另一性能，第一次退火包括对半导体施加第一温度和第一压力的步骤，第二步骤退火包括使半导体进行第二次退火，施加比第一温度高的第二温度的步骤。
按照本发明的另一性能，(A)第一压力高于第二压力；或(B)第二温度高于第一温度和第一压力高于第二压力；或第二温度高于第一温度和第二压力等于第一压力。
参照附图，通过下面的详细说明，本发明和本发明的其它特征会变得更明显，其中：
图1A-1E是表示按照本发明在其上进行制造的不同阶段中沟槽电容器DRAM单元的横截面示意图；
图2是表示现有技术中腐蚀率和温度之间关系的曲线图；
图3是表示按现有技术的两种不同温度在硅上腐蚀二氧化硅的效果的一组示意图；
图4A和4B是表示按照本发明在生产图1A-1E所示的DRAM中使用的一对连续退火步骤期间使用的温度和压力分布图；
图5A-5D表示按照本发明在其上进行制造的不同阶段中图1A-1E所示的DRAM单元中使用的电容器的横截面示意图；
图6A和6B是表示按照本发明在生产图1A-1E所示的DRAM中采用的一对连续退火步骤期间使用的温度和压力分布图；和
图7A-7D是表示按照本发明在其上进行制造的不同阶段中叠层电容器DRAM单元的横截面示意图，图7B表示图7A的放大部分，该放大部分表示图7A中的圆形标记7B-7B部分。
本发明涉及用于集成电路(IC)中的电容器的形成。例如，这样的IC是包括动态随机存取存储器(DRAM)或同步DRAM(SDRAM)的随机存取存储器(RAM)。其它的IC例如使用特定的IC(ASIC)或合并DRAM逻辑电路(嵌入DRAM)也是有用的。
一般来说，在晶片上平行地形成多个IC。在处理完成之后，把晶片分割成小片，使多个IC分成单独的芯片。然后封装该芯片，制成最终的产品，也就是用于例如计算机系统、蜂窝式电话、个人数字辅助物(PDA)和其它电子产品等用户产品中。
参照图1，提供例如硅晶片之类的衬底部分的横截面。也可使用其它衬底，例如砷化镓、锗或其它半导体材料。例如，衬底可以用有预定导电率的掺杂物进行轻度或重度掺杂，以获得期望的电特性。如图所示，在距硅衬底10上表面14约1.5微米深度之处形成埋置的离子嵌入层12，这里埋置的是磷。其中，埋置的掺杂层12的杂质浓度为约1012～1014/cm2。在硅衬底10的上表面14上热生长厚度约100埃的二氧化硅的焊盘层13。如图所示，在二氧化硅焊盘层13的上表面上淀积厚度为1000至5000埃的氮化硅和/或二氧化硅介质层16。
接着，如图1A所示，利用常规光刻技术(即硬TEOS或BSG掩模，未示出)和化学腐蚀(即活性离子腐蚀(R.I.E))技术，在氮化硅层16上形成窗口18。用开有窗口的氮化硅层16和硬掩模作掩模，利用常规腐蚀技术，腐蚀沟槽20，其深度达到硅衬底10上表面14的下部。其中，沟槽20的深度为距硅衬底10上表面14约8微米数量级，沟槽20的宽度可为0.10微米至四分之一微米的数量级。利用任何两步(two-step)沟槽腐蚀处理，围绕沟槽20的上部形成厚度为100-1000埃()的淀积的二氧化硅介质环21(图1B)。
随后，如图1C所示，在沟槽20的表面上形成非均匀介质层22。其中，介质层22是热生长的约10-30的二氧化硅。薄二氧化硅层22可以是例如在清洁室空气、热二氧化硅、TEOS或氮化物中生长的天然二氧化硅。应该指出，介质层22的厚度和/或成分以及局部缺陷是变化的(即非均匀性)。因此，如图1C所示，介质层22的厚度是非均匀的，即存在小丘和凹谷。应该指出，因其它缺陷例如低能量掺杂物也可在层22中产生非均匀性。
主要参照图2，曲线30、30a和30b表示作为温度的函数的硅和二氧化硅的腐蚀率；曲线30表示在约760乇压力下硅的腐蚀率，曲线30a表示在约100乇压力下二氧化硅的腐蚀率，曲线30b表示在约760乇压力下二氧化硅的腐蚀率。曲线30、30a、30b是氢环境下的代表性曲线。应该指出，上述临界温度Tc(p)是压力p的函数，在氢环境下的二氧化硅腐蚀率(即曲线30a、30b)低于硅的腐蚀率；不论是单晶硅还是多晶硅，或非晶硅。Habuka等人在JoumaloftheElectrochemicalSociety(Vol.142,No.9,1995年9月)上发表的“在氢气气氛中加热的硅表面的粗糙度(RoughnessofSiliconSurfaceHeatedinHydrogenAmbient)”中披露了在760乇下腐蚀率和温度之间的关系。
在二氧化硅层22(图1C)中的非均匀性(即厚度、低能量掺杂物或其它缺陷)导致出现二氧化硅击穿的点，同时其它部位仍被二氧化硅覆盖。因此，参照图3，如Habuka等人在上述题为“在氢气气氛中加热的硅表面的粗糙度(RoughnessofSiliconSurfaceHeatedinHydrogenAmbient)”的论文中披露的，把二氧化硅层22如图所示淀积在硅层10上。图3的左边表示在大于临界温度Tc(p)的温度下的腐蚀，图3的右边表示在低于临界温度Tc(p)的温度下的腐蚀。应该指出，在大于临界温度tc(p)的温度下，在层22被除去后，二氧化硅膜22被迅速地除去，产生相对平滑的硅10的表面。但是，当腐蚀是在温度处于临界温度tc(p)以下时，在硅层10上就形成凹坑25。因此，在某一临界温度Tc(p)以下，硅的腐蚀率明显高于二氧化硅的腐蚀率，与二氧化硅相比更高的硅腐蚀率会导致在硅10上形成凹坑25。由图2的曲线可知，对于大气压，临界温度是约1000℃。对于大气压，在高于临界温度Tc(p)的温度下，腐蚀率差别小，二氧化硅膜被迅速除去。例如，图2表示在约100乇下，可断定在氢中二氧化硅腐蚀率的温度依赖性较小，在更低的温度下，该腐蚀率就接近在氢中很小温度依赖性的硅的腐蚀率。因此，在较低的压力下，临界温度Tc(p)将低于较高压力下的临界温度。
因此，参照图1C，在硅10上生长二氧化硅22的介质层后，把该结构件放入处理室或炉中，图中未示出。然后进行两步退火处理。在第一退火期间，二氧化硅层22的非均匀性(即例如小丘和凹谷，低能量掺杂物或缺陷)被转化为在侧壁和沟槽20的底部上形成的凹坑25(图3)，在第二退火期间，凹坑25的尖锐边缘被弄成圆形，形成凹坑25。首先应该指出，如上所述，可在氢环境中形成凹坑25和弄成圆形，或在其它惰性气体且无氧的环境，例如氩、氦和氮环境中，或例如超高真空退火环境中进行。还应该指出，在相同的处理室中进行两步退火，即原封不动地完成，最终的结构如图1D所示。
接着，参照图5A-5D，在形成非均匀二氧化硅层22后，把该结构放入处理室进行退火处理。在第一退火步骤期间(图5B)，处理室首先处于相当低的温度T1(即低于临界温度Tc(p))，如图所示，处于图4A的左边，从而形成结合图3说明过的并用图5B再次示出的凹坑25。在随后的退火期间，按原样把温度升高到温度T2，如图所示，在图4A的右边，使凹坑25的尖锐边缘变成圆形，从而形成如图5C所示的圆形的凹坑25，并除去所有保留的二氧化硅层22。如果实现仅局部地去除保留的二氧化硅，那么可使用湿式腐蚀步骤，例如使用稀释或缓冲的氢氟酸。图4B表示两个连续的退火步骤。在第二退火步骤期间通过硅原子的表面迁移，使凹坑25变成圆形凹坑25。
应该指出，如图6A和6B所示，两步退火可以在下列条件下进行，即在两步退火步骤中保持温度恒定，在第二退火步骤中降低处理室中的压力。应该指出，在第一退火步骤期间，对于第一压力p1，温度T1在相对于压力p1的临界温度Tc(p)以下，对于第二退火步骤，压力为p2，温度T2高于相对于压力p2的临界温度Tc(p)。因此，如图6B所示，对于两个退火步骤，温度是恒定的；在第一退火步骤期间，该结构件在临界压力以上，采用第二退火步骤，该结构件在临界压力以下。
在一个实施例中，在约850℃的温度T1、约20乇的压力p1、和按每分钟2升氢流速的情况下，进行约10至60分钟的第一退火(即凹坑25形成(图5B))。通过在原处按下列条件，即温度T2约950℃至1000℃，压力p2约1乇，氢流量为每分钟2升，进行第二退火(即把凹坑25变成圆形的凹坑25和除去二氧化硅层22)。其中，凹坑的深度一般为几纳米至十纳米。
接着，如图1D和图5C所示，在凹坑25已经变成圆形的凹坑25后，将砷或磷扩散到沟槽的有凹坑的侧壁和底壁，以形成掺杂区27。该掺杂区27提供电容器35的一个电极或极板。其中，使用砷和磷气体，把处理室的温度升高到约1000℃的数量级，形成掺杂区27。可在第二退火步骤后，在原处进行该掺杂，或可以按分离方进行掺杂。也可以通过其它方法，例如离子注入、等离子体掺杂(PLAD)或等离子体浸渍离子注入(PⅡ)，按分离方式进行掺杂。
接着，形成电容器35的介质层32。其中，把该结构件放入温度约800℃至1000℃，氨(NH3)为约6乇的处理室中约30分钟；然后利用低压化学气相沉积(LPCVD)，在约700℃下，在SiH2Cl2(DCS)和NH3中，形成氮化物；随后在H2O中，约900℃的温度和约760乇的压力下经过10分钟，热生长氧化物(即氮化物的再氧化)。
因此，可以在相同的处理室或按流水方式顺序地进行两步退火、形成第一电极掺杂区27和形成介质层32(图5D)。应该指出，介质层32有与在硅10表面上变成圆形的凹坑25一致的不规则的表面。因此，二氧化硅层22外表面上的表面区域就大于图1B所示的沟槽20上仅由沉积二氧化硅层22产生的区域。
然后，如图1E所示，按任何一种常规方式处理该结构，形成DRAM单元40。因此，电容器35包括在介质层32上掺杂的非晶硅或掺杂的多晶硅37，以形成电容器35的第二电极。应该指出，可以在原处完成多晶硅或非晶硅的淀积。但是，所有这些处理可以在原处按分离方式完成，而不脱离本发明的范围。应该指出，由于在硅10表面上的凹坑25，增加了第二电极37的表面区域。DRAM40包括晶体管42，晶体管42带有由栅极沟道49分离的源区44和漏区46。在栅极沟道49上淀积栅极氧化物48和掺杂的多晶硅，或多晶硅的硅-钨硅化物栅电极50。应该指出，漏区46与掺杂多晶硅37电连接，从而电互连漏区与电容器25的第二电极。
参照图7A-7D，在图7D中示出叠层电容器DRAM单元80。按任何一种常规方式形成晶体管82，晶体管82具有在热生长氧化物层88上的掺杂多晶硅层84和在掺杂多晶硅层84上的导体86，以便提供晶体管82的栅电极。晶体管82有如上所述的源区和漏区。在完成晶体管82的构成后，如图所示，按任何一种常规方式，用介质层90钝化器件。接着，形成与源区接触的叠层电容器83的下导体92。下导体92掺杂硅。
然后，用图1B-1E说明的两步退火处理图7A所示的结构件。因此，在硅导体92的表面上形成未示出的非均匀介质层。在整个硅导体92上生长未示出的二氧化硅介质层后，把该结构件放入未示出的处理室或炉中。然后，进行上述两步退火处理。在第一步骤期间，把二氧化硅层的非均匀性(例如小丘和凹谷，低能量掺杂物或缺陷)转化成形成于导体92(即叠层电容器83的底板)的侧壁和顶部的凹坑25(图7B)，在第二退火期间，把凹坑25的尖锐边缘变成圆形。
接着，在处理的硅导体92上淀积介质层94，在介质层94上形成导体96(即电容器83的顶部电极)(图7C)。应该指出，导体92和96以及电容器83的电容器介质94的表面面积，大于图7A中未产生凹坑的硅导体92的表面面积。因此，增加了电容器83的容量。
以上参照各种实施例部分地展示和说明了本发明，同时，本领域的技术人员可以对本发明进行各种改进和变化，而不脱离其范围。因此，本发明的范围并不限于上述说明，而以权利要求书及其所有等同物的范围为准。
Claims (30)
1．一种半导体处理方法，包括以下步骤：
设置半导体；
使半导体受热和加压，在半导体的表面上产生凹坑；和
使在半导体表面上产生的凹坑变为圆形。
2．如权利要求1所述的方法，其中，设置步骤包括设置硅半导体的步骤。
3．如权利要求2所述的方法，其中，设置步骤包括设置单晶硅的步骤。
4．如权利要求2所述的方法，其中，设置步骤包括设置多晶硅的步骤。
5．如权利要求2所述的方法，其中，设置步骤包括设置非晶硅的步骤。
6．如权利要求1、2、3、4或5所述的方法，其中，在公用装置中进行使半导体受热和加压，在半导体的表面上产生凹坑的步骤，和使在半导体的表面上产生的凹坑变为圆形的步骤。
7．如权利要求6所述的方法，其中，包括：在使半导体受热和加压，从而在半导体表面上产生凹坑的步骤前，在半导体表面上形成介质层的步骤。
8．如权利要求7所述的方法，其中，使半导体受热和加压，在半导体的表面上产生凹坑的步骤包括使其上带有介质层的半导体进行第一退火的步骤，以使在半导体表面上产生的凹坑变为圆形的步骤包括使半导体进行第二退火的步骤。
9．如权利要求8所述的方法，其中，第一退火包括对半导体施加第一温度和第一压力的步骤，第二步骤退火包括对半导体施加第二退火的步骤，第二温度高于第一温度。
10．如权利要求8所述的方法，其中，第一压力高于第二压力。
11．如权利要求8所述的方法，其中，第一温度低于第二温度。
12．如权利要求9所述的方法，其中，第二温度高于第一温度，第一压力高于第二压力。
13．如权利要求12所述的方法，其中，绝缘层包括二氧化硅。
14．如权利要求13所述的方法，其中，第一温度约850℃，第二温度约950-1000℃，第一压力约20乇和第二压力约1乇。
15．一种形成电容器介质的方法，包括以下步骤：
设置半导体；
在半导体的表面上形成非均匀层；
使半导体和非均匀层受热和加压，在半导体表面上产生凹坑；
在半导体的凹坑表面上形成第二介质，以提供电容器的介质。
16．如权利要求15所述的方法，其中，设置步骤包括设置硅半导体的步骤。
17．如权利要求15所述的方法，其中，设置步骤包括设置单晶硅的步骤。
18．如权利要求15所述的方法，其中，设置步骤包括设置多晶硅的步骤。
19．如权利要求15所述的方法，其中，设置步骤包括设置非晶硅的步骤。
20．如权利要求13、14、15、16或17所述的方法，其中，使半导体受热和加压，在半导体表面上产生凹坑的步骤包括使其上带有非均匀层的半导体进行第一退火的步骤，并使在半导体的表面上产生的凹坑变为圆形的步骤包括使半导体进行第二退火的步骤。
21．如权利要求20所述的方法，其中，第一退火包括对半导体施加第一温度和第一压力的步骤，第二步骤退火包括对半导体施加第二退火的步骤，第二温度高于第一温度。
22．如权利要求21所述的方法，其中，第一压力高于第二压力。
23．如权利要求22所述的方法，其中，第二温度高于第一温度，第一压力高于第二压力。
24．如权利要求23所述的方法，其中，非均匀层包括二氧化硅。
25．如权利要求24所述的方法，其中，第一温度约850℃，第二温度约950-1000℃，第一压力约20乇和第二压力约1乇。
26．一种电容器，包括：
带有凹坑表面的掺杂单晶半导体，把该掺杂半导体设置为电容器的第一电极；
在半导体的凹坑表面上沉积介质；
在介质上沉积电容器的第二电极。
27．一种DRAM单元，包括：
单晶本体，在其上形成有：
(a)晶体管；和
(b)与晶体管耦合的电容器，该电容器包括：
(ⅰ)在本体上形成的掺杂单晶半导体部分，该部分带有凹坑表面，把该掺杂半导体部分设置为电容器的第一电极；
(ⅱ)在半导体的凹坑表面上淀积介质；
(ⅲ)在介质上淀积电容器的第二电极，第二电极与晶体管电连接。
28．如权利要求8所述的方法，其中，施加步骤包括使用氢环境的步骤。
29．如权利要求8所述的方法，其中，施加步骤包括使用无氧环境的步骤。
30．如权利要求29所述的方法，其中，该环境是惰性气体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US94109497A | 1997-09-30 | 1997-09-30 | |
| US941,094 | 1997-09-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1214542A true CN1214542A (zh) | 1999-04-21 |
Family
ID=25475909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN98118720A Pending CN1214542A (zh) | 1997-09-30 | 1998-08-27 | 集成电路制造方法及结构 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0905760A3 (zh) |
| JP (1) | JPH11163298A (zh) |
| KR (1) | KR19990030230A (zh) |
| CN (1) | CN1214542A (zh) |
| TW (1) | TW392342B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190955B1 (en) * | 1998-01-27 | 2001-02-20 | International Business Machines Corporation | Fabrication of trench capacitors using disposable hard mask |
| KR100361520B1 (ko) * | 1999-07-08 | 2002-11-18 | 주식회사 하이닉스반도체 | 반도체장치의 소자격리방법 |
| US6159874A (en) * | 1999-10-27 | 2000-12-12 | Infineon Technologies North America Corp. | Method of forming a hemispherical grained capacitor |
| US6555430B1 (en) * | 2000-11-28 | 2003-04-29 | International Business Machines Corporation | Process flow for capacitance enhancement in a DRAM trench |
| JP4123961B2 (ja) * | 2002-03-26 | 2008-07-23 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| KR100745594B1 (ko) * | 2004-12-27 | 2007-08-02 | 삼성전자주식회사 | 커패시터를 구비하는 디램 소자의 형성 방법 및 그방법으로 형성된 디램 소자 |
| US20110121372A1 (en) * | 2009-11-24 | 2011-05-26 | Qualcomm Incorporated | EDRAM Architecture |
| US8530938B2 (en) | 2009-12-10 | 2013-09-10 | International Rectifier Corporation | Monolithic integrated composite group III-V and group IV semiconductor device and method for fabricating same |
| US8236710B2 (en) | 2010-10-07 | 2012-08-07 | International Business Machines Corporation | Technique to create a buried plate in embedded dynamic random access memory device |
| CN111403274A (zh) * | 2020-04-10 | 2020-07-10 | 上海华虹宏力半导体制造有限公司 | 增加硅沟槽表面积的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930008580B1 (ko) * | 1990-06-22 | 1993-09-09 | 현대전자산업 주식회사 | 표면적이 극대화된 실리콘층 및 그 제조방법 |
| KR920018987A (ko) * | 1991-03-23 | 1992-10-22 | 김광호 | 캐패시터의 제조방법 |
| US5068199A (en) * | 1991-05-06 | 1991-11-26 | Micron Technology, Inc. | Method for anodizing a polysilicon layer lower capacitor plate of a DRAM to increase capacitance |
| JP3038088B2 (ja) * | 1992-10-09 | 2000-05-08 | 新日本製鐵株式会社 | 半導体記憶装置の製造方法 |
| JP2605594B2 (ja) * | 1993-09-03 | 1997-04-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5466626A (en) * | 1993-12-16 | 1995-11-14 | International Business Machines Corporation | Micro mask comprising agglomerated material |
| JP2727981B2 (ja) * | 1993-12-27 | 1998-03-18 | 日本電気株式会社 | 凸凹アモルファスシリコン膜および凸凹ポリシリコン膜の形成方法 |
-
1998
- 1998-08-27 CN CN98118720A patent/CN1214542A/zh active Pending
- 1998-09-02 TW TW087114537A patent/TW392342B/zh not_active IP Right Cessation
- 1998-09-18 EP EP98117728A patent/EP0905760A3/en not_active Withdrawn
- 1998-09-25 JP JP10271472A patent/JPH11163298A/ja active Pending
- 1998-09-29 KR KR1019980040455A patent/KR19990030230A/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990030230A (ko) | 1999-04-26 |
| TW392342B (en) | 2000-06-01 |
| EP0905760A3 (en) | 2001-10-24 |
| JPH11163298A (ja) | 1999-06-18 |
| EP0905760A2 (en) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177696B1 (en) | Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices | |
| US5182232A (en) | Metal silicide texturizing technique | |
| US6573552B1 (en) | Method to form hemispherical grained polysilicon | |
| US7238613B2 (en) | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness | |
| US20050164469A1 (en) | Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches | |
| US20060246679A1 (en) | Forming integrated circuits using selective deposition of undoped silicon film seeded in chlorine and hydride gas | |
| JPH06163853A (ja) | 半導体装置のキャパシタ製造方法 | |
| US5656529A (en) | Method for manufacturing highly-integrated capacitor | |
| US5877063A (en) | Method of forming rough polysilicon surfaces | |
| US6806138B1 (en) | Integration scheme for enhancing capacitance of trench capacitors | |
| US5856007A (en) | Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices | |
| CN1214542A (zh) | 集成电路制造方法及结构 | |
| US5492848A (en) | Stacked capacitor process using silicon nodules | |
| US6238972B1 (en) | Method for increasing capacitance | |
| KR20020091580A (ko) | 캐퍼시터 소자를 갖는 반도체 메모리 장치 및 그 형성 방법 | |
| US5956595A (en) | Method of fabricating a semiconductor integrated circuit having a capacitor with lower electrode comprising titanium nitride | |
| JPH08204145A (ja) | 半導体装置の製造方法 | |
| KR19990006510A (ko) | 집적회로 제조 방법 | |
| JPH10275902A (ja) | 半導体素子の電荷貯蔵電極形成方法及びフラッシュメモリ素子の電極形成方法 | |
| US5466627A (en) | Stacked capacitor process using BPSG precipitates | |
| US5482882A (en) | Method for forming most capacitor using polysilicon islands | |
| JP3395165B2 (ja) | 半導体キャパシタの製造方法 | |
| US6187628B1 (en) | Semiconductor processing method of forming hemispherical grain polysilicon and a substrate having a hemispherical grain polysilicon layer | |
| US5120677A (en) | Method for making a semiconductor device by doping with arsenic, of at least 25 wt. % into a polysilicon layer | |
| JP2917894B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |